【課題】基板接合時の信頼性を向上させた半導体装置及び半導体チップのボンディング方法を提供する。
【解決手段】半導体チップ１０の電極１１の上に形成され、電極１１から離れるに従って幅が狭くなる楔形突起１３と、半導体チップ１０の電極１１に対応して基板２０に配置された電極２１の上に形成され、電極２１から離れるに従って溝２７の幅が広くなる溝形突起２８とを備え、半導体チップ１０の楔形突起１３を基板２０の溝形突起２８の溝２７に押しつけて半導体チップ１０を基板２０に接合した半導体装置１００であって、楔形突起先端１５の幅Ｗ₁は溝形突起先端２５の溝２７の幅Ｗ₄よりも狭く、楔形突起根元１４の幅Ｗ₂は溝形突起先端２５の溝２７の幅Ｗ₄よりも広く、楔形突起側面１６の半導体チップ１０の電極１１の表面１２に対する傾斜角αは溝形突起２８の傾斜面２６の基板２０の電極２１の表面２２に対する傾斜角β以下とする。 （もっと読む）

【課題】配線層と突起電極とが一体化された半導体モジュールおよび半導体装置において、実装基板と接続されるはんだ部の接続信頼性を向上させる。
【解決手段】半導体モジュール３０は、絶縁樹脂層３２と、絶縁樹脂層３２の一方の主表面Ｓ１に設けられた配線層３４、配線層３４と電気的に接続され、配線層３４から絶縁樹脂層３２側に突出している突起電極３６とを備える。この突起電極３６に半導体素子４０に設けられた素子電極５２が電気的に接続されている。また、配線層３４の所定位置にはんだ部５０が設けられている。はんだ部５０の高さＨ１に対する突起電極３６の高さＨ２の割合（Ｈ２／Ｈ１）は５０％以下である。 （もっと読む）

【課題】半導体チップを超音波振動を利用して回路基板にフリップチップ接続する際に、半導体チップの位置ずれを防止して正確に回路基板に搭載可能とする。
【解決手段】バンプ１２と該バンプ１２よりも大径でかつ突出高さの高い位置決め用のバンプ１３が形成された半導体チップ１０を、バンプ１２が接合される電極端子２２と位置決め用のバンプ１３が接合されるパッド２３が設けられた回路基板２０に、フリップチップ接続により搭載する電子部品の実装方法であって、半導体チップ１０に超音波振動を印加しつつ、位置決め用のバンプ１３と前記パッド２３とを接合し、次いで、半導体チップ１０に超音波振動を印加しつつ、バンプ１２と電極端子２２とを接合する。 （もっと読む）

【課題】半導体素子の電極が微小であっても回路基板電極に対する接触面積を十分に確保して接続信頼性を確保できる実装構造体および実装方法を提供する。
【解決手段】半導体素子101と、この半導体素子101の電極102に対向する配置の電極302を有した回路基板301と、導電性の２段バンプ213とを有する実装構造体において、回路基板301の電極302に接合した第２のバンプ210を、半導体素子101の電極102に接合した第１のバンプ209よりも大きく形成している。第１のバンプ209の中心軸と第２のバンプ210の中心軸とは一致していない。 （もっと読む）

【課題】電気的信頼性を向上させることが可能な半導体素子の実装構造を提供する。
【解決手段】この駆動用ＩＣ１０の実装構造は、駆動用ＩＣ１０と、液晶表示パネル２０と、ＡＣＦ３０とを備えている。液晶表示パネル２０の電極パッド２１の周縁部には、段差部２７と、段差部２７の段差よりも小さい段差を有する粒子流入部２８とが設けられている。段差部２７は、下部導電膜２３（電極パッド２１）の辺２３ａ、２３ｂおよび２３ｄに設けられ、粒子流入部２８は、液晶表示パネル２０の下部導電膜２３（電極パッド２１）の辺２３ｃに設けられている。 （もっと読む）

【課題】繊維体に貫通孔を空けることなく、プリプレグの内部に導電領域を形成することを課題とする。
【解決手段】シート状繊維体の両面に、該シート状繊維体の内部まで含浸した絶縁性樹脂層と、前記絶縁性樹脂層に囲まれる領域に設けられた貫通配線を有し、前記貫通配線は、前記シート状繊維体を挟んで前記絶縁性樹脂層の両面に導電性材料が露出し、該導電性材料は、前記シート状繊維体の内部まで含浸している配線基板及びその作製方法、並びに、さらに、絶縁層の表面にバンプが露出した集積回路チップとを有し、前記バンプが前記貫通配線と接触するように、前記集積回路チップが前記樹脂含浸繊維体複合基板に密接している半導体装置及びその作製方法に関する。 （もっと読む）

【課題】導電端子を有する半導体装置の低コスト化及び信頼性向上を図る。
【解決手段】複数の半導体チップ２を有する半導体ウエハを用意し、隣接する半導体チップ間の境界を跨る第１の配線５ｂが形成された前記半導体ウエハの表面側にガラス基板３を接着する工程と、前記半導体ウエハ裏面の前記境界部分をエッチングする工程と、前記エッチングにより露出した半導体チップ２の側面部及び裏面部上に絶縁膜１６ｂを形成する工程と、前記第１の配線５ｂをエッチングして前記境界から離間させる工程と、前記第１の配線５ｂに接続され、前記絶縁膜１６ｂに接するように前記半導体チップ２の側面部から裏面部に延在する第２の配線９ａを形成する工程と、前記第２の配線上に保護膜１０ｂを形成する工程と、前記境界に沿って個々の半導体装置に分断する工程と、を有することを特徴とする。 （もっと読む）

【課題】 回路基板及びその製造方法に関し、はんだボールと接続電極との接合部に実際に印加される応力を確実に緩和して電気的接合を十分に維持する。
【解決手段】 第１の接続導体を備えた電子部品と、前記電子部品が実装されると共に、側面が前記第１の接続導体の側面と対向する第２の接続導体を備えた配線基板とからなり、前記第１の接続導体と前記第２の接続導体とを互いに対向する側面において接合させる。 （もっと読む）

【課題】基板を有さなくても製造工程中において容易にハンドリングすることが可能な半導体装置の構成と、このような構成を有する半導体装置の製造方法を提供する。
【解決手段】半導体素子６０を封止した封止樹脂部７０と、封止樹脂部７０の一方面に形成した配線層と、配線層に積層し配線層の一部を露出する開口部３２を有する第１の絶縁層３０と、開口部３２から露出した部位に取り付けた外部接続端子８０を有し、配線層は第２の絶縁層４２内に形成された複数の配線パターン層１４，１６からなり、各配線パターン層が第２の絶縁層４２の異なる高さ位置に形成され、第２の絶縁層４２にビア穴４４が形成され、一部のビア穴４４に導電体４６が充填され、配線パターン層１４，１６どうしが電気的に接続され、半導体素子６０の電極６２が他のビア穴４４に挿入され、電極６２と配線層の最下位置の配線パターン１４と直接電気的に接続している。 （もっと読む）

【課題】プリント回路基板表面実装部品のための扁平はんだグリッド配列を提供する。
【解決手段】スタンドオフ接触配列は、フリップフロップパッケージの実装基板とボードとの間に配置される。このスタンドオフ接触配列は、実装基板上の扁平なはんだバンプをボード上の扁平なはんだペーストと結合することによって、形成可能である。その後に、スタンドオフ接触配列は、実装基板上の扁平なはんだバンプに対してボード上の扁平なはんだペーストをリフローすることによって、形成される。 （もっと読む）

【課題】実装基板と半導体素子との接合ギャップに応じて電極パッド上のはんだバンプの高さを調節することができる回路基板の製造方法、及びその方法を適用した回路基板を提供する。
【解決手段】厚みが異なる領域を備える第１基板１１０を準備する工程と、第１基板の厚みに対応してそれぞれ第１電極パッド１３１、１３２，１３３を形成する工程と、絶縁被覆層１２０を形成する工程と、厚みが異なる領域にそれぞれに形成された第１電極パッド上の絶縁被覆層をそれぞれの厚みに応じて除去する工程と、第１電極パッド上をはんだで埋め、溶融させてはんだバンプ１６１、１６２、１６３を形成する工程と、第１電極パッドに対向する第２電極パッド２３１、２３２、２３３、を備えた第２基板２１０を準備する工程と、第１電極パッド上のはんだバンプと、第２電極パッドとを対向させて熱処理する工程とを含む。 （もっと読む）

【課題】半導体素子の実装方法の違いによるコストアップを抑制する。
【解決手段】半導体素子１０は、集積回路を有する基板１１と、集積回路に対して同じ接続機能を有する電極として、基板１１の同一主面１１ａ上に、ワイヤー接続用電極１ｂ、２ｂ、３ｂ及び４ｂ及びバンプ接続用電極１ａ、２ａ、３ａ及び４ａを備える。 （もっと読む）

【課題】サーマルヘッドにおいてドライバーＩＣと基板との電気的接続の信頼性を確保する。
【解決手段】発熱素子１４５が配置される基板１１０とドライバーＩＣ１２０とを有するサーマルヘッド１であって、前記ドライバーＩＣ１２０は、樹脂突起１３１と前記樹脂突起１３１に形成される接続端子１３５ａを備えた第１の接続端子列１３７ａと、前記第１の接続端子列１３７ａより少ない数の接続端子１３５ｂを備えた第２の接続端子列１３７ｂとを備え、前記基板１１０は、接続端子１３５に接続される複数の実装端子１１５，１１６を備え、前記ドライバーＩＣ１２０は、前記接続端子１３５が絶縁接着層１５０を介して前記実装端子１１５，１１６に固定されており、前記実装端子１１５，１１６は、面積が前記第１の接続端子列１３７ａの中央部に対応する前記実装端子１１５の面積を基本として、それより大きい複数の異なる面積に形成されている。 （もっと読む）

【課題】接合後の形状を安定させ、接合界面の密着性を高め、それにより強度が増し、さらにメッキの成長界面の密着性も向上させることを安価で短時間に行う。
【解決手段】上方から加圧・加熱用ジグ１１を押し当て突起物１２の頭頂部１２ａを１つの凸形状に整形する。加圧・加熱工程により頭頂部１２ａが形成された接合用突起物１２によって第１基板と第２基板の接合を行う。これにより、接合の際に、突起物１２の凸形状が複数あると凸形状間で空隙ができてしまうことを回避し、また、頭頂部１２ａを形成する角度を浅くして、接合時の変形量を減少、接合時の加重を低く、デバイスの他の薄膜層へのダメージを低減する。さらに、接合する第１基板と第２基板に傾きがあっても接合界面に生じる空隙を減らし、メッキ成長界面からの剥離を抑制して、所望の接合形状で十分な接合強度を確保できる。 （もっと読む）

【課題】 本発明は基板電極構造及び基板電極と駆動素子を使用した接合構造を提案する。
【解決手段】 前記接合構造は基板電極上の外部と接続するための接合領域の幅を液晶表示装置画素用の信号回路領域より小さくすることにより、前記接合領域間のピッチを大きくし、また前記接合領域の幅は前記バンプの幅より小さくすることにより、圧着位置ズレの影響を抑え、電気接続の効果に影響しない状況で組立てを容易にし、液晶表示モジュール全体に影響する歩留りを向上させる。 （もっと読む）

【課題】 基板の接合時に、バンプに加えられる荷重に起因して、その下の半導体チップの表層部に応力が加わり、クラック等が発生する場合がある。
【解決手段】 第１の基板上に導電パターン(23)が形成されている。この導電パターンの上に、導電材料からなるベース膜(31)が配置されている。ベース膜の上にバンプ(36)が配置されている。バンプの最下面の外周線が、ベース膜の外周線よりも内側に配置される。ベース膜の厚さがバンプの厚さよりも薄い。 （もっと読む）

【課題】半導体素子を基板にフリップチップ実装する際の半導体素子に印加する荷重を低減させ、実装後においても半導体素子に外力が作用したときに生じる応力を緩和する。
【解決手段】半導体素子１は、一表面側に複数個のスタッドバンプ４１が突設され、スタッドバンプ４１の先端部には、突出方向において塑性変形可能な変形可能部４１ｂが設けられる。半導体素子１を実装する基板２には、各スタッドバンプ４１にそれぞれ対応する基板電極２１が形成される。半導体素子１と基板２とは弾性および導電性を有する接着部材４２により接着され、各スタッドバンプ４１は素子電極１１に直接に電気的に接続されるとともに、接着部材４２を介して基板電極２１に電気的に接続される。半導体素子１を基板２に実装するにあたっては、各スタッドバンプ４１が変形可能部４１ｂの変形限度位置まで変形せずに変形許容量を残した形で塑性変形するように、低荷重を印加する。 （もっと読む）

【課題】半導体素子に生じる応力を低減することが可能な半導体素子の実装構造を提供する。
【解決手段】半導体素子１の外周形状が矩形状であり、半導体素子１の外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所で半導体素子１のパッド１９とセラミック基板からなる基板３の接続用電極３９とが半田バンプからなるバンプ２を介して接合されている。半導体素子１は、ＭＥＭＳデバイスの一種である半導体加速度センサチップであり、上記３箇所にパッド１９が３つずつ密集して配置されている。 （もっと読む）

【課題】半導体基板の貫通電極の接続状態を、容易に検査し得る半導体装置を提供する。
【解決手段】半導体基板１に開口面積が大、中、小の少なくとも３種類の貫通孔３、４、５ａ、５ｂ、５ｃを形成する工程と、開口面積が異なる少なくとも３種類の貫通孔に導電層を形成し貫通電極４、５ａ、５ｂ、５ｃを作成する工程と、３種類の貫通電極のうち、開口面積が大の貫通孔を有する貫通電極及び小の貫通孔を有する貫通電極の接続抵抗をそれぞれ測定することにより貫通電極の接続状態を判定する工程と、を有する。 （もっと読む）

【課題】 電子部品実装装置及びその製造方法に関し、電子部品のサイズを大型化することなく、電気信号をやり取りするはんだボールと接続電極との接合部に実際に印加される応力を緩和する。
【解決手段】 接着面側にはんだボールをマトリクス状に設けるとともに、前記はんだボールの少なくとも最外周部の一部を前記はんだボールの高さより長い金属ピンで置き換えた電子部品と、実装面側に前記はんだボールに対向する位置に接続電極を設けるとともに、前記金属ピンに対向する位置に前記はんだボールの融点より低い低融点はんだが充填された凹部を設けた回路基板とを有し、前記はんだボールと前記接続電極とが接合するとともに、前記金属ピンが前記凹部において低融点はんだと接合する。 （もっと読む）