処理システム内で低圧堆積プロセスによって基板上の微小造形物内にシリコン含有膜を堆積する方法が提供される。シリコン含有膜は、基板を処理システムの処理チャンバー内に設置し、基板をヘキサクロロジシラン（ＨＣＤ）処理ガスに晒すことによって、微小造形物内に形成されることができる。また、例えばＨＣＤ処理ガス等の、シリコン及び塩素を含有するガスを用いて微小造形物内にシリコン含有膜を形成する処理システムを有する処理ツールが提供される。代替的に、微小造形物は、ＤＣＳ、ＳｉＣｌ_４及びＳｉＨＣｌ_３ガスに晒されてもよい。さらに代替的に、微小造形物は、（ＳｉＨ_４＋ＨＣｌ）に晒されてもよい。
（もっと読む）

【課題】勾配シリコン−ゲルマニウム層中の転位密度を低下させること
【解決手段】単結晶シリコン層と、前記層に接する、Ｓｉ_１−ｘＧｅ_ｘ組成（その際、ｘはゲルマニウムの物質量割合を表し、かつｘは０＜ｘ≦１の条件が通用し、かつｘは単結晶シリコン層からの距離ａの増大と共により大きな値をとる）を有する厚さｄの勾配シリコン−ゲルマニウム層とを有する半導体ウェハにおいて、勾配シリコン−ゲルマニウム層の表面上でのゲルマニウムの物質量割合ｘ（ｄ）と、単結晶シリコン層と前記勾配シリコン−ゲルマニウム層の表面との間の距離の中心でのゲルマニウムの物質量割合ｘ（ｄ／２）との間に、次の関係式ｘ（ｄ／２）＞０．５・ｘ（ｄ）が成り立つことを特徴とする、半導体ウェハ。 （もっと読む）

【課題】
基板処理装置の高さを増大させることなく、排気コンダクタンスを増大させ、処理室の圧力を低下させて基板に対する処理が行える様にする。
【解決手段】
基板５０を収容し、該基板上に所望の膜を生成する処理室８５と、該処理室に所望のガスを供給するガス供給手段と、前記処理室と開口５４を介して気密に連設する気密室４３と、該気密室に直接取付けられる排気装置５９とを具備し、前記処理室の雰囲気を前記排気装置により排気する様にした。
（もっと読む）

【課題】 ｐ型チャネルを有する半導体装置において、前記ｐ型チャネル領域に一軸性圧縮応力をＳｉＧｅ混晶層より印加して、前記チャネル領域におけるホール移動度を向上させる。
【解決手段】 シリコン基板中、ソース領域およびドレイン領域に対応してトレンチを形成し、前記トレンチをＳｉＧｅ混晶層によりエピタキシャルに充填する際に、前記トレンチの側壁面を複数のファセットにより画成し、さらにＳｉＧｅ混晶層中のＧｅ原子濃度を２０％を超えて増大させる。 （もっと読む）

本発明は、Ｇｅ含有ガスを供給してＥｐｉ−ＳｉＧｅ等の成膜処理をする場合に、基板界面の酸素濃度上昇を抑え、良好な膜を形成することができる基板処理装置を提供することを課題としている。
基板に成膜処理をする際に、ステップＳ１８においてＥｐｉ−ＳｉＧｅ成膜処理を行う前に、ステップＳ１３においてＳｉコーティング処理を行う。 これにより基板支持体に付着したＧｅＯ等の酸化物をコーティングで封じ込めることができ、ＧｅＯから脱離した酸素がＥｐｉ−ＳｉＧｅ膜のＳｉ基板との界面に取り込まれるのを防止することができる。
（もっと読む）

【課題】ＳｉＧｅ層を有する歪みシリコンウェーハにおいて、ＳｉＧｅ層上に形成される歪みＳｉ層における貫通転位密度の一層の低減化を図ることができる歪みシリコンウェーハの製造方法を提供する。
【解決手段】単結晶シリコン基板上にＧｅ濃度を上げながら組成傾斜ＳｉＧｅ層（Ｓｉ_１−ｘＧｅ_ｘ層のＧｅ濃度比ｘが０＜x≦0.5）を厚さ０．１〜３μｍにエピタキシャル形成し、その上に厚さ０．１〜１μｍのＧｅ組成比が一定である歪み緩和Ｓｉ_１−ｘＧｅ_ｘ層を形成し、更に、厚さ５〜３０ｎｍの第１歪みＳｉ層を形成し、その上に第２歪みＳｉ層として、第１歪みＳｉ層の成膜温度より低い温度で厚さ１０ｎｍ以下の歪みＳｉ層をエピタキシャル成長させる。 （もっと読む）

【課題】本発明は、ひずみへテロ接合構造体の製造を提供する。
【解決手段】多層膜の成長は、成長された層のひずみの厳密な制御及び成長された膜の完全な剥離を可能にする方法で行なわれて選択された基板への剥離された多層構造体の取付けを可能にする。シリコン−ゲルマニウムのような材料の層が、テンプレート層がその上に形成される犠牲層を有する基板の、シリコンのようなテンプレート層の上に成長される。成長層は、テンプレート層と格子不一致を有して堆積されるときに成長層がひずまされる。シリコンのような、結晶材料の最上層は、成長層及びテンプレート層を有する多層構造体を形成するために合金層の上に成長される。犠牲層は、多層構造体を犠牲層から剥離するために優先的にエッチングされて、成長層を緩和し且つ成長層と連結される結晶層をひずませる。 （もっと読む）

本発明は、エピタキシャル層の製造に関し、半導体基板を用立てるステップと、第１の深さを有するＳｉ−Ｇｅ層を半導体基板上に設けるステップと、第１の深さよりも十分に深い第２の深さを有し、かつ、ｎ型のドーパント材料でドープした層を、半導体基板に設けるステップと、Ｇｅ原子およびｎ型原子が、二酸化シリコン／シリコン界面にて二酸化シリコンによって半導体基板内へ押し込まれるように、二酸化シリコン層を形成すべく酸化処理を行うステップであって、ｎ型原子が、Ｇｅ原子よりも深く半導体基板内に押し込まれて、その結果頂部層のｎ型原子の濃度を低減させるようにするステップと、二酸化シリコン層を取り除くステップと、半導体基板上にシリコンのエピタキシャル層を、外方拡散またはオートドーピングを低減させて成長させるステップとを含む。
（もっと読む）

【課題】 ヘテロエピタキシャル成長膜の、応力の緩和と、緩和に伴って発生し表面へ貫通する結晶欠陥の密度の抑制を両立させるために要求される、膜厚に対する制限を低減し、プロセス設計の自由度を向上させる。
【解決手段】 単結晶半導体基板１０の上に単結晶半導体基板１０とは格子定数及び／又は熱膨張率が異なる第１単結晶半導体層１２を成長させた後に、水素を含む還元性雰囲気中で熱処理することにより、第１単結晶半導体層１２の表面は平坦化され、結晶欠陥は単結晶半導体基板１０との界面近傍の領域１４に局在化され、表面近傍の領域１６に加わる応力は緩和される。この熱処理工程の後に実施される第２成長工程において、下地となる第１単結晶半導体層１２はその応力が緩和されているので、第１単結晶半導体層１２とは格子定数及び／又は熱膨張率が異なる第２単結晶半導体層１８に応力が加わり、良質な歪み半導体基板を得ることができる。 （もっと読む）

一実施形態において、基板表面上にシリコン含有材料をエピタキシャル形成する方法であって、単結晶表面及び第２表面（アモルファス又は多結晶）を有する基板をプロセスチャンバー内に位置させるステップと、基板を、堆積ガスに露出されて、単結晶表面にエピタキシャル層を形成すると共に、第２表面に多結晶層を形成するステップとを備えた方法が提供される。堆積ガスは、シリコンソースと、少なくとも第２の元素ソース、例えば、ゲルマニウムソース、炭素ソース又はその両方とを含むのが好ましい。その後、この方法は、更に、基板をエッチング剤ガスに露出させて、多結晶層がエピタキシャル層より速い速度でエッチングされるようにするステップも備えている。基板は、堆積ガス及びエッチング剤ガスに順次に繰り返し露出されて、シリコン含有材料を形成する。一実施例において、堆積ガスはシランを含み、エッチング剤ガスは塩素及び窒素を含む。 （もっと読む）

本発明の実施形態は、一般的には、シリコン化合物の合成物及びシリコン含有膜を堆積させるためにシリコン化合物を用いる方法を提供する。本方法は、シリコン化合物を基板表面に導入するステップとシリコン化合物の一部、シリコンモチーフをシリコン含有膜として堆積させるステップとを用いる。リガンドはシリコン化合物の他の部分であり、インサイチュエッチング剤として遊離する。インサイチュエッチング剤は、選択的シリコンエピタキシーの成長を支持する。シリコン化合物は、ＳiＲＸ₆、Ｓi₂ＲＸ₆、Ｓi₂ＲＸ₈（ここで、Ｘは独立して水素又はハロゲンであり、Ｒはカーボン、シリコン又はゲルマニウムである。）を含んでいる。シリコン化合物は、また、３つのシリコン原子と、４つのカーボン、シリコン又はゲルマニウム原子と、水素又はハロゲンと少なくとも１つのハロゲン原子とを含む化合物、また、４つのシリコン原子と、５つのカーボンと、シリコン又はゲルマニウム原子と、水素又はハロゲンと少なくとも１つのハロゲン原子とを含む化合物を含んでいる。 （もっと読む）

第１の態様では、基板にエピタキシャル膜を形成するための第１の方法が提供される。該第１の方法は（ａ）基板を提供するステップと、（ｂ）該基板の少なくとも一部にエピタキシャル膜を形成するために少なくともシリコンソースに該基板を暴露するステップと、（ｃ）ステップ（ｂ）中に形成された該エピタキシャル膜および他の膜をエッチングするためにＨＣｌおよびＣｌ_２に該基板を暴露するステップとを含む。多数の他の態様が提供される。 （もっと読む）

【課題】小さい寄生容量及び高いキャリヤ移動度を有する半導体基板を提供する。
【解決手段】Ｓｉ基板１０と、Ｓｉ基板１０上に形成された所定幅のＳｉＯ_２層１２と、両側にそれぞれ第１の端部４０ａ及び第２の端部４０ｂを有し、第１の端部４０ａ及び第２の端部４０ｂから側方向のエピタキシャル成長によって形成され、ＳｉＯ_２層１２を覆うＳｉＧｅ層４０と、ＳｉＯ_２層１２に対応してＳｉＧｅ層４０上にエピタキシャル成長によって形成され、Ｓｉの格子変形が誘導されたストレインＳｉ層５０と、を備える半導体基板である。 （もっと読む）

並列ウエハ処理リアクタのための基板キャリアは、複数の基板を支持する。上記基板キャリアは、垂直スタックに水平に配列されるサーマルプレート又は環状リングでよい複数のサセプタを含む。上記基板は、サセプタの対の間でそれらサセプタの外周をめぐって設けられた２つ又はそれ以上のサポート上に取り付けられる。サセプタの各対の間に取り付けられる基板の数は、同じであっても異なっていてもよいが、サセプタの少なくとも１つの対の間では２つ又はそれ以上である。 （もっと読む）

【課題】 トランジスタの信頼性の劣化を抑制しつつ、高電圧駆動を可能とするとともに高速化を図る。
【解決手段】 酸化防止膜４をマスクとしてエピタキシャル成長を行うことにより、第１単結晶半導体層３上に第２単結晶半導体層５を形成し、酸化防止膜４をマスクとして第２単結晶半導体層５の熱処理を行うことにより、第２単結晶半導体層５の構成成分を第１単結晶半導体層３内に拡散させ、第１単結晶半導体層３の一部を第３単結晶半導体層７に変換した後、第１単結晶半導体層３上および第３単結晶半導体層７上に第４単結晶半導体層８を形成し、第３単結晶半導体層７上に配置された第４単結晶半導体層８上にゲート絶縁膜１１を形成するとともに、オフセットゲート層１５ｂおよびドレイン層１５ｃを第１単結晶半導体層３および第４単結晶半導体層８に形成する。 （もっと読む）

本発明は、概して、選択エピタキシャル成長プロセスを用いて半導体基板上に歪シリコンゲルマニウム層（strained-SiGe-layer）又は緩和シリコンゲルマニウム層（relaxed-SiGe-layer）又は傾斜シリコンゲルマニウム層（graed-SiGe-layer）を成長させる方法及び手段に関する。特に、本発明は、600℃よりも低い温度でハロゲルマン前駆体物質及びシラン前駆体物質を用いてSiGe層をエピタキシャリーに成長させる方法を提供する。 （もっと読む）

所望のガス発生率を達成するのに十分な時間（１８）の期間、標準Ｏリング（１６）を不活性雰囲気において真空下に置くことにより、超低水分Ｏリングが準備される。熱は加えられない。Ｏリングが真空下にある間に、水分は拡散輸送を介してＯリング（２０）から除去される。
（もっと読む）

【課題】貫通転位密度が低減され、かつ歪み緩和されたＳｉＧｅ層を有する歪みシリコンウェーハおよびその製造方法を得る。
【解決手段】本歪みシリコンウェーハは、単結晶シリコン基板上に格子不整合性のあるエピタキシャルＳｉＧｅ層と、窒素濃度が１×１０^１９atoms／cc以上の窒化膜層と、歪みＳｉ層とを備えたことを特徴としている。 （もっと読む）

Ｇｅリッチな含有率（Ｇｅ＞５０原子％）および正確な化学量論的ＳｉＧｅ、ＳｉＧｅ_２、ＳｉＧｅ_３およびＳｉＧｅ_４を有するＳｉ−Ｇｅ材料をＳｉ（１００）上に成長させる方法が提供される。化合物（Ｈ_３Ｇｅ）_ｘＳｉＨ_４−ｘ（ｘ＝１〜４）の群から得られる直接Ｓｉ−Ｇｅ結合を有する新たな水素化物を用いて、約３００〜４５０℃という前例のない低温で、欠陥密度の低い均一でリレーされた（relayed）高度に平面状の膜を成長させることで、厚い組成勾配のある緩衝層およびリフトオフ法を用いる必要が全くなくなる。約５００〜７００℃では、ＳｉＧｅ_ｘ量子ドットが、狭い径分布、無欠陥微細構造および原子レベルで高度に均質な元素含有率にて成長する。その方法は、気体前駆体の全Ｓｉ／Ｇｅ骨格の膜への組み込みを介して、形態、組成、構造および歪みの正確な制御を提供するものである。成長した材料は、高周波数電子および光学システム、ならびに高移動度ＳｉおよびＧｅチャネルに基づく商業的デバイスの開発のための鋳型および緩衝層での利用に必要な形態的および微細構造的特徴を有している。
（もっと読む）

【課題】 ＳｉＧｅ層を有する歪みシリコンウエハにおいて、ＳｉＧｅ層上に形成される歪みＳｉ層における貫通転位密度の一層の低減化を図ることができる歪みシリコンウエハおよびその製造方法を提供する。
【解決手段】 単結晶シリコン基板上に、Ｇｅ濃度を段階的に増加させたＳｉ_1-xＧｅ_x組成傾斜層を形成させる工程と、Ｇｅ濃度が一定であるＳｉ_1-xＧｅ_x緩和層を成長させる工程と、Ｇｅ濃度ｙが一定で、０．５ｘ≦ｙ＜ｘである歪み緩和Ｓｉ_1-yＧｅ_y層を形成させる工程と、さらに、前記歪み緩和Ｓｉ_1-yＧｅ_y層上に、歪みＳｉ層をエピタキシャル成長させる工程とを経ることにより、歪みシリコンウエハを製造する。 （もっと読む）