基板上でのＳｉ−Ｇｅ半導体材料およびデバイスの成長方法
Ｇｅリッチな含有率（Ｇｅ＞５０原子％）および正確な化学量論的ＳｉＧｅ、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４を有するＳｉ−Ｇｅ材料をＳｉ（１００）上に成長させる方法が提供される。化合物（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（ｘ＝１〜４）の群から得られる直接Ｓｉ−Ｇｅ結合を有する新たな水素化物を用いて、約３００〜４５０℃という前例のない低温で、欠陥密度の低い均一でリレーされた（relayed）高度に平面状の膜を成長させることで、厚い組成勾配のある緩衝層およびリフトオフ法を用いる必要が全くなくなる。約５００〜７００℃では、ＳｉＧｅｘ量子ドットが、狭い径分布、無欠陥微細構造および原子レベルで高度に均質な元素含有率にて成長する。その方法は、気体前駆体の全Ｓｉ／Ｇｅ骨格の膜への組み込みを介して、形態、組成、構造および歪みの正確な制御を提供するものである。成長した材料は、高周波数電子および光学システム、ならびに高移動度ＳｉおよびＧｅチャネルに基づく商業的デバイスの開発のための鋳型および緩衝層での利用に必要な形態的および微細構造的特徴を有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料に関するものである。より詳細には、本発明は、ＳｉＧｅ、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４成分を含んだ単一ソースの（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ前駆体化合物を用いて、Ｓｉ基板上にエピタキシャルＧｅリッチなＳｉＧｅ層を成長させる方法に関する。
【背景技術】
【０００２】
Ｓｉ（１００）基板上でのＳｉ１−ｘＧｅｘ合金の成長は、高周波電子デバイスでの適用のために、過去２０年間にわたって熱心な研究対象となってきた。最近、Ｓｉリッチ合金に基づく材料およびデバイスに関する基本的問題を解説する総合的総説がいくつか書かれている。それには、ムーニーらの報告（P. M. Mooney and J. O. Chu, “SiGe Technology: Heteroepitaxy and High-Speed Microelectronics”, Annu. Rev. Mater. Sci., vol. 30, 2000, pp. 355-362）、トロンプらの報告（M. Tromp and F. M. Ross, “Advances in situ ultra-high vacuum electron microscopy: Growth of SiGe on Si”, Annu. Rev. Mater. Sci., vol. 30, 2000, pp. 431-449）およびブルンナーの報告（K. Brunner, “Si/Ge nanostructures”, Rep. Prog. Phys. vol. 65, No. 1, Jan. 2002, pp. 27-72）などがある。
【０００３】
合成の観点から、Ｓｉ上でのＳｉ１−ｘＧｅｘのヘテロエピタキシャル成長のために最も一般的に用いられている２つの技術は、固体ＳｉおよびＧｅソースを用いる分子ビームエピタキシー（ＭＢＥ）と、シラン（ＳｉＨ４）およびゲルマン（ＧｅＨ４）もしくはジシラン（Ｓｉ２Ｈ６）およびジゲルマン（Ｇｅ２Ｈ６）などの一般的な水素化物を用いる超高真空化学蒸着（ＵＨＶ−ＣＶＤ）もしくはガスソースＭＢＥである。ＭＢＥによる成長は、ビーンら（J. C. Bean, L. C. Feldman, A. T. Fiory, S. Nakahara and I. K. Robinson, “GexSi1-x/Si strained-layer superlattice grown by molecular-beam epitaxy” J. Vac. Sci. Technol. A, vol. 2, No. 2, 1984, pp. 436-440）によってより詳細に記載されている。
【０００４】
ガスソースＭＢＥによる成長については、グリーブら（D. W. Greve, “Growth of epitaxial germanium-silicon heterostructures by chemical vapour deposition”, Mat. Sci. Eng. B, vol. 18, No. 1, Feb 1993, pp. 22-51）によってより詳細に記載されている。
【０００５】
Ｓｉウェハ上にこれらの材料を形成することには２つの主要な目的がある。第１の目的は、ビーンらの報告（J. C. Bean, L. C. Feldman, A. T. Fiory, S. Nakahara and I. K. Robinson, “GexSi1-x/Si strained-layer superlattice grown by molecular-beam epitaxy”, J. Vac. Sci. Technol. A, vol. 2, No. 2, 1984, pp. 436-440）に記載のような、歪み層超格子の形態を取り得る歪んだ欠陥のないＳｉ１−ｘＧｅｘ膜の形成である。第２の目的は、コヒーレントアイランド（coherent island）および量子ドットの成長である。ごく最近まで、Ｓｉと合体した高速エレクトロニクスの形成に用いられるＳｉリッチ系の成長が注目されていた。多重量子井戸エミッタ、光検出器、センサーおよび１．５５μｍの通信波長を含む広範囲のＩＲ波長を網羅する高速モジュレータなどの将来的な世代の光電子デバイスにおいて大きい可能性があるにも拘わらず、Ｇｅリッチ類縁体の開発はそれよりかなり少ない。ケーニッヒらの報告（U. Konig and F. Schaffler, ″P-type Ge channel MODFETS with high transconductance grown on Si substrates″, IEEE Electron Device Lett., vol. 14, No. 5, April 1993, pp. 205-207）を参照する。
【０００６】
全組成範囲にわたるＳｉ１−ｘＧｅｘ合金の作製が、Ｓｉ−Ｇｅ系における総合的なバンドギャップおよび歪み工学を達成する上で非常に望ましい。Ｇｅリッチ濃度を有する材料は、歪みＩＶ族材料に基づく多くのデバイス用途向けのＳｉ上の仮想基板および緩衝層の形成ならびにＩＩＩ〜ＶおよびＩＩ〜ＶＩ光半導体のＳｉエレクトロニクスとの統合において特に望ましい。
【０００７】
現在、歪みのない微細構造を有し、組成および格子定数が可変であるＳｉ１−ｘＧｅｘ層が、歪みＳｉおよびＧｅ膜（チャネル）に基づく高移動度電子デバイスの成長のための仮想基板として、工業的プロセスで用いられている。キュリーらの報告（M. T. Currie, S. B. Samavedam, T. A. Langdo, C. W. Leitz, and E. A. Fitzgerald, “Controlling threading dislocation densities in Ge on Si using graded SiGe layers and chemical-mechanical polishing″, Appl. Phys. Lett., vol. 72, No. 14, April 1998, pp. 1718- 1720）を参照する。Ｓｉチャネルに面内引張り歪みを導入することで、酸化物半導体（ＣＭＯＳ）電界効果トランジスタ上の従来の相補型金属で、Ｓｉの電子およびホール移動度を大幅に高めることができる。歪みＳｉＣＭＯＳデバイス用の標準的な材料積層物は、バルクＳｉ（またはＳＯＩ）基板、厚いＳｉ１−ｘＧｅｘ緩衝層（単一組成を有するか、直線的もしくは段階的に勾配があるか、複数の組成を有する）および代表的には厚さ１００〜５００Åの薄い引張り応力のかかったＳｉチャネル層を組み込んでいる。ムーニーらの報告（P. M. Mooney and J. O. Chu, ″SiGe Technology: Heteroepitaxy and High-Speed Microelectronics″, Annu. Rev. Mater. Sci., vol. 30, 2000, pp. 355-362）を参照する。次に、従来のＣＭＯＳプロセッシングを用いて、歪みＳｉチャネルの頂部にＣＭＯＳデバイスを構築する。これら緩衝層上に成長する歪みＳｉチャネルで高移動度を得るには、高Ｇｅ含有率（ｘ＝０．５０〜０．７０）を有するＳｉ１−ｘＧｅｘ緩衝層が必要である。その移動度は、ｘが大きくなるに連れて単調増加し、リーらの報告（M. L. Lee, and E. A. Fitzgerald, ″Hole mobility enhancements in nanometer-scale strained-silicon heterostructures grown on Ge-rich relaxed Si1-xGex″, J. Appl. Phys. vol. 94, Nov. 4, Aug 2003, pp. 2590-2596）に記載のように、ｘ＝０．７０の場合にはバルクＳｉの３倍となる。高移動度歪みＳｉおよびＧｅは、高性能電界効果トランジスタ（ＦＥＴ）およびバイポーラ・トランジスタで使用される。極度に高移動度のｐ−チャネル変調ドープＦＥＴが、ＧｅリッチなＳｉ１−ｘＧｅｘ上で成長した圧縮歪みＧｅ層が関与するヘテロ構造で示されている。ケーニッヒらの報告（U. Konig and F. Schaffler, ″P-type Ge channel MODFETS with high transconductance grown on Si substrates″, IEEE Electron Device Lett., vol. 14, No. 5, April 1993, pp. 205-207）、ハモンドらの報告（R. Hammond, S. J. Koester, and J. O. Chu, ″High-performance 0.1 mu m gate-length Ge/Si0.4Ge0.6p-channel MODFETs″, Electron. Lett. vol. 35, No. 18, Sep 1999, pp. 1590-1591）を参照する。
【０００８】
Ｓｉ１−ｘＧｅｘ緩衝層および仮想基板は、低転位密度、低表面粗度ならびに歪み、Ｇｅ含有量および層厚の均一性などの多くの材料要件を満たす必要がある。低表面粗度および低スレッディング欠陥密度が、ＳｉおよびＧｅ蒸着層チャネルでの均一な空間応力分布を確保し、歪み強化キャリア移動度を低下させ得る界面散乱を防止する上で特に重要である。しかしながら、従来の温度下でＳｉ上に成長したＧｅリッチなＳｉ１−ｘＧｅｘ膜は、薄膜と基板の間の格子ミスマッチが大きいために、高い転位密度および表面粗度を有する。キュリーらの報告（M. T. Currie, S. B. Samavedam, T. A. Langdo, C. W. Leitz, and E. A. Fitzgerald, ″Controlling threading dislocation densities in Ge on Si using graded SiGe layers and chemical mechanical polishing″, Appl. Phys. Lett. 72, 1718 (1998)）を参照する。これらの系における表面粗度は、歪み緩和によって、またはその表面上の不均一質量分布の結果として大きくなり得るものであり、そしてそれが、高い応力が加わった限局領域での転位形成を促進する可能性がある。
【０００９】
Ｓｉ上での滑らかなＳｉ１−ｘＧｅｘ緩衝層形成のための公知の合成戦略は、緩衝層におけるＳｉおよびＧｅ含有率が１００％Ｇｅ以下で変動する厚い組成勾配を有する膜の成長に基づいたものである。文献に記載のように、膜厚が大きくなるに連れて、Ｓｉ１−ｘＧｅｘエピ層とＳｉ基板との間のミスフィット歪みが徐々に小さくなる（Y. J. Mii, Y. H. Xie, E. A. Fitzgerald, D. Monrow, F. A. Thiel, B. E. Weir, and L. C. Feldman, ″Extremely high electron-mobility in Si/GexSi1-xstructures grown by molecular-beam epitaxy″, Appl. Phys. Lett. vol. 59, No. 13, Sep 1991, pp. 1611- 1613；P. M. Mooney, J. L. Jordan-Sweet, K. Ismail, J. O. Chu, R. M. Feenstra, and F. K. LeGoues, ″Relaxed Si0.7Ge0.3buffer layers for high-mobility devices″, Appl. Phys. Lett. vol. 67, No. 16, Oct 1995, pp. 2373-2375；M. T. Currie, S. B. Samavedam, T. A. Langdo, C. W. Leitz, and E. A. Fitzgerald, Appl. Phys. Lett. 72, 1718 (1998)）。代表的には、ＳｉＧｅ層の厚さ全体にわたって、１０％Ｇｅ／μｍの平均グレーディング率を用いる。キュリーら（M. T. Currie, et al.）の報告に記載のように、５０％Ｇｅ濃度の場合、転位密度６×１０ｃｍ−２および約３０ｎｍのＲＭＳ値での表面粗度を有する材料を得るには、５〜１０μｍの層厚が必要である。５０％を超えるＧｅ含有率の場合、格子ミスマッチ増加のために、欠陥密度および膜粗度がかなり悪化する。このため、許容される欠陥密度を得るにはさらに大きい膜厚が必要となり、別のデバイス構造を成長させる前に表面を平滑化するための化学機械研磨（ＣＭＰ）段階が必要となる。得られる極端な膜厚およびＣＭＰ段階によって、デバイスの加工が非常に高価なものとなり、場合によっては、主要な膜特性の劣化などの別の問題が生じる。
【００１０】
固体ソースＭＢＥを介してＳｉ基板上にＳｉ１−ｘＧｅｘ緩衝層を製造する別のアプローチが報告されている。このアプローチは、リンダーらの報告（K. K. Linder, F. C. Zhang, J.-S. Rieh, P. Bhattacharya, and D. Houghton, ″Reduction of dislocation density in mismatched SiGe/Si using a low-temperature Si buffer layer″, Appl. Phys. Lett. vol. 70, No. 24, June 1997, pp. 3224-3226）に記載されている。この方法では、純粋なＳｉの低温核形成層を、４００℃で基板表面上に直接成膜する。次に、Ｇｅの割合を順次上昇させながら一連の個別のＳｉ１−ｘＧｅｘエピ層をＳｉ緩衝層上に成長させる。これらは最終的に、低表面粗度および低欠陥密度を示すＧｅリッチで歪みのない最上層成長のための鋳型として用いられる（約５×１０６／ｃｍ２）。ペンらの報告（S. Peng, Z. Y. Zhao, H. Chen et al., ″Relaxed Ge0.9Si0.1alloy layers with low threading dislocation densities grown on low-temperature Si buffers″, Appl. Phys. Lett. vol. 72, No. 24, June 1998, pp. 3160-3162）を参照する。しかしながらこのアプローチには、数層から多層（Ｇｅ濃度に応じて）の成長が関与する多段階で複雑な手順の使用、ならびに商業的なＳｉ−Ｇｅに基づく技術での費用対効果の高い大規模用途では適用できないＭＢＥ技術の使用等の欠点がある。
【特許文献１】P. M. Mooney and J. O. Chu, “SiGe Technology: Heteroepitaxy and High-Speed Microelectronics”, Annu. Rev. Mater. Sci., vol. 30, 2000, pp. 355-362
【非特許文献２】M. Tromp and F. M. Ross, “Advances in situ ultra-high vacuum electron microscopy: Growth of SiGe on Si”, Annu. Rev. Mater. Sci., vol. 30, 2000, pp. 431-449
【非特許文献３】K. Brunner, “Si/Ge nanostructures”, Rep. Prog. Phys. vol. 65, No. 1, Jan. 2002, pp. 27-72
【非特許文献４】J. C. Bean, L. C. Feldman, A. T. Fiory, S. Nakahara and I. K. Robinson, “GexSi1-x/Si strained-layer superlattice grown by molecular-beam epitaxy”, J. Vac. Sci. Technol. A, vol. 2, No. 2, 1984, pp. 436-440
【非特許文献５】D. W. Greve, ”Growth of epitaxial germanium-silicon heterostructures by chemical vapour deposition”, Mat. Sci. Eng. B, vol. 18, No. 1, Feb 1993, pp. 22-51
【非特許文献６】U. Konig and F. Schaffler, “P-type Ge channel MODFETS with high transconductance grown on Si substrates”, IEEE Electron Device Lett., vol. 14, No. 5, April 1993, pp. 205-207
【非特許文献７】M. T. Currie, S. B. Samavedam, T. A. Langdo, C. W. Leitz, and E. A. Fitzgerald, “Controlling threading dislocation densities in Ge on Si using graded SiGe layers and chemical-mechanical polishing”, Appl. Phys. Lett., vol. 72, No. 14, April 1998, pp. 1718- 1720
【非特許文献８】M. L. Lee, and E. A. Fitzgerald, “Hole mobility enhancements in nanometer-scale strained-silicon heterostructures grown on Ge-rich relaxed Si1-xGex”, J. Appl. Phys. vol. 94, Nov. 4, Aug 2003, pp. 2590-2596
【非特許文献９】R. Hammond, S. J. Koester, and J. O. Chu, “High-performance 0.1 mu m gate-length Ge/Si0.4Ge0.6 p-channel MODFETs”, Electron. Lett. vol. 35, No. 18, Sep 1999, pp. 1590-1591
【非特許文献１０】Y. J. Mii, Y. H. Xie, E. A. Fitzgerald, D. Monrow, F. A. Thiel, B. E. Weir, and L. C. Feldman, “Extremely high electron-mobility in Si/GexSi1-x structures grown by molecular-beam epitaxy”, Appl. Phys. Lett. vol. 59, No. 13, Sep 1991, pp. 1611- 1613
【非特許文献１１】P. M. Mooney, J. L. Jordan-Sweet, K. Ismail, J. O. Chu, R. M. Feenstra, and F. K. LeGoues, “Relaxed Si0.7Ge0.3buffer layers for high-mobility devices”, Appl. Phys. Lett. vol. 67, No. 16, Oct 1995, pp. 2373-2375
【非特許文献１２】K. K. Linder, F. C. Zhang, J.-S. Rieh, P. Bhattacharya, and D. Houghton, “Reduction of dislocation density in mismatched SiGe/Si using a low-temperature Si buffer laye"r”, Appl. Phys. Lett. vol. 70, No. 24, June 1997, pp. 3224-3226
【非特許文献１３】S. Peng, Z. Y. Zhao, H. Chen et al., “Relaxed Ge0.9Si0.1 alloy layers with low threading dislocation densities grown on low-temperature Si buffers”, Appl. Phys. Lett. vol. 72, No. 24, June 1998, pp. 3160-3162
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従って、本発明の目的は、Ｓｉ基板上に高Ｇｅ含有率を有するＳｉ−Ｇｅヘテロ構造を製造する、簡単で費用対効果の高い方法を提供することにある。
本発明のさらに別の目的は、Ｓｉ基板上に高Ｇｅ含有率を有するＳｉ−Ｇｅ膜を形成する低温の方法を提供することにある。
【００１２】
本発明のさらに別の目的は、Ｓｉ上に直接成長させた薄い緩衝層を有する半導体構造であって、その層が平面の表面形態、低密度のスレッディング欠陥（１０５〜１０６／ｃｍ２未満）、無歪み微細構造、鋭く明瞭な界面および原子レベルの均一な元素プロファイルを示すものを提供することにある。
【００１３】
本発明のさらに別の目的は、ＩＲ光エレクトロニクスでの利用に適した高Ｇｅ含有率Ｓｉ−Ｇｅ／Ｓｉヘテロ構造ならびに太陽光発電および可撓性ディスプレイで使用される低温基板上のＳｉＧｅ膜を提供することにある。
【００１４】
本発明の別の目的および利点について、以下の説明で記載するが、一部はその説明で明らかになるか、本発明を実践することで理解することができる。本発明の目的および利点は、添付の特許請求の範囲で示される手段および組み合わせによって理解および実現可能である。
【課題を解決するための手段】
【００１５】
前記の目的を達成するため、そして本明細書で具体化および説明された本発明の目的に従って、本発明者らは、化学蒸着（ＣＶＤ）またはガスソースＭＢＥチャンバでの基板上にＳｉ−Ｇｅを含むエピタキシャル層を成膜する低温方法を提供する。その方法は、Ｓｉ−Ｇｅ材料を含む層が基板上の形成される条件下で、（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（ｘは１，２，３または４）を含む気体前駆体を前記チャンバ中に導入する工程を備える。その方法は、基板の表面付近に（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘを含む気体前駆体を導入する工程と、エピタキシャルＳｉＧｅｘが基板上に形成される条件下で、前駆体を脱水素する工程とを備える。気体前駆体は、純粋な形で導入することもできるし、あるいは不活性ギャリアガスと混合することもできる。好適な不活性ギャリアガスには、Ｈ２およびＮ２などがある。気体前駆体は、低圧ＣＶＤ、ＵＨＶ−ＣＶＤまたはガスソースＭＢＥによって成膜することができ、約２５０℃から約７００℃の範囲の比較的低温ならびに約１×１０−７Ｔｏｒｒから少なくとも約５Ｔｏｒｒの範囲の圧力で導入することができる。気体前駆体は、単一ガスソースとして、または（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘおよび水素化ゲルマニウム、水素化ケイ素または水素化−ハロゲン化ケイ素を含む混合物として導入することができる。
【００１６】
その方法を用いて、平面状表面を有する歪み層もしくは無歪み層として、またはコヒーレントアイランドもしくは量子ドットとして形成されるエピタキシャルＳｉ−Ｇｅ材料を含む層を基板上に成膜することができる。本発明の一態様によれば、基板およびＳｉＧｅｘ層（ｘは１，２，３または４）として形成されるＳｉ−Ｇｅ材料を有する半導体構造を成長させることができる。基板は、Ｓｉ（１００）などのシリコン基板でありうる。ＳｉＧｅｘ層は、平面状表面を有する歪み層もしくは無歪み層として形成することができるし、あるいは量子ドットもしくはコヒーレントアイランドとして形成することができる。ＳｉＧｅｘ層は、原子的に平面状の表面形態、１μｍ未満の厚さおよび１０５／ｃｍ２未満のスレッディング欠陥密度を有することができる。Ｓｉ−Ｇｅ層は、ホウ素、ヒ素、リン、アンチモンおよびインジウムからなる群から選択される元素でドープすることができる。シリコン基板をパターニングして、半導体の選択的成長用の鋳型を形成することができる。
【００１７】
本発明の方法は、低い欠陥濃度および平滑表面を有するＧｅリッチ膜を与える新たな低温成長法を提供するものである。低成膜温度では、成長表面上でのＧｅの移動度は非常に低いため、質量分離が防止され、それによって膜に組成および歪みの変化を生じさせることができる。さらに、ドーパントの質量分離は低温では無視できるものであり、それは厚さの小さい層が必要なデバイスの形成においては特に有用である。成膜されたＳｉ−Ｇｅ材料は、高周波エレクトロニクスおよび光学系ならびに高移動度ＳｉおよびＧｅチャネルに基づく商業的デバイスの形成のための鋳型および緩衝層で使用する上での必要な形態的および微細構造的特徴を有する。それは、層全体に均一な組成を有する好適なＳｉＧｅ層を提供することで、公知の組成的に勾配のあるＳｉｘＧｅ１−ｘ緩衝層およびリフトオフ法の必要性をなくすことができる。
【発明を実施するための最良の形態】
【００１８】
添付の図面に示した、本発明の現在好ましい方法および実施形態について、より詳細に説明する。これらの実施例および図面を参照しながら本発明についてさらに詳細に説明するが、より広い態様での本発明は、図示および説明される具体的な詳細、代表的な装置および例示の実施例に限定されるものではない。むしろ、下記の説明は、適切な分野における通常の技術を有する者への広範な説明的開示と理解すべきであり、本発明を限定するものと理解すべきではない。
【００１９】
本発明者らは、Ｇｅリッチな含有率（Ｇｅ＞５０原子％）および正確な化学量論的ＳｉＧｅ、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４を有するエピタキシャルＳｉ−Ｇｅヘテロ構造をＳｉ（１００）上に成長させる新規な方法を開発した。本発明の方法は、化合物（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（ｘ＝１〜４）の群から得られる直接Ｓｉ−Ｇｅ結合を有する新たな単分子水素化物を前駆体として利用する。本発明のある重要な態様によれば、本発明者らは、３００〜４５０℃の前例のない低温で、均一で緩和した高度に平面状の欠陥密度の低い膜を成長させ、それによって厚い組成勾配のある緩衝層およびリフト法の必要性が全くなくなった。本発明の別の重要な態様によれば、本発明者らは、５００〜６００℃の温度で、径分布が狭く、欠陥のない微細構造および原子レベルで高度に均一な元素含有率のＳｉ−Ｇｅ量子ドットを成長させた。従来の方法に勝る本発明の方法の主要な利点は、気体前駆体の全Ｓｉ／Ｇｅ骨格の膜への組み込みを介した形態、組成、構造および歪みの正確な制御である。
【００２０】
図１には、分子前駆体（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（ｘ＝１，．．．，４）の構造を示してある。これらの構造は、分析データおよびスペクトルデータから導き出したものであり、発明の名称「シリコンおよびゲルマニウムコア原子を有する水素化物化合物ならびにそれの合成方法」で２００４年１２月３１日出願のＰＣＴ特許出願ＰＣＴ／ＵＳ０４／４３８５４（これは、この参照によって全体が本明細書に組み込まれるものとする）に記載の第１原理シミュレーションによって確認される。これらの分子Ｈ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉは、やはりＰＣＴ特許出願ＰＣＴ／ＵＳ０４／４３８５４に記載のように、市販の原料を用いる簡単な合成方法を介して高純度で得られる。それらは揮発性が高く、反応性が高いことから、低温（３００〜４５０℃）膜成長において前駆体として特に有用となっている。本発明によれば、本発明者らは、単一のガスソースのみを用いるガスソースＭＢＥ、低圧ＣＶＤおよびＵＨＶ−ＣＶＤによって、これら化合物の成膜を実施した。これらの成膜によって、前駆体のＳｉ−Ｇｅ含有率に相当する明瞭な濃度が得られた。顕著な結果は、前例のない低成長温度（３００℃〜４５０℃）での前駆体の全Ｓｉ／Ｇｅ骨格の膜への組み込みを介した原子レベルでの組成の正確な制御である。
【００２１】
前駆体化合物の標的成膜実験を約３００〜７００℃の温度範囲で行って、デバイス品質膜および量子ドットを直接シリコン基板上に成長させるためのパラメータ空間を描いた。以下でより詳細に説明するように、膜は、低温範囲で得られ、Ｓｉ上の格子工学による「仮想基板」形成の好適な候補としての必須要件を満たす。可能な利用分野としては、極度に高い電子およびホール移動度を示す歪みＳｉおよびＧｅチャネルデバイスのシリコン上への集積などがある。高温範囲では、前駆体の成膜によって、ＧｅおよびＳｉのいずれの分離もなく、いずれの場合でも前駆体の化学量論を反映する３次元のコヒーレントに歪んだアイランド（量子ドット）の集合体が得られる。
【００２２】
４５０℃、４００℃、３５０℃および３００℃それぞれでのＨ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉの成膜によって、それぞれＳｉＧｅ、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４濃度を有する排他的（exclusively）緩和膜が得られた。低成長温度によって、ＳｉおよびＧｅ元素の表面分離が防止されて、原子レベルで非常に均一な組成および歪みプロファイルが得られる。全Ｓｉ−Ｇｅ分子コアの組み込みによって、結晶全体にわたって比較的均一な結合配置の形成が促進されて、平面状表面形態（表面の波紋形状がない）を有する緩和膜が生じる。
【００２３】
本発明者らの膜における材料形態（平滑膜−粗膜およびアイランド）は、単一のパラメータ、すなわち単分子ソースの所定の流動速度での成長温度の調節によって制御することができる。前述のように、３００℃〜４５０℃での前駆体の成膜によって、平面状表面を有する排他的緩和層が得られる。図２、図５、図８および図１０には、本発明に従って成長させた、それぞれＳｉＧｅ（部分緩和）、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４の膜の例を示してある。３００℃から４５０℃の範囲の成膜温度で本発明の方法を用いて得られた層は、同様の条件下で従来のソースを用いて以前に得られている同等の厚さおよび組成を有するものよりはるかに高い品質のものである。本発明者らの膜は、低スレッディング欠陥密度を示し、大部分の欠陥がＳｉ界面に濃縮されている。それは、歪みなく、高度に平面状に成長することから、勾配組成やリフトオフ法、そして表面を滑らかにするための成長後の化学機械研磨が全く必要なくなる。これらの膜の良好な作製の主たる特徴には、（ｉ）前例のない低温合成（３００℃〜４５０℃）、（ｉｉ）原子的に平滑で欠陥のない表面形態（ミスマッチ誘発の欠陥が、主として界面に集中している）、（ｉｉｉ）無歪み微細構造、および（ｉｖ）層平面性の優れた熱安定性などがある。従ってこれらの材料は、５．５Åから５．６５Åの範囲の格子パラメータを有する格子工学による「仮想基板」の形成に好適な候補としての必須要件を満たしている。これら仮想基板の直接の用途には、極度に高い電子およびホール移動度を示す歪みＳｉおよびＧｅチャネルデバイスのシリコン上での集積などがある。本発明者らは、最先端の高性能電界効果トランジスタ（ＦＥＴ）およびバイポーラ接合トランジスタならびに完全にＩＶ族材料に基づく新規な光素子において、これによって重要な利用分野が生じるものと予想している。
【００２４】
５００℃を超える温度でのＨ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉ前駆体の成膜では、自己集合量子ドットならびに全ての場合で前駆体の化学量論を反映する狭い径分布および非常に均一な組成を有する歪みアイランドが形成され、ＧｅやＳｉの分離はない。ドットの成長は、ストランスキー−クラスタノフ（Stranski-Krastanov）機構を介して進行する。ドットの面密度および径分布は、それぞれ前駆体の流動速度および成長温度の簡単な調節によって制御される。図１２には、６００℃で本発明に従って成長させた一組のＳｉＧｅ３量子ドットの例を示してある。
【００２５】
シリコン上でのＳｉＧｅｘ層の成長
本発明者らは、成長プロセスのその場でのリアルタイム観察のための低エネルギー電子顕微鏡（ＬＥＥＭ）を取り付けたＵＨＶ−ＣＶＤチャンバ中で、Ｓｉ（１００）基板上へのＳｉ−Ｇｅ膜の成長を行った。チャンバの底面圧は、２×１０−１０Ｔｏｒｒであった。リーク弁を介して入れた気体前駆体に基板表面を曝露することで膜成長を行った。成膜には、１０−７〜１０−６Ｔｏｒｒの範囲の分圧を用いた。前駆体のフラックスを、ガラス導入管を介して送り、その管はＬＥＥＭの対物レンズにある開口部を通過している。導入管は、基板表面に対して１６°の角度で基板から２．５ｃｍの位置に配置した。基板はｐ型Ｓｉ（１００）（ρ約５０Ωｃｍ）であり、１２４０℃で繰り返しフラッシング（flashing）することで基板表面から元の酸化層を蒸発させ、エピタキシー用に準備した。サンプルの背面に取り付けた加熱フィラメントからの電子照射を介して、基板の加熱を行った。
【００２６】
本発明者らは、底面圧２×１０−１０ＴｏｒｒのガスソースＭＢＥチャンバ中での（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ化合物の成膜反応も行った。やはり、１２４０℃で繰り返しフラッシングすることで元の酸化層を蒸発させ、Ｓｉ（１００）基板をエピタキシー用に準備した。１０−７〜１０−６Ｔｏｒｒの範囲の分圧で気体前駆体に基板表面を曝露することで膜成長を行った。
【００２７】
これらの条件下で、それぞれ４５０℃、４００℃、３５０℃および３００℃での完全Ｈ２脱離を介し、Ｓｉ表面上にＨ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉ化合物を解離させることで、２〜３ｎｍ／分の成長速度で膜を形成した。ランダムモードでのラザフォード後方散乱（ＲＢＳ）は、それぞれＳｉＧｅ、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４の膜組成を示し、相当する前駆体のＳｉ／Ｇｅ骨格の元素含有率と一致している。ＲＢＳチャネルスペクトラムは、低成長温度にも拘わらず、構造中のＳｉおよびＧｅ原子が非常に良好にチャネリングされ、それがＳｉ基板とのエピタキシャルアライメントでの単結晶材料と一致していることを示している。代表的な例として、図９で、３８０℃でＳｉ（１００）上に成長させたＳｉＧｅ３膜についてのＲＢＳランダムスペクトラムとチャネリングスペクトラムを比較している。図９の例のように、ほとんどのサンプルで、層横断での結晶性の度合いを測定するアラインド／ランダムピーク高さの比（χｍｉｎ）は比較的低く、代表的には界面での３０％から表面付近での７％の範囲であった。層厚全体でのχｍｉｎ値の低下は、欠陥のほとんどが界面領域付近に集中していることを示唆している。これは、断面透過型電子顕微鏡検査（ＸＴＥＭ）によって明瞭に確認された。＜１１０＞投影での明視野ＸＴＥＭ画像は、（１１１）格子面に沿って広がる一般的なスレッディング転位を示している。それにも拘わらず、これら欠陥のほとんどが、膜界面から１０ｎｍ以内で６０°の角度で消えた（図５参照）。膜の上側部分では、スレッディング欠陥、特には上面に貫通するものが相対的になかった。さらに、位相およびＺコントラスト高分解能ＸＴＥＭ画像は、膜および基板の（１１１）格子面が完全に整合している完全にエピタキシャルな微細構造を有する鋭く明瞭な界面を示した。それらの膜の表面形態を、原子間力顕微鏡（ＡＦＭ）走査によって調べた。それらの膜は、予想される臨界厚さをかなり超える１００〜５００ｎｍの厚さ範囲であっても高度に平面状の表面を有している。ＡＦＭＲＭＳ値は、代表的な２５μｍ×２５μｍ面積では０．５〜１ｎｍの範囲である。さらに、表面平面性は、７５０℃まで熱的に安定であることが認められた。
【００２８】
ラマンおよび高分解能Ｘ線回折（ＸＲＤ）を用いて、全ての膜の構造特性、結合特性および歪み特性を調べた。特に、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４材料のラマンスペクトラムは、膜が完全に緩和していることを示していた。（２２４）および（００４）反射のＸ線逆格子空間マップを用いて、界面の面に対して法線方向および平行な格子定数を測定した。これらはほとんどのサンプルで実質的に同一であり、完全な立方体対称性からの歪みねじれがないことを示している。さらにＸ線データは、モザイクの広がりが０．１°と低い高度に整列したヘテロ構造を示した。ＳｉＧｅｘ（ｘ＝２，３，４）とは対照的に、ＳｉＧｅ合金は、かなりの残留歪みを有していた。Ｘ線逆格子空間マップ測定値は、正方晶ねじれと一致する「ｃ」方向での伸長を示した。歪み計算値は、６０〜７０％の範囲であった。かなり類似した歪み値が、Ｓｉ−Ｓｉ、Ｓｉ−ＧｅおよびＧｅ−Ｇｅ音子モードのラマンシフトから求められた。ラマンを用いて、各種侵入深さでのレーザ線を用いて音子周波数を測定することによって、これらＳｉＧｅ層での歪みの分布を調べた。結果は、ラマンピークが深さによって変化しないことを示しており、歪みが層を横切る方向で変化しないことを示していた。総合的に、本発明者らのＳｉ−Ｇｅ材料の特性決定から、Ｇｅリッチ濃度および均一な応力もしくは歪み緩和のある微細構造を有する結晶性で、高度にエピタキシャルな、平滑で、連続的な、均一の合金層の成長が明らかになった。本発明者らの膜を良好に合成する上での重要な点は、前例のない低い成長温度であり、それによってＳｉおよびＧｅ原子の表面移動度が低下し、質量分離が防止されることで、原子レベルで高度に均一な組成プロファイルおよび歪みプロファイルが得られる。さらに、全Ｓｉ−Ｇｅ分子コアの取り込みによって、結晶全体にわたる特別に均一な結合配置の形成が促進されて、平面状表面形態（表面の波紋形状がない）を有する緩和膜が得られる。
【００２９】
調べた温度範囲の高温法では、自己集合アイランドまたは量子ドットの排他的成長が観察される。これらは恐らく、Ｓｉ基板の相対的に大きいＳｉ−Ｇｅ格子と相対的に小さい格子の間のミスマッチによって生じる歪みを軽減する手段として、Ｓｉ上にＳｉ−Ｇｅのエピタキシャル成長時に自然に形成される。本発明者らの実験では、アイランドは、平坦な湿潤層約３〜５単層厚の形成後に最初に現れる。アイランドの形態分布および径分布を、ＡＦＭおよびＸＴＥＭによって調べた。図１２には、（Ｈ３Ｇｅ）２ＳｉＨ２を用いて６００℃で成長させたアイランドの代表的ＡＦＭ画像を示してある。これらのアイランドは主としてドーム形状であり、妥当な径の均一性を持ち、大体の密度分布が約３×１０８ｃｍ２である。明視野ＸＴＥＭ顕微鏡写真には、欠陥のない微細構造を有し、径分布が狭いコヒーレントアイランドの集合体を示した。アイランドの微細構造特性を、ＪＥＯＬ２０１０Ｆで行うＺコントラスト撮像によって調べた。これらの実験から、（Ｈ３Ｇｅ）３ＳｉＨによって製造される代表的なサンプルに関して示したように、均一な厚さの湿潤層を介して、基板表面上で成長した区別の明瞭なアイランドの存在が確認された。留意すべき点として、Ｚコントラスト画像において、強度はＺ１．７に比例し、結果的にＧｅ含有アイランドならびに湿潤層は、基底層のＳｉよりかなり明るいように見える。
【００３０】
図１２は、完全に鋭く均一な界面を示す最も一般的に認められる量子ドット微細構造の代表例でもある。本発明者らの方法によって成長した量子ドットの非常にコヒーレントな性質（欠陥が認められない）は、ラマンスペクトラムによって確認され、そのスペクトラムは、ドットの基板との格子ミスマッチのために予想されるように、アイランドが非常に歪んでいることを示している。本発明者らは、１．７Å解像度でのＲＢＳおよび電子エネルギー損失分光法（ＥＥＬＳ）を用いて、ドットの化学量論および元素均一性を確認した。アイランドの組成は、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４であることが認められ、それは成長に用いられる単分子前駆体（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉそれぞれの化学量論を反映している。ドットを横切るＥＥＬＳ組成プロファイルは、ナノメートルの大きさで顕著に均一な元素分布を示した。組成に関しての重要な利点は、純粋なＧｅアイランドをＴ＞５５０℃で成長させた場合に通常認められるように、界面横断的に元素の混合が認められないという点である。基板からＧｅアイランドへのこの種のＳｉ相互拡散は、Ｇｅ＞５０原子％でＳｉ上のＳｉ−Ｇｅ量子ドットを形成する最も一般的に報告されている方法を代表するものである。残念ながら、元素のこの相互拡散は、アイランドの底部でＳｉを枯渇させて、深さ数ナノメートルの溝を形成する。さらに、Ｓｉ／Ｓｉ−Ｇｅドット界面はもはや明瞭でなくなる。組成勾配のある広く不鮮明な移行領域が、最初の界面を横切るように形成される。ドット全体を通って垂直方向には、かなりの濃度勾配も認められる。本発明者らの単一ソース手法によって、これらの問題はなくなる。
【００３１】
（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘの活性化エネルギー測定
ＳｉＧｅ、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４膜を形成するＨ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉの分解プロファイルを、ＬＥＥＭを用いて調べた。詳細には、各化合物について、単一Ｓｉ−Ｇｅ単層について成長速度／温度を測定することで、基板表面からのＨ２脱着に関する活性化エネルギーを求めた。Ｓｉ−Ｇｅ分子についての活性化エネルギーを、ジゲルマンについて測定したものと比較した。データは、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉがジゲルマンと顕著に類似した反応性を示し、それによってジゲルマンに匹敵する非常に低温の成膜方法に有利であることを示している。
【００３２】
化合物の最初の層ごとの成長を、ＬＥＥＭによってその場でモニタリングした。（１／２，０）回折ビームを用い、Ｓｉ（１００）−（２×１）上で８μｍの視野にわたってビデオ画像を撮った。単一高さの原子段差によって分離されている（２×１）および（１×２）段が、これらの条件下では暗から明に対照的に交替している。これは、各段差を横切っての二量体再構築の回転によるものである。図３には、ＳｉＨ２（ＧｅＨ３）２のＣＶＤを介して形成されたＳｉ（１００）上のＳｉＧｅ２のＬＥＥＭ画像列の例を示してあり、層ごとの成膜を示している。図３について説明すると、画像（ａ）は、清浄なＳｉ表面の形態を示しており、画像（ｂ）は第１の完全単層の成膜を示しており、画像（ｃ）は第２の完全単層を示しており、画像（ｄ）は第３の完全単層を示している。視野は８ｍｍである。（２×１）および（１×２）段におけるコントラスト反転が認められ、層ごとの成長を示している。第４の単層後、恐らく不完全層の新たな成長のために、ＬＥＥＭコントラストは広がった。
【００３３】
温度の関数としての第１の層についての平均成長速度をＬＥＥＭで測定し、Ｓｉ（１００）上での水素化Ｓｉ−Ｇｅ化合物分解の活性化エネルギーを求めた。比較のため、純粋なＨ３ＧｅＧｅＨ３の活性化エネルギーも、同じ方法を用いて測定した。図４は、Ｈ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４ＳｉならびにＨ３ＧｅＧｅＨ３についての第１の層の成長速度の温度依存性のプロットを示すグラフである。そのプロットは、約４２０℃から約５４０℃の温度範囲およびガス圧約１．０×１０−６Ｔｏｒｒにおける成長速度を示している。図４のデータは、一次Ｈ２脱着速度論と一致しており、Ｈ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉそれぞれについて２．０ｅＶ、１．７ｅＶ、１．７ｅＶおよび１．５ｅＶの活性化エネルギー、そしてＨ３ＧｅＧｅＨ３について約１．７ｅＶの活性化エネルギーを生じる。図４からわかるように、比較的高Ｇｅ含有率の化合物は、純粋なジゲルマンに匹敵するくらい低温方法に明らかに有利である。
【００３４】
図４中の直線は、一次脱着速度論に典型的なものである。傾きは活性化エネルギーを与え、それは文献（G. Eres and J. W. Sharp, ″Investigation of the kinetics of digermane chemisorption and reaction product desorption in thin film growth of germanium″, J. Vac. Sci. Technol. A, vol. 11, No. 5, Sep-Oct 1993, pp. 2463-2471；およびT. R. Bramblett, Q. Lu, N. E. Lee, N. Taylor, M. A. Hasan, and J. E. Greene, ″Ge(001) gas-source molecular beam epitaxy on Ge(001)2×1 and Si(001)2×1 from Ge2H6- growth kinetics and surface roughening″, J. Appl. Phys. vol. 77, No. 4, Feb 1995, pp. 1504-1513）に記載の純粋なＧｅ（１００）表面からのＨ２脱着について以前に得られている１．７ｅＶおよび１．６ｅＶという活性化エネルギーと良好な一致を示している。Ｈ３ＧｅＳｉＨ３化合物についてのＬＥＥＭにおける成長速度／温度の研究では、活性化エネルギー２．０ｅＶが得られている。この値は、ジゲルマン（ＧｅＨ３）２について本発明者らが測定した値（１．６ｅＶ）とタカハシら（J. Takahashi, Y. Utsumi, H. Akazawa, I. Kawashima, and T. Urisu, ″Synchrotron radiation excited Si epitaxial growth using disilane gas source molecular beam system″, Appl. Phys. Lett. vol. 58, No. 24, June 1991, pp. 2776- 2778）によってジシラン（ＳｉＨ３）２について報告されている値（２．３ｅＶ）に対して中間的である。ＳｉＨ３ＧｅＨ３は本質的に（ＳｉＨ３）２および（ＧｅＨ３）２の組成混成体、すなわち（ＳｉＨ３）２＋（ＧｅＨ３）２→２（ＳｉＨ３ＧｅＨ３）であることから、２．０ｅＶの値が妥当であるように思われる。
【００３５】
その活性化エネルギー結果は、一連の化合物（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（ｘ＝２〜４）の分解速度論が（ＧｅＨ３）２のものと顕著に類似していることを示しており、これらの化合物が（ＳｉＨ３）２およびＨ３ＧｅＳｉＨ３のいずれよりも反応性が高いことを示唆している。従ってそれらは、ＧｅリッチなＳｉ−Ｇｅ合金に対するユニークな低温ソースを代表するものである。（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉの反応性が高いことで、可撓性ディスプレイで用いられるプラスチック基板などの３００℃という高い処理温度に耐えることができる特殊基板上にＳｉＧｅ半導体を直接形成する方途が開かれる。
【００３６】
実施例
以下の実施例は、本発明をさらに説明する上で役立つものである。しかしながら理解しておくべき点として、実施例は本発明を説明するものであって、本発明はこれら実施例のみに限定されるものではない。
【００３７】
実施例−ＳｉＧｅの成長
前駆体フラックス５×１０−５Ｔｏｒｒおよび温度４８０℃でガスソースＭＢＥを用いて、ＳｉＧｅ層の成長を行った。この温度より高いと、平滑層ではなく歪みアイランド（量子ドット）が得られた。ＡＦＭ、ＸＲＤ、ラマン散乱、ＲＢＳおよび高分解能ＸＴＥＭによって、エクスシチュ（ex situ）で膜を調べた。ＳｉＧｅの元素濃度、厚さおよび結晶性をＲＢＳによって確認した。ランダム後方散乱スペクトラムは、１００ｎｍ以下の範囲の膜厚および相当するＨ３ＧｅＳｉＨ３前駆体のＧｅＳｉ骨格の元素含有率と一致するＧｅ含有率５０原子％を示している。アラインドスペクトラムは、基板とエピタキシャル整合した高度に結晶性材料であることを示していた。完全に不正形のＳｉＧｅの予想臨界厚さをかなり超える厚さ１００ｎｍの膜のＡＦＭ試験で、１０μｍ×１０μｍの面積で約１．６ｎｍのＲＭＳ値が得られ、平面状の表面形態が示された。Ｘ線回折は、立方構造の（００４）反射に相当する単一の鋭いピークを示した。（００４）および（２２４）反射の逆格子空間マップを含む高分解能ＸＲＤで、基板と完全なエピタキシャル整合している部分歪み層が明らかになった。
【００３８】
ＸＴＥＭ検査によって、平滑で連続的な均一のＳｉＧｅ層の結晶性および高エピタキシャル成長が確認される。ＴＥＭ明視野画像は、厚さ１００ｎｍの膜にスレッディング転位がないことを示している。サンプルの系統的調査によって、ＴＥＭ顕微鏡写真における約１．５μｍの視野内には層を貫通する欠陥がないことが明らかになった。この場合のスレッディング転位の上限は、１０５〜１０６／ｃｍ２未満であり、それはＳｉ上に直接成長させた５０原子％Ｇｅを含む材料では異例である。
【００３９】
高分解能画像は、実質的に欠陥のない微細構造を有する完全に整合した単結晶のＳｉＧｅ／Ｓｉ界面を示している。上面に貫通する転位核がなく、１００〜１５０ｎｍ離れて、偶発的刃状転位が認められた（基板表面上の段差で）。これらの欠陥は、界面の面に平行であり、膜とＳｉ基板の間の格子ミスマッチによって生じる異なる応力を緩和するものと考えられる。ＳｉＧｅ系材料は平面状欠陥ではなく（１１１）−スレッディング転位および積層欠陥を示すのが普通であることから、これらサンプル中の刃状転位の存在は驚くべきことである。考えられる説明としては、Ｓｉ表面上の段差が、これら欠陥の形成における核化部位として働くというものである。ラマンスペクトラムは、それぞれ周波数２９５．８ｃｍ−１、４１４．３ｃｍ−１および４９７．７ｃｍ−１での「Ｇｅ−Ｇｅ」、「Ｓｉ−Ｇｅ」および「Ｓｉ−Ｓｉ」格子振動に相当する３つの主要な特徴を示した。これらの測定値は、それぞれ２９３ｃｍ−１、４１０．５ｃｍ−１および４９２．２ｃｍ−１にあると計算される無歪みＳｉ０．５０Ｇｅ０．５０合金における予想位置に関して、かなり青色シフトしている。そのラマンシフトは、材料においてかなりの残留歪みがあるはずであることを示している。侵入深さを変動させてレーザ線を用いて得られたデータの解析で、Ｓｉ−Ｓｉ、Ｇｅ−ＧｅおよびＳｉ−Ｇｅフォノンモードの周波数が全体を通じて同じであることがわかり、層における歪みの均一な分布を示している。
【００４０】
図２には、本発明に従ってＳｉ（１００）基板上に成長させたＳｉＧｅ層の一組の顕微鏡写真の例を示してある。図２の上の画像は、ＳｉＧｅ層の全層厚の明視野ＸＴＥＭ顕微鏡写真であり、視野内にスレッディング欠陥がないことを示している。左下の画像は、Ｓｉ（１００）基板とＳｉＧｅ層の間で完全なエピタキシャルアライメントを有する界面領域を示している。右下の画像は、界面での段差領域に近い刃状転位を示している。これらの欠陥は通常は、Ｓｉ表面上の段差に位置し、ミスマッチＳｉおよびＳｉＧｅ材料のために部分的に歪みを緩和する。
【００４１】
実施例−ＳｉＧｅ２の成長
ガスソースＭＢＥを介したＳｉＧｅ２（すなわち、Ｓｉ０．３３Ｇｅ０．６７）層および量子ドットの成長を、（Ｈ３Ｇｅ）２ＳｉＨ２の脱水素化を介して４００℃〜７００℃の温度範囲で調べた。完全に平面状の表面を有する連続層を生じる最高成膜温度は約４８０℃である。この温度および５×１０−６Ｔｏｒｒ前駆体圧での代表的な成長速度は約３．５ｎｍ／分であった。予想通り、温度を低下させて４５０℃とするにつれて、その成長速度は１．０ｎｍ／分まで低下し、４００℃より低温では、化合物の反応性および付着係数の低下のために、感知できる成長は認められなかった。
【００４２】
ＳｉＧｅ２層の元素濃度および膜厚を、ランダムモードでのＲＢＳによって求めた。結晶性およびエピタキシャル整合を、イオンチャネリングによって調べた。図６には、膜厚４００ｎｍおよび（Ｈ３Ｇｅ）２ＳｉＨ２化合物のＧｅ２Ｓｉ骨格のＧｅ含有率と完全に一致するＧｅ含有率６７％を有する４８０℃で成長させたサンプルについてのランダムおよびアラインド後方散乱スペクトラムを示している。ＲＢＳによって測定される膜濃度は、膜厚方向で一定である。層を横断する結晶度を測定するアラインド／ランダムピーク高さの比（χｍｉｎ）は、界面での２７％から表面付近の７％という比較的低い範囲である。これは、Ｓｉ基板とエピタキシャル整合している単結晶材料を示している。界面領域を横断する脱チャネリングの度合がかなり高いことは、大半の欠陥がＧｅ２Ｓｉ／Ｓｉ境界付近の膜の下側部分に位置しており、膜厚が大きくなるに連れて転位密度が低下することを示唆している。これは明視野ＸＴＥＭ画像によって確認され、それはスレッディング欠陥のほとんどが代表的な厚さ２００ｎｍの層における界面の上１０ｎｍの領域内で消えていることを示している。図６には、Ｓｉ（１００）上の２００ｎｍＳｉＧｅ２膜のＲＢＳスペクトラムを示している。界面での２７％から表面での７％までのχｍｉｎの急峻な低下は、膜厚の増加に伴って欠陥濃度が大幅に低下することを示している。
【００４３】
ＸＴＥＭ画像は、膜が原子的に平坦であることも示しており、そのことはコンタクトモードでのＡＦＭ画像によって確認される。厚さ４０ｎｍおよび４００ｎｍで成長した材料は、５×５μｍ２から１０×１０μｍ２の範囲の面積について、それぞれ０．４ｎｍおよび１．２ｎｍのＲＭＳ値を示す。これらのＲＭＳ値は、組成勾配法（約３０ｎｍ）ならびにＳｉおよびＳｉＧｅ核化層を利用する他のＭＢＥ方法（約２．４ｎｍ）について既報のものより顕著に低い。
【００４４】
Ｘ線θ−２θ回折測定は、（００４）反射に相当する強いピークを示している。（００４）反射の面内ロッキング走査は、この種の高度にミスマッチしたヘテロエピタキシーに代表的な０．３°というＦＷＨＭを有する。各種厚さを有するＳｉ０．３３Ｇｅ０．６７層についての面外格子定数ａ⊥の測定値を表１に挙げてある。Ｓｉ（１００）上に成膜したＳｉＧｅ層についての正方歪みという仮定の下で、層の無歪み格子パラメータａＳｉＧｅは、関係式ａＳｉＧｅ＝ａ⊥［１−２ν（ａ⊥−ａ‖）／ａ⊥（１＋ｙ）］（式中、νはＳｉ−Ｇｅのポアソン比（０．２７〜０．２８）である）によって、面内格子パラメータ（ａ‖ＳｉＧｅ）および垂直格子パラメータ（ａ⊥ＳｉＧｅ）に関係するものである。無歪みＳｉ０．３３Ｇｅ０．６７格子パラメータａＳｉＧｅの値は、ａＳｉＧｅ＝５．４３１０５＋０．２００５ｘ＋０．０２６３ｘ２を用いて計算され、ａＳｉＧｅ＝０．５５８１ｎｍを与える。各種濃度を有する膜についての面内ａ‖ＳｉＧｅ格子定数を表１に挙げてある。最後に、面内歪み緩和度Ｒが、Ｒ＝（ａ‖ＳｉＧｅ−ａｓ）／（ａＳｉＧｅ−ａｓ）［式中、ａｓ＝０．５４３１ｎｍは、Ｓｉ基板格子定数である］によって与えられる。表１は、厚さ４０ｎｍがＲ度＝８５％でほぼ緩和していることを示している。厚さ４００ｎｍのＳｉ０．３３Ｇｅ０．６７層の格子定数は、無歪み緩和膜の値に極めて近い。図７に示されているように、Ｓｉ０．３３Ｇｅ０．６７膜のラマンスペクトラム（下図）は、Ｇｅ−Ｇｅ（２９６ｃｍ−１）、Ｓｉ−Ｇｅ（４０７ｃｍ−１）およびＳｉ−Ｓｉ（４７８ｃｍ−１）格子振動に相当する特徴的ピークを示している。ピーク位置は、完全緩和材料と一致している。
【００４５】
【表１】
アニーリング実験を行って、実際のデバイス加工温度内に十分入る範囲である４８０℃〜７５０℃の温度でのエピ層の熱的安定性を確認した。ＲＢＳアラインドスペクトラムのＸＲＤ格子定数χｍｉｎ値およびＡＦＭ表面粗度を、アニールサンプルについて測定し、成長させたままの材料の値と比較した。厚さ４００ｎｍを有するサンプルは、７５０℃で１４時間のアニーリング後であっても表面粗度（ｒｍｓ）の上昇を示さない。これは、本発明者らのサンプルにおける表面の平面性が熱的に堅牢であることを示している。ＸＲＤおよびＲＢＳアラインドスペクトラムは、アニーリング前後で観察可能な変化がないことを示していた。これは、４８０℃で成長させたままのＳｉ０．３３Ｇｅ０．６７層における完全緩和を裏付けるものである。アニーリング実験は、成長させたままの層の品質の低下も改善も示さなかった。それらは、低いスレッディング転位密度、平坦な表面を有しており、４００ｎｍ未満の厚さで完全に緩和しており、少なくとも７５０℃以下で顕著な熱的安定性を示す。
【００４６】
実施例−ＳｉＧｅ３の成長
Ｓｉ（１００）上でのＳｉＧｅ３（すなわち、Ｓｉ０．２５Ｇｅ０．７５）層の成長を、３５０℃から４５０℃の範囲での（Ｈ３Ｇｅ）３ＳｉＨの熱的脱水素によって実施した。平滑表面（ＲＭＳ１．５〜２．０ｎｍ）および２００ｎｍ以下の厚さを有する無歪み層を、ガスソースＭＢＥおよびＴ＜４００℃での低圧ＣＶＤによって成膜させた。Ｔ＝４５０℃で成長させたサンプルは１μｍ範囲でかなり厚く、比較的高い表面粗度（ＲＭＳ＞５．０ｎｍ）を示した。４５０℃での成長速度は、これらの中等度の成長温度であっても化合物の特別に高い反応性のために、０．１μｍ／分であった。ＲＢＳによって測定された全てのサンプルの組成は一貫して、前駆体の全ＳｉＧｅ３分子コアに相当するＳｉ０．２５Ｇｅ０．７５であった。ＸＴＥＭは、ほとんどの転位が界面で始まり、界面上の１０ｎｍ領域内で終了することを示した。明視野ＴＥＭ顕微鏡写真では、膜表面まで貫通するスレッディング欠陥は認められなかった。図８には、本発明に従ってＳｉ（１００）上に成長させた無歪みで原子的に平滑なＳｉＧｅ３層のＸＴＥＭ画像を示してある。図８に示したように、欠陥は層の下側部分に集中しており、界面上１０ｎｍ以内でほとんど消えている。
【００４７】
ほとんどの欠陥の界面への集積は、ＲＢＳチャネリングスペクトラムで明らかであった。代表的なχｍｉｎ値は、界面で約２０％から急速に低下して、上面付近で７％となっている。図９には、３８０℃で成長させたＳｉＧｅ３（００１）層のＲＢＳアラインドスペクトラムを示してある。χｍｉｎは、ＳｉＧｅ／Ｓｉ界面で２５％であり、表面では９％まで低下する。界面での鋭いピークは、表面に向かって消えていく高濃度の欠陥を示している。
【００４８】
位相差およびＺコントラストモードでの高分解能画像（図８参照）は、膜および基板の１１１格子面が完全に整合している完全にエピタキシャルな微細構造を有する鋭く明瞭な界面を示した。図８の挿入図は、明瞭で急激な完全にエピタキシャルな界面微細構造を示す原子分解能Ｚコントラスト画像である。Ｓｉ０．２５Ｇｅ０．７５膜のラマンスペクトラム（図７の上図）は、特徴的なＧｅ−Ｇｅ、Ｓｉ−ＧｅおよびＳｉ−Ｓｉピークを示しており、相当する周波数が完全緩和材料を示している。Ｘ線回折データは、ＳｉＧｅ３系での無歪み材料成長をさらに裏付けるものであった。実験的格子パラメータは、ベガードの法則を用いて求めた理論値と一致していた。
【００４９】
実施例−ＳｉＧｅ４の成長
Ｓｉ（１００）上でのＳｉＧｅ４（すなわち、Ｓｉ０．２０Ｇｅ０．８０）層の成長を、３８０℃から３００℃および５×１０−６Ｔｏｒｒ前駆体圧でのＣＶＤおよびガスソースＭＢＥofＳｉ（ＧｅＨ３）４を介した熱的脱水素化によって行った。これらの条件下では、２ｎｍ／分という妥当な成長速度で、平滑で均一な層が得られた。全ての膜についてのＡＦＭＲＭＳは、５．０μｍ×５．０μｍの面積を網羅する走査において１．０〜１．５ｎｍの範囲であった。図１０は、ＳｉＧｅ４膜の原子的に平坦な上面を示すＸＴＥＭ画像である。厚さ５００ｎｍ以下の層のＲＢＳ分析で、Ｓｉ０．２０Ｇｅ０．８０の元素含有率が得られ、それは、前駆体のＳｉＧｅ４四面体コアのものを反映している。図１１には、厚さ０．５μｍのＳｉ０．２０Ｇｅ０．８０（００１）層のＲＢＳランダムおよびアラインドスペクトラム（下側の線）を示してある。イオンチャネリングデータは、欠陥が主として界面に集中しているが、膜の上側部分には比較的欠陥が少ないことを示唆していた。ＸＴＥＭ明視野画像は、界面での欠陥集積を裏付けるものであり、非常にコヒーレントな層厚および完全に平面状の表面を示すものであった（図１０参照）。ＸＲＤ分析では、予想通りの無歪み成長を示す、格子定数についての予想ベガード値が得られた。
【００５０】
以上の開示内容から、本発明がさらなる利点および変形形態を有し得ることは、当業者には明らかであろう。例えば、本発明の方法を用いて、例えばガラス基板などのＳｉ基板以外の基板上にＳｉ−Ｇｅ材料を成長させることが可能である。さらに、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉの反応性が高いことで、可撓性ディスプレイに使用されるプラスチック基板などの３００℃という高温での加工に耐えることができる特殊基板上にＳｉＧｅ材料を成長させることが可能となる。別の例として、その方法を用いて、前駆体を窒素源と混合してＳｉＧｅＮ層を作ることにより、ＳｉＧｅＮ層を形成することができる。
【００５１】
従って、比較的広い態様での本発明は、図示および説明した具体的な詳細、代表的なデバイスならびに例示的な実施例に限定されるものではない。従って、発明の概念の精神または範囲から逸脱しない限りにおいて、そのような詳細からの逸脱が可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明に従ってＳｉ基板上にエピタキシャルＧｅリッチ膜を成長させるのに用いられる前駆体（ＧｅＨ３）ｘＳｉＨ４−ｘ（ｘ＝１，２，３および４）の分子構造を示す図である。
【図２】本発明に従ってＳｉ（１００）上に成長させた化学量論的ＳｉＧｅ組成を有する層の一組の顕微鏡写真であり、（上図）全層厚の明視野断面透過型電子顕微鏡検査（ＸＴＥＭ）顕微鏡写真、（左下図）Ｓｉ（１００）とＳｉＧｅの間の完全なエピタキシャルアライメントを示す界面領域の顕微鏡写真、（右下図）界面の面に平行な刃状転位が段差近傍で見ることができる界面での段差上におけるＳｉＧｅ成長を示す顕微鏡写真である。
【図３】本発明によるＳｉ（１００）上でのＳｉＧｅ２の層ごとの成長を示す一組の低エネルギー電子顕微鏡検査（ＬＥＥＭ）画像であり、（ａ）清浄表面の形態、（ｂ）第１の層の成膜、（ｃ）第２の層の成膜、（ｄ）第３の層の成膜を示す画像である。
【図４】本発明によるＳｉＨ３ＧｅＨ３、ＳｉＨ２（ＧｅＨ３）２、ＳｉＨ（ＧｅＨ３）３およびＳｉ（ＧｅＨ３）４前駆体について、ならびに比較のためのＧｅＨ３ＧｅＨ３の第１の層の成長速度の温度依存性を示すグラフである。
【図５】本発明によるＳｉ（１００）上に成長させたＳｉＧｅ２層のＸＴＥＭ顕微鏡写真であり、スレッディング転位が界面領域で濃縮され、膜表面に広がらず、層が厚さにおいて非常に均一であり、原子的に平滑および連続的な表面形態を示すことを示している。
【図６】本発明に従ってＳｉ（１００）上に成長した２００ｎｍＳｉＧｅ２膜のラザフォード後方散乱（ＲＢＳ）ランダム（上側の線）およびアラインド（下側の線）スペクトラムを示す図である。
【図７】完全緩和材料を示す特徴的なＧｅ−Ｇｅ、Ｓｉ−ＧｅおよびＳｉ−Ｓｉピークを示すＳｉＧｅ２（下図）およびＳｉＧｅ３（上図）のラマンスペクトラムを示す図であり、ＳｉＧｅ２スペクトラム（下図）には、Ｓｉ基板に相当する別の鋭いピークもある。
【図８】本発明に従ってＳｉ（１００）上に成長させた歪みのない、原子的に平滑なＳｉＧｅ３層の明視野ＸＴＥＭ画像であり、明瞭で急激な完全にエピタキシャルな界面微細構造を示す界面領域の原子分解Ｚコントラスト画像の挿入図を含む。
【図９】本発明に従って３８０℃で成長させたＳｉＧｅ３（００１）層のＲＢＳランダム（上側の線）およびアラインド（下側の線）スペクトラムを示す図である。
【図１０】本発明によるＳｉＧｅ４膜の原子的に平坦な上面を示すＸＴＥＭ画像である。
【図１１】厚さ０．５μｍの本発明によるＳｉＧｅ４（００１）層のＲＢＳランダム（上側の線）およびアラインド（下側の線）スペクトラムを示す図である。
【図１２】本発明に従ってＳｉ（１００）上に成長したＳｉＧｅ３量子ドットを示す一組の顕微鏡写真であり、（上図）大きさが均一である非常にコヒーレントな（スレッディング欠陥なし）ＳｉＧｅ３量子ドットを示す明視野ＸＴＥＭ顕微鏡写真、（左下図）完全エピタキシャルアライメントならびに鋭く均一な界面を示す界面領域の高分解能Ｚコントラスト画像、（右下図）狭い径分布を有するドーム形状アイランドの集合体を示し、切子面のあるアイランドを示す拡大挿入図を含むＡＦＭ画像である。
【技術分野】
【０００１】
本発明は、半導体材料に関するものである。より詳細には、本発明は、ＳｉＧｅ、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４成分を含んだ単一ソースの（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ前駆体化合物を用いて、Ｓｉ基板上にエピタキシャルＧｅリッチなＳｉＧｅ層を成長させる方法に関する。
【背景技術】
【０００２】
Ｓｉ（１００）基板上でのＳｉ１−ｘＧｅｘ合金の成長は、高周波電子デバイスでの適用のために、過去２０年間にわたって熱心な研究対象となってきた。最近、Ｓｉリッチ合金に基づく材料およびデバイスに関する基本的問題を解説する総合的総説がいくつか書かれている。それには、ムーニーらの報告（P. M. Mooney and J. O. Chu, “SiGe Technology: Heteroepitaxy and High-Speed Microelectronics”, Annu. Rev. Mater. Sci., vol. 30, 2000, pp. 355-362）、トロンプらの報告（M. Tromp and F. M. Ross, “Advances in situ ultra-high vacuum electron microscopy: Growth of SiGe on Si”, Annu. Rev. Mater. Sci., vol. 30, 2000, pp. 431-449）およびブルンナーの報告（K. Brunner, “Si/Ge nanostructures”, Rep. Prog. Phys. vol. 65, No. 1, Jan. 2002, pp. 27-72）などがある。
【０００３】
合成の観点から、Ｓｉ上でのＳｉ１−ｘＧｅｘのヘテロエピタキシャル成長のために最も一般的に用いられている２つの技術は、固体ＳｉおよびＧｅソースを用いる分子ビームエピタキシー（ＭＢＥ）と、シラン（ＳｉＨ４）およびゲルマン（ＧｅＨ４）もしくはジシラン（Ｓｉ２Ｈ６）およびジゲルマン（Ｇｅ２Ｈ６）などの一般的な水素化物を用いる超高真空化学蒸着（ＵＨＶ−ＣＶＤ）もしくはガスソースＭＢＥである。ＭＢＥによる成長は、ビーンら（J. C. Bean, L. C. Feldman, A. T. Fiory, S. Nakahara and I. K. Robinson, “GexSi1-x/Si strained-layer superlattice grown by molecular-beam epitaxy” J. Vac. Sci. Technol. A, vol. 2, No. 2, 1984, pp. 436-440）によってより詳細に記載されている。
【０００４】
ガスソースＭＢＥによる成長については、グリーブら（D. W. Greve, “Growth of epitaxial germanium-silicon heterostructures by chemical vapour deposition”, Mat. Sci. Eng. B, vol. 18, No. 1, Feb 1993, pp. 22-51）によってより詳細に記載されている。
【０００５】
Ｓｉウェハ上にこれらの材料を形成することには２つの主要な目的がある。第１の目的は、ビーンらの報告（J. C. Bean, L. C. Feldman, A. T. Fiory, S. Nakahara and I. K. Robinson, “GexSi1-x/Si strained-layer superlattice grown by molecular-beam epitaxy”, J. Vac. Sci. Technol. A, vol. 2, No. 2, 1984, pp. 436-440）に記載のような、歪み層超格子の形態を取り得る歪んだ欠陥のないＳｉ１−ｘＧｅｘ膜の形成である。第２の目的は、コヒーレントアイランド（coherent island）および量子ドットの成長である。ごく最近まで、Ｓｉと合体した高速エレクトロニクスの形成に用いられるＳｉリッチ系の成長が注目されていた。多重量子井戸エミッタ、光検出器、センサーおよび１．５５μｍの通信波長を含む広範囲のＩＲ波長を網羅する高速モジュレータなどの将来的な世代の光電子デバイスにおいて大きい可能性があるにも拘わらず、Ｇｅリッチ類縁体の開発はそれよりかなり少ない。ケーニッヒらの報告（U. Konig and F. Schaffler, ″P-type Ge channel MODFETS with high transconductance grown on Si substrates″, IEEE Electron Device Lett., vol. 14, No. 5, April 1993, pp. 205-207）を参照する。
【０００６】
全組成範囲にわたるＳｉ１−ｘＧｅｘ合金の作製が、Ｓｉ−Ｇｅ系における総合的なバンドギャップおよび歪み工学を達成する上で非常に望ましい。Ｇｅリッチ濃度を有する材料は、歪みＩＶ族材料に基づく多くのデバイス用途向けのＳｉ上の仮想基板および緩衝層の形成ならびにＩＩＩ〜ＶおよびＩＩ〜ＶＩ光半導体のＳｉエレクトロニクスとの統合において特に望ましい。
【０００７】
現在、歪みのない微細構造を有し、組成および格子定数が可変であるＳｉ１−ｘＧｅｘ層が、歪みＳｉおよびＧｅ膜（チャネル）に基づく高移動度電子デバイスの成長のための仮想基板として、工業的プロセスで用いられている。キュリーらの報告（M. T. Currie, S. B. Samavedam, T. A. Langdo, C. W. Leitz, and E. A. Fitzgerald, “Controlling threading dislocation densities in Ge on Si using graded SiGe layers and chemical-mechanical polishing″, Appl. Phys. Lett., vol. 72, No. 14, April 1998, pp. 1718- 1720）を参照する。Ｓｉチャネルに面内引張り歪みを導入することで、酸化物半導体（ＣＭＯＳ）電界効果トランジスタ上の従来の相補型金属で、Ｓｉの電子およびホール移動度を大幅に高めることができる。歪みＳｉＣＭＯＳデバイス用の標準的な材料積層物は、バルクＳｉ（またはＳＯＩ）基板、厚いＳｉ１−ｘＧｅｘ緩衝層（単一組成を有するか、直線的もしくは段階的に勾配があるか、複数の組成を有する）および代表的には厚さ１００〜５００Åの薄い引張り応力のかかったＳｉチャネル層を組み込んでいる。ムーニーらの報告（P. M. Mooney and J. O. Chu, ″SiGe Technology: Heteroepitaxy and High-Speed Microelectronics″, Annu. Rev. Mater. Sci., vol. 30, 2000, pp. 355-362）を参照する。次に、従来のＣＭＯＳプロセッシングを用いて、歪みＳｉチャネルの頂部にＣＭＯＳデバイスを構築する。これら緩衝層上に成長する歪みＳｉチャネルで高移動度を得るには、高Ｇｅ含有率（ｘ＝０．５０〜０．７０）を有するＳｉ１−ｘＧｅｘ緩衝層が必要である。その移動度は、ｘが大きくなるに連れて単調増加し、リーらの報告（M. L. Lee, and E. A. Fitzgerald, ″Hole mobility enhancements in nanometer-scale strained-silicon heterostructures grown on Ge-rich relaxed Si1-xGex″, J. Appl. Phys. vol. 94, Nov. 4, Aug 2003, pp. 2590-2596）に記載のように、ｘ＝０．７０の場合にはバルクＳｉの３倍となる。高移動度歪みＳｉおよびＧｅは、高性能電界効果トランジスタ（ＦＥＴ）およびバイポーラ・トランジスタで使用される。極度に高移動度のｐ−チャネル変調ドープＦＥＴが、ＧｅリッチなＳｉ１−ｘＧｅｘ上で成長した圧縮歪みＧｅ層が関与するヘテロ構造で示されている。ケーニッヒらの報告（U. Konig and F. Schaffler, ″P-type Ge channel MODFETS with high transconductance grown on Si substrates″, IEEE Electron Device Lett., vol. 14, No. 5, April 1993, pp. 205-207）、ハモンドらの報告（R. Hammond, S. J. Koester, and J. O. Chu, ″High-performance 0.1 mu m gate-length Ge/Si0.4Ge0.6p-channel MODFETs″, Electron. Lett. vol. 35, No. 18, Sep 1999, pp. 1590-1591）を参照する。
【０００８】
Ｓｉ１−ｘＧｅｘ緩衝層および仮想基板は、低転位密度、低表面粗度ならびに歪み、Ｇｅ含有量および層厚の均一性などの多くの材料要件を満たす必要がある。低表面粗度および低スレッディング欠陥密度が、ＳｉおよびＧｅ蒸着層チャネルでの均一な空間応力分布を確保し、歪み強化キャリア移動度を低下させ得る界面散乱を防止する上で特に重要である。しかしながら、従来の温度下でＳｉ上に成長したＧｅリッチなＳｉ１−ｘＧｅｘ膜は、薄膜と基板の間の格子ミスマッチが大きいために、高い転位密度および表面粗度を有する。キュリーらの報告（M. T. Currie, S. B. Samavedam, T. A. Langdo, C. W. Leitz, and E. A. Fitzgerald, ″Controlling threading dislocation densities in Ge on Si using graded SiGe layers and chemical mechanical polishing″, Appl. Phys. Lett. 72, 1718 (1998)）を参照する。これらの系における表面粗度は、歪み緩和によって、またはその表面上の不均一質量分布の結果として大きくなり得るものであり、そしてそれが、高い応力が加わった限局領域での転位形成を促進する可能性がある。
【０００９】
Ｓｉ上での滑らかなＳｉ１−ｘＧｅｘ緩衝層形成のための公知の合成戦略は、緩衝層におけるＳｉおよびＧｅ含有率が１００％Ｇｅ以下で変動する厚い組成勾配を有する膜の成長に基づいたものである。文献に記載のように、膜厚が大きくなるに連れて、Ｓｉ１−ｘＧｅｘエピ層とＳｉ基板との間のミスフィット歪みが徐々に小さくなる（Y. J. Mii, Y. H. Xie, E. A. Fitzgerald, D. Monrow, F. A. Thiel, B. E. Weir, and L. C. Feldman, ″Extremely high electron-mobility in Si/GexSi1-xstructures grown by molecular-beam epitaxy″, Appl. Phys. Lett. vol. 59, No. 13, Sep 1991, pp. 1611- 1613；P. M. Mooney, J. L. Jordan-Sweet, K. Ismail, J. O. Chu, R. M. Feenstra, and F. K. LeGoues, ″Relaxed Si0.7Ge0.3buffer layers for high-mobility devices″, Appl. Phys. Lett. vol. 67, No. 16, Oct 1995, pp. 2373-2375；M. T. Currie, S. B. Samavedam, T. A. Langdo, C. W. Leitz, and E. A. Fitzgerald, Appl. Phys. Lett. 72, 1718 (1998)）。代表的には、ＳｉＧｅ層の厚さ全体にわたって、１０％Ｇｅ／μｍの平均グレーディング率を用いる。キュリーら（M. T. Currie, et al.）の報告に記載のように、５０％Ｇｅ濃度の場合、転位密度６×１０ｃｍ−２および約３０ｎｍのＲＭＳ値での表面粗度を有する材料を得るには、５〜１０μｍの層厚が必要である。５０％を超えるＧｅ含有率の場合、格子ミスマッチ増加のために、欠陥密度および膜粗度がかなり悪化する。このため、許容される欠陥密度を得るにはさらに大きい膜厚が必要となり、別のデバイス構造を成長させる前に表面を平滑化するための化学機械研磨（ＣＭＰ）段階が必要となる。得られる極端な膜厚およびＣＭＰ段階によって、デバイスの加工が非常に高価なものとなり、場合によっては、主要な膜特性の劣化などの別の問題が生じる。
【００１０】
固体ソースＭＢＥを介してＳｉ基板上にＳｉ１−ｘＧｅｘ緩衝層を製造する別のアプローチが報告されている。このアプローチは、リンダーらの報告（K. K. Linder, F. C. Zhang, J.-S. Rieh, P. Bhattacharya, and D. Houghton, ″Reduction of dislocation density in mismatched SiGe/Si using a low-temperature Si buffer layer″, Appl. Phys. Lett. vol. 70, No. 24, June 1997, pp. 3224-3226）に記載されている。この方法では、純粋なＳｉの低温核形成層を、４００℃で基板表面上に直接成膜する。次に、Ｇｅの割合を順次上昇させながら一連の個別のＳｉ１−ｘＧｅｘエピ層をＳｉ緩衝層上に成長させる。これらは最終的に、低表面粗度および低欠陥密度を示すＧｅリッチで歪みのない最上層成長のための鋳型として用いられる（約５×１０６／ｃｍ２）。ペンらの報告（S. Peng, Z. Y. Zhao, H. Chen et al., ″Relaxed Ge0.9Si0.1alloy layers with low threading dislocation densities grown on low-temperature Si buffers″, Appl. Phys. Lett. vol. 72, No. 24, June 1998, pp. 3160-3162）を参照する。しかしながらこのアプローチには、数層から多層（Ｇｅ濃度に応じて）の成長が関与する多段階で複雑な手順の使用、ならびに商業的なＳｉ−Ｇｅに基づく技術での費用対効果の高い大規模用途では適用できないＭＢＥ技術の使用等の欠点がある。
【特許文献１】P. M. Mooney and J. O. Chu, “SiGe Technology: Heteroepitaxy and High-Speed Microelectronics”, Annu. Rev. Mater. Sci., vol. 30, 2000, pp. 355-362
【非特許文献２】M. Tromp and F. M. Ross, “Advances in situ ultra-high vacuum electron microscopy: Growth of SiGe on Si”, Annu. Rev. Mater. Sci., vol. 30, 2000, pp. 431-449
【非特許文献３】K. Brunner, “Si/Ge nanostructures”, Rep. Prog. Phys. vol. 65, No. 1, Jan. 2002, pp. 27-72
【非特許文献４】J. C. Bean, L. C. Feldman, A. T. Fiory, S. Nakahara and I. K. Robinson, “GexSi1-x/Si strained-layer superlattice grown by molecular-beam epitaxy”, J. Vac. Sci. Technol. A, vol. 2, No. 2, 1984, pp. 436-440
【非特許文献５】D. W. Greve, ”Growth of epitaxial germanium-silicon heterostructures by chemical vapour deposition”, Mat. Sci. Eng. B, vol. 18, No. 1, Feb 1993, pp. 22-51
【非特許文献６】U. Konig and F. Schaffler, “P-type Ge channel MODFETS with high transconductance grown on Si substrates”, IEEE Electron Device Lett., vol. 14, No. 5, April 1993, pp. 205-207
【非特許文献７】M. T. Currie, S. B. Samavedam, T. A. Langdo, C. W. Leitz, and E. A. Fitzgerald, “Controlling threading dislocation densities in Ge on Si using graded SiGe layers and chemical-mechanical polishing”, Appl. Phys. Lett., vol. 72, No. 14, April 1998, pp. 1718- 1720
【非特許文献８】M. L. Lee, and E. A. Fitzgerald, “Hole mobility enhancements in nanometer-scale strained-silicon heterostructures grown on Ge-rich relaxed Si1-xGex”, J. Appl. Phys. vol. 94, Nov. 4, Aug 2003, pp. 2590-2596
【非特許文献９】R. Hammond, S. J. Koester, and J. O. Chu, “High-performance 0.1 mu m gate-length Ge/Si0.4Ge0.6 p-channel MODFETs”, Electron. Lett. vol. 35, No. 18, Sep 1999, pp. 1590-1591
【非特許文献１０】Y. J. Mii, Y. H. Xie, E. A. Fitzgerald, D. Monrow, F. A. Thiel, B. E. Weir, and L. C. Feldman, “Extremely high electron-mobility in Si/GexSi1-x structures grown by molecular-beam epitaxy”, Appl. Phys. Lett. vol. 59, No. 13, Sep 1991, pp. 1611- 1613
【非特許文献１１】P. M. Mooney, J. L. Jordan-Sweet, K. Ismail, J. O. Chu, R. M. Feenstra, and F. K. LeGoues, “Relaxed Si0.7Ge0.3buffer layers for high-mobility devices”, Appl. Phys. Lett. vol. 67, No. 16, Oct 1995, pp. 2373-2375
【非特許文献１２】K. K. Linder, F. C. Zhang, J.-S. Rieh, P. Bhattacharya, and D. Houghton, “Reduction of dislocation density in mismatched SiGe/Si using a low-temperature Si buffer laye"r”, Appl. Phys. Lett. vol. 70, No. 24, June 1997, pp. 3224-3226
【非特許文献１３】S. Peng, Z. Y. Zhao, H. Chen et al., “Relaxed Ge0.9Si0.1 alloy layers with low threading dislocation densities grown on low-temperature Si buffers”, Appl. Phys. Lett. vol. 72, No. 24, June 1998, pp. 3160-3162
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従って、本発明の目的は、Ｓｉ基板上に高Ｇｅ含有率を有するＳｉ−Ｇｅヘテロ構造を製造する、簡単で費用対効果の高い方法を提供することにある。
本発明のさらに別の目的は、Ｓｉ基板上に高Ｇｅ含有率を有するＳｉ−Ｇｅ膜を形成する低温の方法を提供することにある。
【００１２】
本発明のさらに別の目的は、Ｓｉ上に直接成長させた薄い緩衝層を有する半導体構造であって、その層が平面の表面形態、低密度のスレッディング欠陥（１０５〜１０６／ｃｍ２未満）、無歪み微細構造、鋭く明瞭な界面および原子レベルの均一な元素プロファイルを示すものを提供することにある。
【００１３】
本発明のさらに別の目的は、ＩＲ光エレクトロニクスでの利用に適した高Ｇｅ含有率Ｓｉ−Ｇｅ／Ｓｉヘテロ構造ならびに太陽光発電および可撓性ディスプレイで使用される低温基板上のＳｉＧｅ膜を提供することにある。
【００１４】
本発明の別の目的および利点について、以下の説明で記載するが、一部はその説明で明らかになるか、本発明を実践することで理解することができる。本発明の目的および利点は、添付の特許請求の範囲で示される手段および組み合わせによって理解および実現可能である。
【課題を解決するための手段】
【００１５】
前記の目的を達成するため、そして本明細書で具体化および説明された本発明の目的に従って、本発明者らは、化学蒸着（ＣＶＤ）またはガスソースＭＢＥチャンバでの基板上にＳｉ−Ｇｅを含むエピタキシャル層を成膜する低温方法を提供する。その方法は、Ｓｉ−Ｇｅ材料を含む層が基板上の形成される条件下で、（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（ｘは１，２，３または４）を含む気体前駆体を前記チャンバ中に導入する工程を備える。その方法は、基板の表面付近に（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘを含む気体前駆体を導入する工程と、エピタキシャルＳｉＧｅｘが基板上に形成される条件下で、前駆体を脱水素する工程とを備える。気体前駆体は、純粋な形で導入することもできるし、あるいは不活性ギャリアガスと混合することもできる。好適な不活性ギャリアガスには、Ｈ２およびＮ２などがある。気体前駆体は、低圧ＣＶＤ、ＵＨＶ−ＣＶＤまたはガスソースＭＢＥによって成膜することができ、約２５０℃から約７００℃の範囲の比較的低温ならびに約１×１０−７Ｔｏｒｒから少なくとも約５Ｔｏｒｒの範囲の圧力で導入することができる。気体前駆体は、単一ガスソースとして、または（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘおよび水素化ゲルマニウム、水素化ケイ素または水素化−ハロゲン化ケイ素を含む混合物として導入することができる。
【００１６】
その方法を用いて、平面状表面を有する歪み層もしくは無歪み層として、またはコヒーレントアイランドもしくは量子ドットとして形成されるエピタキシャルＳｉ−Ｇｅ材料を含む層を基板上に成膜することができる。本発明の一態様によれば、基板およびＳｉＧｅｘ層（ｘは１，２，３または４）として形成されるＳｉ−Ｇｅ材料を有する半導体構造を成長させることができる。基板は、Ｓｉ（１００）などのシリコン基板でありうる。ＳｉＧｅｘ層は、平面状表面を有する歪み層もしくは無歪み層として形成することができるし、あるいは量子ドットもしくはコヒーレントアイランドとして形成することができる。ＳｉＧｅｘ層は、原子的に平面状の表面形態、１μｍ未満の厚さおよび１０５／ｃｍ２未満のスレッディング欠陥密度を有することができる。Ｓｉ−Ｇｅ層は、ホウ素、ヒ素、リン、アンチモンおよびインジウムからなる群から選択される元素でドープすることができる。シリコン基板をパターニングして、半導体の選択的成長用の鋳型を形成することができる。
【００１７】
本発明の方法は、低い欠陥濃度および平滑表面を有するＧｅリッチ膜を与える新たな低温成長法を提供するものである。低成膜温度では、成長表面上でのＧｅの移動度は非常に低いため、質量分離が防止され、それによって膜に組成および歪みの変化を生じさせることができる。さらに、ドーパントの質量分離は低温では無視できるものであり、それは厚さの小さい層が必要なデバイスの形成においては特に有用である。成膜されたＳｉ−Ｇｅ材料は、高周波エレクトロニクスおよび光学系ならびに高移動度ＳｉおよびＧｅチャネルに基づく商業的デバイスの形成のための鋳型および緩衝層で使用する上での必要な形態的および微細構造的特徴を有する。それは、層全体に均一な組成を有する好適なＳｉＧｅ層を提供することで、公知の組成的に勾配のあるＳｉｘＧｅ１−ｘ緩衝層およびリフトオフ法の必要性をなくすことができる。
【発明を実施するための最良の形態】
【００１８】
添付の図面に示した、本発明の現在好ましい方法および実施形態について、より詳細に説明する。これらの実施例および図面を参照しながら本発明についてさらに詳細に説明するが、より広い態様での本発明は、図示および説明される具体的な詳細、代表的な装置および例示の実施例に限定されるものではない。むしろ、下記の説明は、適切な分野における通常の技術を有する者への広範な説明的開示と理解すべきであり、本発明を限定するものと理解すべきではない。
【００１９】
本発明者らは、Ｇｅリッチな含有率（Ｇｅ＞５０原子％）および正確な化学量論的ＳｉＧｅ、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４を有するエピタキシャルＳｉ−Ｇｅヘテロ構造をＳｉ（１００）上に成長させる新規な方法を開発した。本発明の方法は、化合物（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（ｘ＝１〜４）の群から得られる直接Ｓｉ−Ｇｅ結合を有する新たな単分子水素化物を前駆体として利用する。本発明のある重要な態様によれば、本発明者らは、３００〜４５０℃の前例のない低温で、均一で緩和した高度に平面状の欠陥密度の低い膜を成長させ、それによって厚い組成勾配のある緩衝層およびリフト法の必要性が全くなくなった。本発明の別の重要な態様によれば、本発明者らは、５００〜６００℃の温度で、径分布が狭く、欠陥のない微細構造および原子レベルで高度に均一な元素含有率のＳｉ−Ｇｅ量子ドットを成長させた。従来の方法に勝る本発明の方法の主要な利点は、気体前駆体の全Ｓｉ／Ｇｅ骨格の膜への組み込みを介した形態、組成、構造および歪みの正確な制御である。
【００２０】
図１には、分子前駆体（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（ｘ＝１，．．．，４）の構造を示してある。これらの構造は、分析データおよびスペクトルデータから導き出したものであり、発明の名称「シリコンおよびゲルマニウムコア原子を有する水素化物化合物ならびにそれの合成方法」で２００４年１２月３１日出願のＰＣＴ特許出願ＰＣＴ／ＵＳ０４／４３８５４（これは、この参照によって全体が本明細書に組み込まれるものとする）に記載の第１原理シミュレーションによって確認される。これらの分子Ｈ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉは、やはりＰＣＴ特許出願ＰＣＴ／ＵＳ０４／４３８５４に記載のように、市販の原料を用いる簡単な合成方法を介して高純度で得られる。それらは揮発性が高く、反応性が高いことから、低温（３００〜４５０℃）膜成長において前駆体として特に有用となっている。本発明によれば、本発明者らは、単一のガスソースのみを用いるガスソースＭＢＥ、低圧ＣＶＤおよびＵＨＶ−ＣＶＤによって、これら化合物の成膜を実施した。これらの成膜によって、前駆体のＳｉ−Ｇｅ含有率に相当する明瞭な濃度が得られた。顕著な結果は、前例のない低成長温度（３００℃〜４５０℃）での前駆体の全Ｓｉ／Ｇｅ骨格の膜への組み込みを介した原子レベルでの組成の正確な制御である。
【００２１】
前駆体化合物の標的成膜実験を約３００〜７００℃の温度範囲で行って、デバイス品質膜および量子ドットを直接シリコン基板上に成長させるためのパラメータ空間を描いた。以下でより詳細に説明するように、膜は、低温範囲で得られ、Ｓｉ上の格子工学による「仮想基板」形成の好適な候補としての必須要件を満たす。可能な利用分野としては、極度に高い電子およびホール移動度を示す歪みＳｉおよびＧｅチャネルデバイスのシリコン上への集積などがある。高温範囲では、前駆体の成膜によって、ＧｅおよびＳｉのいずれの分離もなく、いずれの場合でも前駆体の化学量論を反映する３次元のコヒーレントに歪んだアイランド（量子ドット）の集合体が得られる。
【００２２】
４５０℃、４００℃、３５０℃および３００℃それぞれでのＨ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉの成膜によって、それぞれＳｉＧｅ、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４濃度を有する排他的（exclusively）緩和膜が得られた。低成長温度によって、ＳｉおよびＧｅ元素の表面分離が防止されて、原子レベルで非常に均一な組成および歪みプロファイルが得られる。全Ｓｉ−Ｇｅ分子コアの組み込みによって、結晶全体にわたって比較的均一な結合配置の形成が促進されて、平面状表面形態（表面の波紋形状がない）を有する緩和膜が生じる。
【００２３】
本発明者らの膜における材料形態（平滑膜−粗膜およびアイランド）は、単一のパラメータ、すなわち単分子ソースの所定の流動速度での成長温度の調節によって制御することができる。前述のように、３００℃〜４５０℃での前駆体の成膜によって、平面状表面を有する排他的緩和層が得られる。図２、図５、図８および図１０には、本発明に従って成長させた、それぞれＳｉＧｅ（部分緩和）、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４の膜の例を示してある。３００℃から４５０℃の範囲の成膜温度で本発明の方法を用いて得られた層は、同様の条件下で従来のソースを用いて以前に得られている同等の厚さおよび組成を有するものよりはるかに高い品質のものである。本発明者らの膜は、低スレッディング欠陥密度を示し、大部分の欠陥がＳｉ界面に濃縮されている。それは、歪みなく、高度に平面状に成長することから、勾配組成やリフトオフ法、そして表面を滑らかにするための成長後の化学機械研磨が全く必要なくなる。これらの膜の良好な作製の主たる特徴には、（ｉ）前例のない低温合成（３００℃〜４５０℃）、（ｉｉ）原子的に平滑で欠陥のない表面形態（ミスマッチ誘発の欠陥が、主として界面に集中している）、（ｉｉｉ）無歪み微細構造、および（ｉｖ）層平面性の優れた熱安定性などがある。従ってこれらの材料は、５．５Åから５．６５Åの範囲の格子パラメータを有する格子工学による「仮想基板」の形成に好適な候補としての必須要件を満たしている。これら仮想基板の直接の用途には、極度に高い電子およびホール移動度を示す歪みＳｉおよびＧｅチャネルデバイスのシリコン上での集積などがある。本発明者らは、最先端の高性能電界効果トランジスタ（ＦＥＴ）およびバイポーラ接合トランジスタならびに完全にＩＶ族材料に基づく新規な光素子において、これによって重要な利用分野が生じるものと予想している。
【００２４】
５００℃を超える温度でのＨ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉ前駆体の成膜では、自己集合量子ドットならびに全ての場合で前駆体の化学量論を反映する狭い径分布および非常に均一な組成を有する歪みアイランドが形成され、ＧｅやＳｉの分離はない。ドットの成長は、ストランスキー−クラスタノフ（Stranski-Krastanov）機構を介して進行する。ドットの面密度および径分布は、それぞれ前駆体の流動速度および成長温度の簡単な調節によって制御される。図１２には、６００℃で本発明に従って成長させた一組のＳｉＧｅ３量子ドットの例を示してある。
【００２５】
シリコン上でのＳｉＧｅｘ層の成長
本発明者らは、成長プロセスのその場でのリアルタイム観察のための低エネルギー電子顕微鏡（ＬＥＥＭ）を取り付けたＵＨＶ−ＣＶＤチャンバ中で、Ｓｉ（１００）基板上へのＳｉ−Ｇｅ膜の成長を行った。チャンバの底面圧は、２×１０−１０Ｔｏｒｒであった。リーク弁を介して入れた気体前駆体に基板表面を曝露することで膜成長を行った。成膜には、１０−７〜１０−６Ｔｏｒｒの範囲の分圧を用いた。前駆体のフラックスを、ガラス導入管を介して送り、その管はＬＥＥＭの対物レンズにある開口部を通過している。導入管は、基板表面に対して１６°の角度で基板から２．５ｃｍの位置に配置した。基板はｐ型Ｓｉ（１００）（ρ約５０Ωｃｍ）であり、１２４０℃で繰り返しフラッシング（flashing）することで基板表面から元の酸化層を蒸発させ、エピタキシー用に準備した。サンプルの背面に取り付けた加熱フィラメントからの電子照射を介して、基板の加熱を行った。
【００２６】
本発明者らは、底面圧２×１０−１０ＴｏｒｒのガスソースＭＢＥチャンバ中での（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ化合物の成膜反応も行った。やはり、１２４０℃で繰り返しフラッシングすることで元の酸化層を蒸発させ、Ｓｉ（１００）基板をエピタキシー用に準備した。１０−７〜１０−６Ｔｏｒｒの範囲の分圧で気体前駆体に基板表面を曝露することで膜成長を行った。
【００２７】
これらの条件下で、それぞれ４５０℃、４００℃、３５０℃および３００℃での完全Ｈ２脱離を介し、Ｓｉ表面上にＨ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉ化合物を解離させることで、２〜３ｎｍ／分の成長速度で膜を形成した。ランダムモードでのラザフォード後方散乱（ＲＢＳ）は、それぞれＳｉＧｅ、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４の膜組成を示し、相当する前駆体のＳｉ／Ｇｅ骨格の元素含有率と一致している。ＲＢＳチャネルスペクトラムは、低成長温度にも拘わらず、構造中のＳｉおよびＧｅ原子が非常に良好にチャネリングされ、それがＳｉ基板とのエピタキシャルアライメントでの単結晶材料と一致していることを示している。代表的な例として、図９で、３８０℃でＳｉ（１００）上に成長させたＳｉＧｅ３膜についてのＲＢＳランダムスペクトラムとチャネリングスペクトラムを比較している。図９の例のように、ほとんどのサンプルで、層横断での結晶性の度合いを測定するアラインド／ランダムピーク高さの比（χｍｉｎ）は比較的低く、代表的には界面での３０％から表面付近での７％の範囲であった。層厚全体でのχｍｉｎ値の低下は、欠陥のほとんどが界面領域付近に集中していることを示唆している。これは、断面透過型電子顕微鏡検査（ＸＴＥＭ）によって明瞭に確認された。＜１１０＞投影での明視野ＸＴＥＭ画像は、（１１１）格子面に沿って広がる一般的なスレッディング転位を示している。それにも拘わらず、これら欠陥のほとんどが、膜界面から１０ｎｍ以内で６０°の角度で消えた（図５参照）。膜の上側部分では、スレッディング欠陥、特には上面に貫通するものが相対的になかった。さらに、位相およびＺコントラスト高分解能ＸＴＥＭ画像は、膜および基板の（１１１）格子面が完全に整合している完全にエピタキシャルな微細構造を有する鋭く明瞭な界面を示した。それらの膜の表面形態を、原子間力顕微鏡（ＡＦＭ）走査によって調べた。それらの膜は、予想される臨界厚さをかなり超える１００〜５００ｎｍの厚さ範囲であっても高度に平面状の表面を有している。ＡＦＭＲＭＳ値は、代表的な２５μｍ×２５μｍ面積では０．５〜１ｎｍの範囲である。さらに、表面平面性は、７５０℃まで熱的に安定であることが認められた。
【００２８】
ラマンおよび高分解能Ｘ線回折（ＸＲＤ）を用いて、全ての膜の構造特性、結合特性および歪み特性を調べた。特に、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４材料のラマンスペクトラムは、膜が完全に緩和していることを示していた。（２２４）および（００４）反射のＸ線逆格子空間マップを用いて、界面の面に対して法線方向および平行な格子定数を測定した。これらはほとんどのサンプルで実質的に同一であり、完全な立方体対称性からの歪みねじれがないことを示している。さらにＸ線データは、モザイクの広がりが０．１°と低い高度に整列したヘテロ構造を示した。ＳｉＧｅｘ（ｘ＝２，３，４）とは対照的に、ＳｉＧｅ合金は、かなりの残留歪みを有していた。Ｘ線逆格子空間マップ測定値は、正方晶ねじれと一致する「ｃ」方向での伸長を示した。歪み計算値は、６０〜７０％の範囲であった。かなり類似した歪み値が、Ｓｉ−Ｓｉ、Ｓｉ−ＧｅおよびＧｅ−Ｇｅ音子モードのラマンシフトから求められた。ラマンを用いて、各種侵入深さでのレーザ線を用いて音子周波数を測定することによって、これらＳｉＧｅ層での歪みの分布を調べた。結果は、ラマンピークが深さによって変化しないことを示しており、歪みが層を横切る方向で変化しないことを示していた。総合的に、本発明者らのＳｉ−Ｇｅ材料の特性決定から、Ｇｅリッチ濃度および均一な応力もしくは歪み緩和のある微細構造を有する結晶性で、高度にエピタキシャルな、平滑で、連続的な、均一の合金層の成長が明らかになった。本発明者らの膜を良好に合成する上での重要な点は、前例のない低い成長温度であり、それによってＳｉおよびＧｅ原子の表面移動度が低下し、質量分離が防止されることで、原子レベルで高度に均一な組成プロファイルおよび歪みプロファイルが得られる。さらに、全Ｓｉ−Ｇｅ分子コアの取り込みによって、結晶全体にわたる特別に均一な結合配置の形成が促進されて、平面状表面形態（表面の波紋形状がない）を有する緩和膜が得られる。
【００２９】
調べた温度範囲の高温法では、自己集合アイランドまたは量子ドットの排他的成長が観察される。これらは恐らく、Ｓｉ基板の相対的に大きいＳｉ−Ｇｅ格子と相対的に小さい格子の間のミスマッチによって生じる歪みを軽減する手段として、Ｓｉ上にＳｉ−Ｇｅのエピタキシャル成長時に自然に形成される。本発明者らの実験では、アイランドは、平坦な湿潤層約３〜５単層厚の形成後に最初に現れる。アイランドの形態分布および径分布を、ＡＦＭおよびＸＴＥＭによって調べた。図１２には、（Ｈ３Ｇｅ）２ＳｉＨ２を用いて６００℃で成長させたアイランドの代表的ＡＦＭ画像を示してある。これらのアイランドは主としてドーム形状であり、妥当な径の均一性を持ち、大体の密度分布が約３×１０８ｃｍ２である。明視野ＸＴＥＭ顕微鏡写真には、欠陥のない微細構造を有し、径分布が狭いコヒーレントアイランドの集合体を示した。アイランドの微細構造特性を、ＪＥＯＬ２０１０Ｆで行うＺコントラスト撮像によって調べた。これらの実験から、（Ｈ３Ｇｅ）３ＳｉＨによって製造される代表的なサンプルに関して示したように、均一な厚さの湿潤層を介して、基板表面上で成長した区別の明瞭なアイランドの存在が確認された。留意すべき点として、Ｚコントラスト画像において、強度はＺ１．７に比例し、結果的にＧｅ含有アイランドならびに湿潤層は、基底層のＳｉよりかなり明るいように見える。
【００３０】
図１２は、完全に鋭く均一な界面を示す最も一般的に認められる量子ドット微細構造の代表例でもある。本発明者らの方法によって成長した量子ドットの非常にコヒーレントな性質（欠陥が認められない）は、ラマンスペクトラムによって確認され、そのスペクトラムは、ドットの基板との格子ミスマッチのために予想されるように、アイランドが非常に歪んでいることを示している。本発明者らは、１．７Å解像度でのＲＢＳおよび電子エネルギー損失分光法（ＥＥＬＳ）を用いて、ドットの化学量論および元素均一性を確認した。アイランドの組成は、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４であることが認められ、それは成長に用いられる単分子前駆体（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉそれぞれの化学量論を反映している。ドットを横切るＥＥＬＳ組成プロファイルは、ナノメートルの大きさで顕著に均一な元素分布を示した。組成に関しての重要な利点は、純粋なＧｅアイランドをＴ＞５５０℃で成長させた場合に通常認められるように、界面横断的に元素の混合が認められないという点である。基板からＧｅアイランドへのこの種のＳｉ相互拡散は、Ｇｅ＞５０原子％でＳｉ上のＳｉ−Ｇｅ量子ドットを形成する最も一般的に報告されている方法を代表するものである。残念ながら、元素のこの相互拡散は、アイランドの底部でＳｉを枯渇させて、深さ数ナノメートルの溝を形成する。さらに、Ｓｉ／Ｓｉ−Ｇｅドット界面はもはや明瞭でなくなる。組成勾配のある広く不鮮明な移行領域が、最初の界面を横切るように形成される。ドット全体を通って垂直方向には、かなりの濃度勾配も認められる。本発明者らの単一ソース手法によって、これらの問題はなくなる。
【００３１】
（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘの活性化エネルギー測定
ＳｉＧｅ、ＳｉＧｅ２、ＳｉＧｅ３およびＳｉＧｅ４膜を形成するＨ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉの分解プロファイルを、ＬＥＥＭを用いて調べた。詳細には、各化合物について、単一Ｓｉ−Ｇｅ単層について成長速度／温度を測定することで、基板表面からのＨ２脱着に関する活性化エネルギーを求めた。Ｓｉ−Ｇｅ分子についての活性化エネルギーを、ジゲルマンについて測定したものと比較した。データは、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉがジゲルマンと顕著に類似した反応性を示し、それによってジゲルマンに匹敵する非常に低温の成膜方法に有利であることを示している。
【００３２】
化合物の最初の層ごとの成長を、ＬＥＥＭによってその場でモニタリングした。（１／２，０）回折ビームを用い、Ｓｉ（１００）−（２×１）上で８μｍの視野にわたってビデオ画像を撮った。単一高さの原子段差によって分離されている（２×１）および（１×２）段が、これらの条件下では暗から明に対照的に交替している。これは、各段差を横切っての二量体再構築の回転によるものである。図３には、ＳｉＨ２（ＧｅＨ３）２のＣＶＤを介して形成されたＳｉ（１００）上のＳｉＧｅ２のＬＥＥＭ画像列の例を示してあり、層ごとの成膜を示している。図３について説明すると、画像（ａ）は、清浄なＳｉ表面の形態を示しており、画像（ｂ）は第１の完全単層の成膜を示しており、画像（ｃ）は第２の完全単層を示しており、画像（ｄ）は第３の完全単層を示している。視野は８ｍｍである。（２×１）および（１×２）段におけるコントラスト反転が認められ、層ごとの成長を示している。第４の単層後、恐らく不完全層の新たな成長のために、ＬＥＥＭコントラストは広がった。
【００３３】
温度の関数としての第１の層についての平均成長速度をＬＥＥＭで測定し、Ｓｉ（１００）上での水素化Ｓｉ−Ｇｅ化合物分解の活性化エネルギーを求めた。比較のため、純粋なＨ３ＧｅＧｅＨ３の活性化エネルギーも、同じ方法を用いて測定した。図４は、Ｈ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４ＳｉならびにＨ３ＧｅＧｅＨ３についての第１の層の成長速度の温度依存性のプロットを示すグラフである。そのプロットは、約４２０℃から約５４０℃の温度範囲およびガス圧約１．０×１０−６Ｔｏｒｒにおける成長速度を示している。図４のデータは、一次Ｈ２脱着速度論と一致しており、Ｈ３ＧｅＳｉＨ３、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉそれぞれについて２．０ｅＶ、１．７ｅＶ、１．７ｅＶおよび１．５ｅＶの活性化エネルギー、そしてＨ３ＧｅＧｅＨ３について約１．７ｅＶの活性化エネルギーを生じる。図４からわかるように、比較的高Ｇｅ含有率の化合物は、純粋なジゲルマンに匹敵するくらい低温方法に明らかに有利である。
【００３４】
図４中の直線は、一次脱着速度論に典型的なものである。傾きは活性化エネルギーを与え、それは文献（G. Eres and J. W. Sharp, ″Investigation of the kinetics of digermane chemisorption and reaction product desorption in thin film growth of germanium″, J. Vac. Sci. Technol. A, vol. 11, No. 5, Sep-Oct 1993, pp. 2463-2471；およびT. R. Bramblett, Q. Lu, N. E. Lee, N. Taylor, M. A. Hasan, and J. E. Greene, ″Ge(001) gas-source molecular beam epitaxy on Ge(001)2×1 and Si(001)2×1 from Ge2H6- growth kinetics and surface roughening″, J. Appl. Phys. vol. 77, No. 4, Feb 1995, pp. 1504-1513）に記載の純粋なＧｅ（１００）表面からのＨ２脱着について以前に得られている１．７ｅＶおよび１．６ｅＶという活性化エネルギーと良好な一致を示している。Ｈ３ＧｅＳｉＨ３化合物についてのＬＥＥＭにおける成長速度／温度の研究では、活性化エネルギー２．０ｅＶが得られている。この値は、ジゲルマン（ＧｅＨ３）２について本発明者らが測定した値（１．６ｅＶ）とタカハシら（J. Takahashi, Y. Utsumi, H. Akazawa, I. Kawashima, and T. Urisu, ″Synchrotron radiation excited Si epitaxial growth using disilane gas source molecular beam system″, Appl. Phys. Lett. vol. 58, No. 24, June 1991, pp. 2776- 2778）によってジシラン（ＳｉＨ３）２について報告されている値（２．３ｅＶ）に対して中間的である。ＳｉＨ３ＧｅＨ３は本質的に（ＳｉＨ３）２および（ＧｅＨ３）２の組成混成体、すなわち（ＳｉＨ３）２＋（ＧｅＨ３）２→２（ＳｉＨ３ＧｅＨ３）であることから、２．０ｅＶの値が妥当であるように思われる。
【００３５】
その活性化エネルギー結果は、一連の化合物（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（ｘ＝２〜４）の分解速度論が（ＧｅＨ３）２のものと顕著に類似していることを示しており、これらの化合物が（ＳｉＨ３）２およびＨ３ＧｅＳｉＨ３のいずれよりも反応性が高いことを示唆している。従ってそれらは、ＧｅリッチなＳｉ−Ｇｅ合金に対するユニークな低温ソースを代表するものである。（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉの反応性が高いことで、可撓性ディスプレイで用いられるプラスチック基板などの３００℃という高い処理温度に耐えることができる特殊基板上にＳｉＧｅ半導体を直接形成する方途が開かれる。
【００３６】
実施例
以下の実施例は、本発明をさらに説明する上で役立つものである。しかしながら理解しておくべき点として、実施例は本発明を説明するものであって、本発明はこれら実施例のみに限定されるものではない。
【００３７】
実施例−ＳｉＧｅの成長
前駆体フラックス５×１０−５Ｔｏｒｒおよび温度４８０℃でガスソースＭＢＥを用いて、ＳｉＧｅ層の成長を行った。この温度より高いと、平滑層ではなく歪みアイランド（量子ドット）が得られた。ＡＦＭ、ＸＲＤ、ラマン散乱、ＲＢＳおよび高分解能ＸＴＥＭによって、エクスシチュ（ex situ）で膜を調べた。ＳｉＧｅの元素濃度、厚さおよび結晶性をＲＢＳによって確認した。ランダム後方散乱スペクトラムは、１００ｎｍ以下の範囲の膜厚および相当するＨ３ＧｅＳｉＨ３前駆体のＧｅＳｉ骨格の元素含有率と一致するＧｅ含有率５０原子％を示している。アラインドスペクトラムは、基板とエピタキシャル整合した高度に結晶性材料であることを示していた。完全に不正形のＳｉＧｅの予想臨界厚さをかなり超える厚さ１００ｎｍの膜のＡＦＭ試験で、１０μｍ×１０μｍの面積で約１．６ｎｍのＲＭＳ値が得られ、平面状の表面形態が示された。Ｘ線回折は、立方構造の（００４）反射に相当する単一の鋭いピークを示した。（００４）および（２２４）反射の逆格子空間マップを含む高分解能ＸＲＤで、基板と完全なエピタキシャル整合している部分歪み層が明らかになった。
【００３８】
ＸＴＥＭ検査によって、平滑で連続的な均一のＳｉＧｅ層の結晶性および高エピタキシャル成長が確認される。ＴＥＭ明視野画像は、厚さ１００ｎｍの膜にスレッディング転位がないことを示している。サンプルの系統的調査によって、ＴＥＭ顕微鏡写真における約１．５μｍの視野内には層を貫通する欠陥がないことが明らかになった。この場合のスレッディング転位の上限は、１０５〜１０６／ｃｍ２未満であり、それはＳｉ上に直接成長させた５０原子％Ｇｅを含む材料では異例である。
【００３９】
高分解能画像は、実質的に欠陥のない微細構造を有する完全に整合した単結晶のＳｉＧｅ／Ｓｉ界面を示している。上面に貫通する転位核がなく、１００〜１５０ｎｍ離れて、偶発的刃状転位が認められた（基板表面上の段差で）。これらの欠陥は、界面の面に平行であり、膜とＳｉ基板の間の格子ミスマッチによって生じる異なる応力を緩和するものと考えられる。ＳｉＧｅ系材料は平面状欠陥ではなく（１１１）−スレッディング転位および積層欠陥を示すのが普通であることから、これらサンプル中の刃状転位の存在は驚くべきことである。考えられる説明としては、Ｓｉ表面上の段差が、これら欠陥の形成における核化部位として働くというものである。ラマンスペクトラムは、それぞれ周波数２９５．８ｃｍ−１、４１４．３ｃｍ−１および４９７．７ｃｍ−１での「Ｇｅ−Ｇｅ」、「Ｓｉ−Ｇｅ」および「Ｓｉ−Ｓｉ」格子振動に相当する３つの主要な特徴を示した。これらの測定値は、それぞれ２９３ｃｍ−１、４１０．５ｃｍ−１および４９２．２ｃｍ−１にあると計算される無歪みＳｉ０．５０Ｇｅ０．５０合金における予想位置に関して、かなり青色シフトしている。そのラマンシフトは、材料においてかなりの残留歪みがあるはずであることを示している。侵入深さを変動させてレーザ線を用いて得られたデータの解析で、Ｓｉ−Ｓｉ、Ｇｅ−ＧｅおよびＳｉ−Ｇｅフォノンモードの周波数が全体を通じて同じであることがわかり、層における歪みの均一な分布を示している。
【００４０】
図２には、本発明に従ってＳｉ（１００）基板上に成長させたＳｉＧｅ層の一組の顕微鏡写真の例を示してある。図２の上の画像は、ＳｉＧｅ層の全層厚の明視野ＸＴＥＭ顕微鏡写真であり、視野内にスレッディング欠陥がないことを示している。左下の画像は、Ｓｉ（１００）基板とＳｉＧｅ層の間で完全なエピタキシャルアライメントを有する界面領域を示している。右下の画像は、界面での段差領域に近い刃状転位を示している。これらの欠陥は通常は、Ｓｉ表面上の段差に位置し、ミスマッチＳｉおよびＳｉＧｅ材料のために部分的に歪みを緩和する。
【００４１】
実施例−ＳｉＧｅ２の成長
ガスソースＭＢＥを介したＳｉＧｅ２（すなわち、Ｓｉ０．３３Ｇｅ０．６７）層および量子ドットの成長を、（Ｈ３Ｇｅ）２ＳｉＨ２の脱水素化を介して４００℃〜７００℃の温度範囲で調べた。完全に平面状の表面を有する連続層を生じる最高成膜温度は約４８０℃である。この温度および５×１０−６Ｔｏｒｒ前駆体圧での代表的な成長速度は約３．５ｎｍ／分であった。予想通り、温度を低下させて４５０℃とするにつれて、その成長速度は１．０ｎｍ／分まで低下し、４００℃より低温では、化合物の反応性および付着係数の低下のために、感知できる成長は認められなかった。
【００４２】
ＳｉＧｅ２層の元素濃度および膜厚を、ランダムモードでのＲＢＳによって求めた。結晶性およびエピタキシャル整合を、イオンチャネリングによって調べた。図６には、膜厚４００ｎｍおよび（Ｈ３Ｇｅ）２ＳｉＨ２化合物のＧｅ２Ｓｉ骨格のＧｅ含有率と完全に一致するＧｅ含有率６７％を有する４８０℃で成長させたサンプルについてのランダムおよびアラインド後方散乱スペクトラムを示している。ＲＢＳによって測定される膜濃度は、膜厚方向で一定である。層を横断する結晶度を測定するアラインド／ランダムピーク高さの比（χｍｉｎ）は、界面での２７％から表面付近の７％という比較的低い範囲である。これは、Ｓｉ基板とエピタキシャル整合している単結晶材料を示している。界面領域を横断する脱チャネリングの度合がかなり高いことは、大半の欠陥がＧｅ２Ｓｉ／Ｓｉ境界付近の膜の下側部分に位置しており、膜厚が大きくなるに連れて転位密度が低下することを示唆している。これは明視野ＸＴＥＭ画像によって確認され、それはスレッディング欠陥のほとんどが代表的な厚さ２００ｎｍの層における界面の上１０ｎｍの領域内で消えていることを示している。図６には、Ｓｉ（１００）上の２００ｎｍＳｉＧｅ２膜のＲＢＳスペクトラムを示している。界面での２７％から表面での７％までのχｍｉｎの急峻な低下は、膜厚の増加に伴って欠陥濃度が大幅に低下することを示している。
【００４３】
ＸＴＥＭ画像は、膜が原子的に平坦であることも示しており、そのことはコンタクトモードでのＡＦＭ画像によって確認される。厚さ４０ｎｍおよび４００ｎｍで成長した材料は、５×５μｍ２から１０×１０μｍ２の範囲の面積について、それぞれ０．４ｎｍおよび１．２ｎｍのＲＭＳ値を示す。これらのＲＭＳ値は、組成勾配法（約３０ｎｍ）ならびにＳｉおよびＳｉＧｅ核化層を利用する他のＭＢＥ方法（約２．４ｎｍ）について既報のものより顕著に低い。
【００４４】
Ｘ線θ−２θ回折測定は、（００４）反射に相当する強いピークを示している。（００４）反射の面内ロッキング走査は、この種の高度にミスマッチしたヘテロエピタキシーに代表的な０．３°というＦＷＨＭを有する。各種厚さを有するＳｉ０．３３Ｇｅ０．６７層についての面外格子定数ａ⊥の測定値を表１に挙げてある。Ｓｉ（１００）上に成膜したＳｉＧｅ層についての正方歪みという仮定の下で、層の無歪み格子パラメータａＳｉＧｅは、関係式ａＳｉＧｅ＝ａ⊥［１−２ν（ａ⊥−ａ‖）／ａ⊥（１＋ｙ）］（式中、νはＳｉ−Ｇｅのポアソン比（０．２７〜０．２８）である）によって、面内格子パラメータ（ａ‖ＳｉＧｅ）および垂直格子パラメータ（ａ⊥ＳｉＧｅ）に関係するものである。無歪みＳｉ０．３３Ｇｅ０．６７格子パラメータａＳｉＧｅの値は、ａＳｉＧｅ＝５．４３１０５＋０．２００５ｘ＋０．０２６３ｘ２を用いて計算され、ａＳｉＧｅ＝０．５５８１ｎｍを与える。各種濃度を有する膜についての面内ａ‖ＳｉＧｅ格子定数を表１に挙げてある。最後に、面内歪み緩和度Ｒが、Ｒ＝（ａ‖ＳｉＧｅ−ａｓ）／（ａＳｉＧｅ−ａｓ）［式中、ａｓ＝０．５４３１ｎｍは、Ｓｉ基板格子定数である］によって与えられる。表１は、厚さ４０ｎｍがＲ度＝８５％でほぼ緩和していることを示している。厚さ４００ｎｍのＳｉ０．３３Ｇｅ０．６７層の格子定数は、無歪み緩和膜の値に極めて近い。図７に示されているように、Ｓｉ０．３３Ｇｅ０．６７膜のラマンスペクトラム（下図）は、Ｇｅ−Ｇｅ（２９６ｃｍ−１）、Ｓｉ−Ｇｅ（４０７ｃｍ−１）およびＳｉ−Ｓｉ（４７８ｃｍ−１）格子振動に相当する特徴的ピークを示している。ピーク位置は、完全緩和材料と一致している。
【００４５】
【表１】
アニーリング実験を行って、実際のデバイス加工温度内に十分入る範囲である４８０℃〜７５０℃の温度でのエピ層の熱的安定性を確認した。ＲＢＳアラインドスペクトラムのＸＲＤ格子定数χｍｉｎ値およびＡＦＭ表面粗度を、アニールサンプルについて測定し、成長させたままの材料の値と比較した。厚さ４００ｎｍを有するサンプルは、７５０℃で１４時間のアニーリング後であっても表面粗度（ｒｍｓ）の上昇を示さない。これは、本発明者らのサンプルにおける表面の平面性が熱的に堅牢であることを示している。ＸＲＤおよびＲＢＳアラインドスペクトラムは、アニーリング前後で観察可能な変化がないことを示していた。これは、４８０℃で成長させたままのＳｉ０．３３Ｇｅ０．６７層における完全緩和を裏付けるものである。アニーリング実験は、成長させたままの層の品質の低下も改善も示さなかった。それらは、低いスレッディング転位密度、平坦な表面を有しており、４００ｎｍ未満の厚さで完全に緩和しており、少なくとも７５０℃以下で顕著な熱的安定性を示す。
【００４６】
実施例−ＳｉＧｅ３の成長
Ｓｉ（１００）上でのＳｉＧｅ３（すなわち、Ｓｉ０．２５Ｇｅ０．７５）層の成長を、３５０℃から４５０℃の範囲での（Ｈ３Ｇｅ）３ＳｉＨの熱的脱水素によって実施した。平滑表面（ＲＭＳ１．５〜２．０ｎｍ）および２００ｎｍ以下の厚さを有する無歪み層を、ガスソースＭＢＥおよびＴ＜４００℃での低圧ＣＶＤによって成膜させた。Ｔ＝４５０℃で成長させたサンプルは１μｍ範囲でかなり厚く、比較的高い表面粗度（ＲＭＳ＞５．０ｎｍ）を示した。４５０℃での成長速度は、これらの中等度の成長温度であっても化合物の特別に高い反応性のために、０．１μｍ／分であった。ＲＢＳによって測定された全てのサンプルの組成は一貫して、前駆体の全ＳｉＧｅ３分子コアに相当するＳｉ０．２５Ｇｅ０．７５であった。ＸＴＥＭは、ほとんどの転位が界面で始まり、界面上の１０ｎｍ領域内で終了することを示した。明視野ＴＥＭ顕微鏡写真では、膜表面まで貫通するスレッディング欠陥は認められなかった。図８には、本発明に従ってＳｉ（１００）上に成長させた無歪みで原子的に平滑なＳｉＧｅ３層のＸＴＥＭ画像を示してある。図８に示したように、欠陥は層の下側部分に集中しており、界面上１０ｎｍ以内でほとんど消えている。
【００４７】
ほとんどの欠陥の界面への集積は、ＲＢＳチャネリングスペクトラムで明らかであった。代表的なχｍｉｎ値は、界面で約２０％から急速に低下して、上面付近で７％となっている。図９には、３８０℃で成長させたＳｉＧｅ３（００１）層のＲＢＳアラインドスペクトラムを示してある。χｍｉｎは、ＳｉＧｅ／Ｓｉ界面で２５％であり、表面では９％まで低下する。界面での鋭いピークは、表面に向かって消えていく高濃度の欠陥を示している。
【００４８】
位相差およびＺコントラストモードでの高分解能画像（図８参照）は、膜および基板の１１１格子面が完全に整合している完全にエピタキシャルな微細構造を有する鋭く明瞭な界面を示した。図８の挿入図は、明瞭で急激な完全にエピタキシャルな界面微細構造を示す原子分解能Ｚコントラスト画像である。Ｓｉ０．２５Ｇｅ０．７５膜のラマンスペクトラム（図７の上図）は、特徴的なＧｅ−Ｇｅ、Ｓｉ−ＧｅおよびＳｉ−Ｓｉピークを示しており、相当する周波数が完全緩和材料を示している。Ｘ線回折データは、ＳｉＧｅ３系での無歪み材料成長をさらに裏付けるものであった。実験的格子パラメータは、ベガードの法則を用いて求めた理論値と一致していた。
【００４９】
実施例−ＳｉＧｅ４の成長
Ｓｉ（１００）上でのＳｉＧｅ４（すなわち、Ｓｉ０．２０Ｇｅ０．８０）層の成長を、３８０℃から３００℃および５×１０−６Ｔｏｒｒ前駆体圧でのＣＶＤおよびガスソースＭＢＥofＳｉ（ＧｅＨ３）４を介した熱的脱水素化によって行った。これらの条件下では、２ｎｍ／分という妥当な成長速度で、平滑で均一な層が得られた。全ての膜についてのＡＦＭＲＭＳは、５．０μｍ×５．０μｍの面積を網羅する走査において１．０〜１．５ｎｍの範囲であった。図１０は、ＳｉＧｅ４膜の原子的に平坦な上面を示すＸＴＥＭ画像である。厚さ５００ｎｍ以下の層のＲＢＳ分析で、Ｓｉ０．２０Ｇｅ０．８０の元素含有率が得られ、それは、前駆体のＳｉＧｅ４四面体コアのものを反映している。図１１には、厚さ０．５μｍのＳｉ０．２０Ｇｅ０．８０（００１）層のＲＢＳランダムおよびアラインドスペクトラム（下側の線）を示してある。イオンチャネリングデータは、欠陥が主として界面に集中しているが、膜の上側部分には比較的欠陥が少ないことを示唆していた。ＸＴＥＭ明視野画像は、界面での欠陥集積を裏付けるものであり、非常にコヒーレントな層厚および完全に平面状の表面を示すものであった（図１０参照）。ＸＲＤ分析では、予想通りの無歪み成長を示す、格子定数についての予想ベガード値が得られた。
【００５０】
以上の開示内容から、本発明がさらなる利点および変形形態を有し得ることは、当業者には明らかであろう。例えば、本発明の方法を用いて、例えばガラス基板などのＳｉ基板以外の基板上にＳｉ−Ｇｅ材料を成長させることが可能である。さらに、（Ｈ３Ｇｅ）２ＳｉＨ２、（Ｈ３Ｇｅ）３ＳｉＨおよび（Ｈ３Ｇｅ）４Ｓｉの反応性が高いことで、可撓性ディスプレイに使用されるプラスチック基板などの３００℃という高温での加工に耐えることができる特殊基板上にＳｉＧｅ材料を成長させることが可能となる。別の例として、その方法を用いて、前駆体を窒素源と混合してＳｉＧｅＮ層を作ることにより、ＳｉＧｅＮ層を形成することができる。
【００５１】
従って、比較的広い態様での本発明は、図示および説明した具体的な詳細、代表的なデバイスならびに例示的な実施例に限定されるものではない。従って、発明の概念の精神または範囲から逸脱しない限りにおいて、そのような詳細からの逸脱が可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明に従ってＳｉ基板上にエピタキシャルＧｅリッチ膜を成長させるのに用いられる前駆体（ＧｅＨ３）ｘＳｉＨ４−ｘ（ｘ＝１，２，３および４）の分子構造を示す図である。
【図２】本発明に従ってＳｉ（１００）上に成長させた化学量論的ＳｉＧｅ組成を有する層の一組の顕微鏡写真であり、（上図）全層厚の明視野断面透過型電子顕微鏡検査（ＸＴＥＭ）顕微鏡写真、（左下図）Ｓｉ（１００）とＳｉＧｅの間の完全なエピタキシャルアライメントを示す界面領域の顕微鏡写真、（右下図）界面の面に平行な刃状転位が段差近傍で見ることができる界面での段差上におけるＳｉＧｅ成長を示す顕微鏡写真である。
【図３】本発明によるＳｉ（１００）上でのＳｉＧｅ２の層ごとの成長を示す一組の低エネルギー電子顕微鏡検査（ＬＥＥＭ）画像であり、（ａ）清浄表面の形態、（ｂ）第１の層の成膜、（ｃ）第２の層の成膜、（ｄ）第３の層の成膜を示す画像である。
【図４】本発明によるＳｉＨ３ＧｅＨ３、ＳｉＨ２（ＧｅＨ３）２、ＳｉＨ（ＧｅＨ３）３およびＳｉ（ＧｅＨ３）４前駆体について、ならびに比較のためのＧｅＨ３ＧｅＨ３の第１の層の成長速度の温度依存性を示すグラフである。
【図５】本発明によるＳｉ（１００）上に成長させたＳｉＧｅ２層のＸＴＥＭ顕微鏡写真であり、スレッディング転位が界面領域で濃縮され、膜表面に広がらず、層が厚さにおいて非常に均一であり、原子的に平滑および連続的な表面形態を示すことを示している。
【図６】本発明に従ってＳｉ（１００）上に成長した２００ｎｍＳｉＧｅ２膜のラザフォード後方散乱（ＲＢＳ）ランダム（上側の線）およびアラインド（下側の線）スペクトラムを示す図である。
【図７】完全緩和材料を示す特徴的なＧｅ−Ｇｅ、Ｓｉ−ＧｅおよびＳｉ−Ｓｉピークを示すＳｉＧｅ２（下図）およびＳｉＧｅ３（上図）のラマンスペクトラムを示す図であり、ＳｉＧｅ２スペクトラム（下図）には、Ｓｉ基板に相当する別の鋭いピークもある。
【図８】本発明に従ってＳｉ（１００）上に成長させた歪みのない、原子的に平滑なＳｉＧｅ３層の明視野ＸＴＥＭ画像であり、明瞭で急激な完全にエピタキシャルな界面微細構造を示す界面領域の原子分解Ｚコントラスト画像の挿入図を含む。
【図９】本発明に従って３８０℃で成長させたＳｉＧｅ３（００１）層のＲＢＳランダム（上側の線）およびアラインド（下側の線）スペクトラムを示す図である。
【図１０】本発明によるＳｉＧｅ４膜の原子的に平坦な上面を示すＸＴＥＭ画像である。
【図１１】厚さ０．５μｍの本発明によるＳｉＧｅ４（００１）層のＲＢＳランダム（上側の線）およびアラインド（下側の線）スペクトラムを示す図である。
【図１２】本発明に従ってＳｉ（１００）上に成長したＳｉＧｅ３量子ドットを示す一組の顕微鏡写真であり、（上図）大きさが均一である非常にコヒーレントな（スレッディング欠陥なし）ＳｉＧｅ３量子ドットを示す明視野ＸＴＥＭ顕微鏡写真、（左下図）完全エピタキシャルアライメントならびに鋭く均一な界面を示す界面領域の高分解能Ｚコントラスト画像、（右下図）狭い径分布を有するドーム形状アイランドの集合体を示し、切子面のあるアイランドを示す拡大挿入図を含むＡＦＭ画像である。
【特許請求の範囲】
【請求項１】
反応チャンバ中で基板上にＳｉ−Ｇｅ層を成膜する方法であって、
Ｓｉ−Ｇｅ材料を含む層が前記基板上に形成される条件下で、前記チャンバ中に、（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（式中、ｘは１，２，３または４）を含む気体前駆体を導入する工程を備えることを特徴とする方法。
【請求項２】
前記気体前駆体を導入する工程が、実質的に純粋な形態の前記前駆体を導入することを含む請求項１に記載の方法。
【請求項３】
前記気体前駆体を導入する工程が、単一ガスソースとして前記前駆体を導入することを含む請求項１に記載の方法。
【請求項４】
前記気体前駆体を導入する工程が、不活性ギャリアガスと混合した前記前駆体を導入することを含む請求項１に記載の方法。
【請求項５】
前記ギャリアガスがＨ２を含む請求項４に記載の方法。
【請求項６】
前記キャリアがＮ２を含む請求項４に記載の方法。
【請求項７】
前記気体前駆体を低圧化学蒸着によって成膜する請求項１に記載の方法。
【請求項８】
前記気体前駆体を超高真空化学蒸着によって成膜する請求項１に記載の方法。
【請求項９】
前記気体前駆体を、ガスソース分子ビームエピタキシーによって成膜する請求項１に記載の方法。
【請求項１０】
前記Ｓｉ−Ｇｅ材料が量子ドットを含む請求項１に記載の方法。
【請求項１１】
前記Ｓｉ−Ｇｅ材料がＳｉＧｅＮを含む請求項１に記載の方法。
【請求項１２】
ホウ素、リン、ヒ素、アンチモンおよびインジウムからなる群から選択される元素で前記Ｓｉ−Ｇｅ材料をドープする工程をさらに備える請求項１に記載の方法。
【請求項１３】
前記基板上に前記Ｓｉ−Ｇｅ材料の選択的成長を行うためにパターニングされたＳｉ基板をさらに備える請求項１に記載の方法。
【請求項１４】
前記気体前駆体を、（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘおよび水素化ゲルマニウム、水素化シリコンまたは水素化−ハロゲン化シリコンを含む混合物として導入する請求項１に記載の方法。
【請求項１５】
前記前駆体がＨ３ＧｅＳｉＨ３を含む請求項１に記載の方法。
【請求項１６】
前記前駆体が（Ｈ３Ｇｅ）２ＳｉＨ２を含む請求項１に記載の方法。
【請求項１７】
前記前駆体が（Ｈ３Ｇｅ）３ＳｉＨを含む請求項１に記載の方法。
【請求項１８】
前記前駆体が（Ｈ３Ｇｅ）４Ｓｉを含む請求項１に記載の方法。
【請求項１９】
前記基板がシリコンを含む請求項１に記載の方法。
【請求項２０】
前記シリコンがＳｉ（１００）を含む請求項に１０記載の方法。
【請求項２１】
前記気体前駆体を約２５０℃から約７００℃の温度で導入する請求項１に記載の方法。
【請求項２２】
前記気体前駆体を約４８０℃の温度で導入する請求項２１に記載の方法。
【請求項２３】
前記気体前駆体を約２５０℃から約４５０℃の温度で導入する請求項１に記載の方法。
【請求項２４】
前記気体前駆体を約１×１０−７Ｔｏｒｒから少なくとも約５Ｔｏｒｒの範囲の圧力で導入する請求項１に記載の方法。
【請求項２５】
前記Ｓｉ−Ｇｅ材料を、平面状表面を有する歪みまたは無歪み層として前記基板上に形成する請求項１に記載の方法。
【請求項２６】
前記Ｓｉ−Ｇｅ材料を歪みコヒーレントアイランドとして前記基板上に形成する請求項１に記載の方法。
【請求項２７】
前記気体前駆体のほぼ全てのＳｉおよびＧｅ骨格をエピタキシャルＳｉＧｅｘに導入する請求項１に記載の方法。
【請求項２８】
前記Ｓｉ−Ｇｅ材料の組成が実質的に均一である請求項１に記載の方法。
【請求項２９】
前記Ｓｉ−Ｇｅ材料を、実質的に質量移行を制限する条件下で形成する請求項１に記載の方法。
【請求項３０】
基板上にエピタキシャルＳｉＧｅｘ層（式中、ｘは１，２，３または４）を成膜する方法であって、
（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘを含む気体前駆体を前記基板の表面付近に導入する工程と、
エピタキシャルＳｉＧｅｘが前記基板上に形成される条件下で前記前駆体を脱水素化する工程と
を備えることを特徴とする方法。
【請求項３１】
前記気体前駆体を導入する工程が、実質的に純粋な形態の前記前駆体を導入することを含む請求項３０に記載の方法。
【請求項３２】
前記気体前駆体を導入する工程が、単一ガスソースとして前記前駆体を導入することを含む請求項３０に記載の方法。
【請求項３３】
前記気体前駆体を導入する工程が、不活性ギャリアガスと混合した前記前駆体を導入することを含む請求項３０に記載の方法。
【請求項３４】
前記ギャリアガスがＨ２を含む請求項３３に記載の方法。
【請求項３５】
前記キャリアがＮ２を含む請求項３３に記載の方法。
【請求項３６】
前記気体前駆体を低圧化学蒸着によって成膜する請求項３０に記載の方法。
【請求項３７】
前記気体前駆体を超高真空化学蒸着によって成膜する請求項３０に記載の方法。
【請求項３８】
前記気体前駆体を、ガスソース分子ビームエピタキシーによって成膜する請求項３０に記載の方法。
【請求項３９】
前記前駆体がＨ３ＧｅＳｉＨ３を含む請求項３０に記載の方法。
【請求項４０】
前記前駆体が（Ｈ３Ｇｅ）２ＳｉＨ２を含む請求項３０に記載の方法。
【請求項４１】
前記前駆体が（Ｈ３Ｇｅ）３ＳｉＨを含む請求項３０に記載の方法。
【請求項４２】
前記前駆体が（Ｈ３Ｇｅ）４Ｓｉを含む請求項３０に記載の方法。
【請求項４３】
前記基板がシリコンを含む請求項３０に記載の方法。
【請求項４４】
前記基板がＳｉ（１００）を含む請求項３３に記載の方法。
【請求項４５】
前記基板がガラスを含む請求項３０に記載の方法。
【請求項４６】
前記基板がプラスチックを含む請求項３０に記載の方法。
【請求項４７】
ホウ素、ヒ素、リン、ヒ素、アンチモンおよびインジウムからなる群から選択される元素でエピタキシャルＳｉＧｅｘをドープする工程をさらに備える請求項３０に記載の方法。
【請求項４８】
前記基板上にエピタキシャルＳｉＧｅｘの選択的成長を行うために前記基板をパターニングする工程をさらに備える請求項３０に記載の方法。
【請求項４９】
前記気体前駆体を、（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘおよび水素化ゲルマニウム、水素化シリコンまたは水素化−ハロゲン化シリコンを含む混合物として導入する請求項３０に記載の方法。
【請求項５０】
前記気体前駆体を約２５０℃から約７００℃の温度で導入する請求項３０に記載の方法。
【請求項５１】
前記気体前駆体を約４８０℃の温度で導入する請求項５１に記載の方法。
【請求項５２】
前記気体前駆体を約２５０℃から約４５０℃の温度で導入する請求項３０に記載の方法。
【請求項５３】
前記気体前駆体を約１×１０−７Ｔｏｒｒから少なくとも約５Ｔｏｒｒの範囲の圧力で導入する請求項３０に記載の方法。
【請求項５４】
エピタキシャルＳｉＧｅｘが、実質的に平面状表面を有する歪みまたは無歪み層を含む請求項３０に記載の方法。
【請求項５５】
前記エピタキシャルＳｉＧｅｘが歪みコヒーレントアイランドを含む請求項３０に記載の方法。
【請求項５６】
前記気体前駆体のほぼ全てのＳｉおよびＧｅ骨格をエピタキシャルＳｉＧｅｘに導入する請求項３０に記載の方法。
【請求項５７】
前記エピタキシャルＳｉＧｅｘの組成が実質的に均一である請求項３０に記載の方法。
【請求項５８】
前記エピタキシャルＳｉＧｅｘを、実質的に質量移行を制限する条件下で形成する請求項１に記載の方法。
【請求項５９】
基板と、
ＳｉＧｅｘ層が前記基板上に形成される条件下で、前記基板の表面付近に（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（式中、ｘは１，２，３または４）を含む気体前駆体を導入することで形成されたＳｉＧｅｘ層と
を備えることを特徴とする半導体構造。
【請求項６０】
前記ＳｉＧｅｘ層が前記前駆体の脱水素化によって形成される請求項５９に記載の半導体構造。
【請求項６１】
前記基板がシリコンを含む請求項５９に記載の半導体構造。
【請求項６２】
前記基板がＳｉ（１００）を含む請求項６１に記載の半導体構造。
【請求項６３】
前記ＳｉＧｅｘ層がＳｉＧｅを含む請求項５９に記載の半導体構造。
【請求項６４】
前記ＳｉＧｅｘ層がＳｉＧｅ２を含む請求項５９に記載の半導体構造。
【請求項６５】
前記ＳｉＧｅｘ層がＳｉＧｅ３を含む請求項５９に記載の半導体構造。
【請求項６６】
前記ＳｉＧｅｘ層がＳｉＧｅ４を含む請求項５９に記載の半導体構造。
【請求項６７】
前記ＳｉＧｅｘ層が、厚さ約１ミクロン未満の厚さを有するＳｉＧｅｘ膜を含む請求項５９に記載の半導体構造。
【請求項６８】
前記ＳｉＧｅｘ層が、約１００ｎｍから約５００ｎｍの範囲の厚さを有するＳｉＧｅｘ膜を含む請求項５９に記載の半導体構造。
【請求項６９】
前記ＳｉＧｅｘ層が、約１０５／ｃｍ２未満のスレッディング欠陥密度を有するＳｉＧｅｘ膜を含む請求項５９に記載の半導体構造。
【請求項７０】
前記ＳｉＧｅｘ層が、実質的に原子的に平面状の表面形態を有するＳｉＧｅｘ膜を含む請求項５９に記載の半導体構造。
【請求項７１】
前記エピタキシャルＳｉＧｅｘ層が、層の横断方向に実質的に均一な組成を有するＳｉＧｅｘ緩衝層を含む請求項５９に記載の半導体構造。
【請求項７２】
前記エピタキシャルＳｉＧｅｘ層が、層の横断方向に実質的に均一な歪みを有するＳｉＧｅｘ緩衝層を含む請求項５９に記載の半導体構造。
【請求項７３】
前記エピタキシャルＳｉＧｅｘ層が、組成的に勾配のないＳｉＧｅｘ緩衝層を含む請求項５９に記載の半導体構造。
【請求項７４】
前記ＳｉＧｅｘ層が、１以上の歪みアイランドを含む請求項５９に記載の半導体構造。
【請求項７５】
前記ＳｉＧｅｘ層が、１以上のコヒーレントアイランドを含む請求項５９に記載の半導体構造。
【請求項１】
反応チャンバ中で基板上にＳｉ−Ｇｅ層を成膜する方法であって、
Ｓｉ−Ｇｅ材料を含む層が前記基板上に形成される条件下で、前記チャンバ中に、（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（式中、ｘは１，２，３または４）を含む気体前駆体を導入する工程を備えることを特徴とする方法。
【請求項２】
前記気体前駆体を導入する工程が、実質的に純粋な形態の前記前駆体を導入することを含む請求項１に記載の方法。
【請求項３】
前記気体前駆体を導入する工程が、単一ガスソースとして前記前駆体を導入することを含む請求項１に記載の方法。
【請求項４】
前記気体前駆体を導入する工程が、不活性ギャリアガスと混合した前記前駆体を導入することを含む請求項１に記載の方法。
【請求項５】
前記ギャリアガスがＨ２を含む請求項４に記載の方法。
【請求項６】
前記キャリアがＮ２を含む請求項４に記載の方法。
【請求項７】
前記気体前駆体を低圧化学蒸着によって成膜する請求項１に記載の方法。
【請求項８】
前記気体前駆体を超高真空化学蒸着によって成膜する請求項１に記載の方法。
【請求項９】
前記気体前駆体を、ガスソース分子ビームエピタキシーによって成膜する請求項１に記載の方法。
【請求項１０】
前記Ｓｉ−Ｇｅ材料が量子ドットを含む請求項１に記載の方法。
【請求項１１】
前記Ｓｉ−Ｇｅ材料がＳｉＧｅＮを含む請求項１に記載の方法。
【請求項１２】
ホウ素、リン、ヒ素、アンチモンおよびインジウムからなる群から選択される元素で前記Ｓｉ−Ｇｅ材料をドープする工程をさらに備える請求項１に記載の方法。
【請求項１３】
前記基板上に前記Ｓｉ−Ｇｅ材料の選択的成長を行うためにパターニングされたＳｉ基板をさらに備える請求項１に記載の方法。
【請求項１４】
前記気体前駆体を、（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘおよび水素化ゲルマニウム、水素化シリコンまたは水素化−ハロゲン化シリコンを含む混合物として導入する請求項１に記載の方法。
【請求項１５】
前記前駆体がＨ３ＧｅＳｉＨ３を含む請求項１に記載の方法。
【請求項１６】
前記前駆体が（Ｈ３Ｇｅ）２ＳｉＨ２を含む請求項１に記載の方法。
【請求項１７】
前記前駆体が（Ｈ３Ｇｅ）３ＳｉＨを含む請求項１に記載の方法。
【請求項１８】
前記前駆体が（Ｈ３Ｇｅ）４Ｓｉを含む請求項１に記載の方法。
【請求項１９】
前記基板がシリコンを含む請求項１に記載の方法。
【請求項２０】
前記シリコンがＳｉ（１００）を含む請求項に１０記載の方法。
【請求項２１】
前記気体前駆体を約２５０℃から約７００℃の温度で導入する請求項１に記載の方法。
【請求項２２】
前記気体前駆体を約４８０℃の温度で導入する請求項２１に記載の方法。
【請求項２３】
前記気体前駆体を約２５０℃から約４５０℃の温度で導入する請求項１に記載の方法。
【請求項２４】
前記気体前駆体を約１×１０−７Ｔｏｒｒから少なくとも約５Ｔｏｒｒの範囲の圧力で導入する請求項１に記載の方法。
【請求項２５】
前記Ｓｉ−Ｇｅ材料を、平面状表面を有する歪みまたは無歪み層として前記基板上に形成する請求項１に記載の方法。
【請求項２６】
前記Ｓｉ−Ｇｅ材料を歪みコヒーレントアイランドとして前記基板上に形成する請求項１に記載の方法。
【請求項２７】
前記気体前駆体のほぼ全てのＳｉおよびＧｅ骨格をエピタキシャルＳｉＧｅｘに導入する請求項１に記載の方法。
【請求項２８】
前記Ｓｉ−Ｇｅ材料の組成が実質的に均一である請求項１に記載の方法。
【請求項２９】
前記Ｓｉ−Ｇｅ材料を、実質的に質量移行を制限する条件下で形成する請求項１に記載の方法。
【請求項３０】
基板上にエピタキシャルＳｉＧｅｘ層（式中、ｘは１，２，３または４）を成膜する方法であって、
（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘを含む気体前駆体を前記基板の表面付近に導入する工程と、
エピタキシャルＳｉＧｅｘが前記基板上に形成される条件下で前記前駆体を脱水素化する工程と
を備えることを特徴とする方法。
【請求項３１】
前記気体前駆体を導入する工程が、実質的に純粋な形態の前記前駆体を導入することを含む請求項３０に記載の方法。
【請求項３２】
前記気体前駆体を導入する工程が、単一ガスソースとして前記前駆体を導入することを含む請求項３０に記載の方法。
【請求項３３】
前記気体前駆体を導入する工程が、不活性ギャリアガスと混合した前記前駆体を導入することを含む請求項３０に記載の方法。
【請求項３４】
前記ギャリアガスがＨ２を含む請求項３３に記載の方法。
【請求項３５】
前記キャリアがＮ２を含む請求項３３に記載の方法。
【請求項３６】
前記気体前駆体を低圧化学蒸着によって成膜する請求項３０に記載の方法。
【請求項３７】
前記気体前駆体を超高真空化学蒸着によって成膜する請求項３０に記載の方法。
【請求項３８】
前記気体前駆体を、ガスソース分子ビームエピタキシーによって成膜する請求項３０に記載の方法。
【請求項３９】
前記前駆体がＨ３ＧｅＳｉＨ３を含む請求項３０に記載の方法。
【請求項４０】
前記前駆体が（Ｈ３Ｇｅ）２ＳｉＨ２を含む請求項３０に記載の方法。
【請求項４１】
前記前駆体が（Ｈ３Ｇｅ）３ＳｉＨを含む請求項３０に記載の方法。
【請求項４２】
前記前駆体が（Ｈ３Ｇｅ）４Ｓｉを含む請求項３０に記載の方法。
【請求項４３】
前記基板がシリコンを含む請求項３０に記載の方法。
【請求項４４】
前記基板がＳｉ（１００）を含む請求項３３に記載の方法。
【請求項４５】
前記基板がガラスを含む請求項３０に記載の方法。
【請求項４６】
前記基板がプラスチックを含む請求項３０に記載の方法。
【請求項４７】
ホウ素、ヒ素、リン、ヒ素、アンチモンおよびインジウムからなる群から選択される元素でエピタキシャルＳｉＧｅｘをドープする工程をさらに備える請求項３０に記載の方法。
【請求項４８】
前記基板上にエピタキシャルＳｉＧｅｘの選択的成長を行うために前記基板をパターニングする工程をさらに備える請求項３０に記載の方法。
【請求項４９】
前記気体前駆体を、（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘおよび水素化ゲルマニウム、水素化シリコンまたは水素化−ハロゲン化シリコンを含む混合物として導入する請求項３０に記載の方法。
【請求項５０】
前記気体前駆体を約２５０℃から約７００℃の温度で導入する請求項３０に記載の方法。
【請求項５１】
前記気体前駆体を約４８０℃の温度で導入する請求項５１に記載の方法。
【請求項５２】
前記気体前駆体を約２５０℃から約４５０℃の温度で導入する請求項３０に記載の方法。
【請求項５３】
前記気体前駆体を約１×１０−７Ｔｏｒｒから少なくとも約５Ｔｏｒｒの範囲の圧力で導入する請求項３０に記載の方法。
【請求項５４】
エピタキシャルＳｉＧｅｘが、実質的に平面状表面を有する歪みまたは無歪み層を含む請求項３０に記載の方法。
【請求項５５】
前記エピタキシャルＳｉＧｅｘが歪みコヒーレントアイランドを含む請求項３０に記載の方法。
【請求項５６】
前記気体前駆体のほぼ全てのＳｉおよびＧｅ骨格をエピタキシャルＳｉＧｅｘに導入する請求項３０に記載の方法。
【請求項５７】
前記エピタキシャルＳｉＧｅｘの組成が実質的に均一である請求項３０に記載の方法。
【請求項５８】
前記エピタキシャルＳｉＧｅｘを、実質的に質量移行を制限する条件下で形成する請求項１に記載の方法。
【請求項５９】
基板と、
ＳｉＧｅｘ層が前記基板上に形成される条件下で、前記基板の表面付近に（Ｈ３Ｇｅ）ｘＳｉＨ４−ｘ（式中、ｘは１，２，３または４）を含む気体前駆体を導入することで形成されたＳｉＧｅｘ層と
を備えることを特徴とする半導体構造。
【請求項６０】
前記ＳｉＧｅｘ層が前記前駆体の脱水素化によって形成される請求項５９に記載の半導体構造。
【請求項６１】
前記基板がシリコンを含む請求項５９に記載の半導体構造。
【請求項６２】
前記基板がＳｉ（１００）を含む請求項６１に記載の半導体構造。
【請求項６３】
前記ＳｉＧｅｘ層がＳｉＧｅを含む請求項５９に記載の半導体構造。
【請求項６４】
前記ＳｉＧｅｘ層がＳｉＧｅ２を含む請求項５９に記載の半導体構造。
【請求項６５】
前記ＳｉＧｅｘ層がＳｉＧｅ３を含む請求項５９に記載の半導体構造。
【請求項６６】
前記ＳｉＧｅｘ層がＳｉＧｅ４を含む請求項５９に記載の半導体構造。
【請求項６７】
前記ＳｉＧｅｘ層が、厚さ約１ミクロン未満の厚さを有するＳｉＧｅｘ膜を含む請求項５９に記載の半導体構造。
【請求項６８】
前記ＳｉＧｅｘ層が、約１００ｎｍから約５００ｎｍの範囲の厚さを有するＳｉＧｅｘ膜を含む請求項５９に記載の半導体構造。
【請求項６９】
前記ＳｉＧｅｘ層が、約１０５／ｃｍ２未満のスレッディング欠陥密度を有するＳｉＧｅｘ膜を含む請求項５９に記載の半導体構造。
【請求項７０】
前記ＳｉＧｅｘ層が、実質的に原子的に平面状の表面形態を有するＳｉＧｅｘ膜を含む請求項５９に記載の半導体構造。
【請求項７１】
前記エピタキシャルＳｉＧｅｘ層が、層の横断方向に実質的に均一な組成を有するＳｉＧｅｘ緩衝層を含む請求項５９に記載の半導体構造。
【請求項７２】
前記エピタキシャルＳｉＧｅｘ層が、層の横断方向に実質的に均一な歪みを有するＳｉＧｅｘ緩衝層を含む請求項５９に記載の半導体構造。
【請求項７３】
前記エピタキシャルＳｉＧｅｘ層が、組成的に勾配のないＳｉＧｅｘ緩衝層を含む請求項５９に記載の半導体構造。
【請求項７４】
前記ＳｉＧｅｘ層が、１以上の歪みアイランドを含む請求項５９に記載の半導体構造。
【請求項７５】
前記ＳｉＧｅｘ層が、１以上のコヒーレントアイランドを含む請求項５９に記載の半導体構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公表番号】特表２００８−５１３９７９（Ｐ２００８−５１３９７９Ａ）
【公表日】平成２０年５月１日（２００８．５．１）
【国際特許分類】
【出願番号】特願２００７−５３１１５８（Ｐ２００７−５３１１５８）
【出願日】平成１７年４月８日（２００５．４．８）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１２１５７
【国際公開番号】ＷＯ２００６／０３１２５７
【国際公開日】平成１８年３月２３日（２００６．３．２３）
【出願人】（５０７０８０９９４）アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ (17)
【氏名又は名称原語表記】ＡＲＩＺＯＮＡ ＢＯＡＲＤ ＯＦ ＲＥＧＥＮＴＳ，ａ ｂｏｄｙ ｃｏｒｐｏｒａｔｅ ａｃｔｉｎｇ ｏｎ ｂｅｈａｌｆ ｏｆ ＡＲＩＺＯＮＡ ＳＴＡＴＥ ＵＮＩＶＥＲＳＩＴＹ
【Ｆターム（参考）】
【公表日】平成２０年５月１日（２００８．５．１）
【国際特許分類】
【出願日】平成１７年４月８日（２００５．４．８）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１２１５７
【国際公開番号】ＷＯ２００６／０３１２５７
【国際公開日】平成１８年３月２３日（２００６．３．２３）
【出願人】（５０７０８０９９４）アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ (17)
【氏名又は名称原語表記】ＡＲＩＺＯＮＡ ＢＯＡＲＤ ＯＦ ＲＥＧＥＮＴＳ，ａ ｂｏｄｙ ｃｏｒｐｏｒａｔｅ ａｃｔｉｎｇ ｏｎ ｂｅｈａｌｆ ｏｆ ＡＲＩＺＯＮＡ ＳＴＡＴＥ ＵＮＩＶＥＲＳＩＴＹ
【Ｆターム（参考）】
[ Back to top ]