【課題】簡易な構造で、ツリー状のガス流路から噴き出されるガスの流速ムラを抑制でき、装置のコンパクト化が可能なエピタキシャル成長装置を提供することを目的とする。
【解決手段】少なくとも、エピタキシャル成長させる基板を載置するサセプタが内部に設置されるチャンバーと、該チャンバー内の前記サセプタ上に載置された基板にガス供給源からのガスを供給するガス供給手段と、前記供給されたガスを前記チャンバー外に排出するガス排出手段とを具備するエピタキシャル成長装置であって、前記ガス供給手段が、少なくとも、下流に向かって複数の流路に分岐していくツリー状のガス流路を具備し、該ツリー状のガス流路の少なくとも一つの外コーナーに、半円状の断面を有するガス溜り部が形成されたものであるエピタキシャル成長装置。 （もっと読む）

【課題】良質な微結晶半導体膜を形成することが可能な複数の結晶核を生成し、該複数の結晶核を成長させる微結晶半導体膜の作製方法を提供することを課題とする。
【解決手段】微結晶半導体膜の作製に際して、連続放電によりプラズマを発生させて複数の結晶核を生成させる第１の工程と、パルス放電によりプラズマを発生させて前記複数の結晶核の間隙を埋める第２の工程と、を行い、前記第２の工程は前記第１の工程の後に行う。前記第１の工程と前記第２の工程は更に複数回繰り返してもよい。 （もっと読む）

【課題】プロセスガスが早期にプラズマ化することで、被処理体に対する成膜などの処理が良好になされないのを改善する。
【解決手段】プラズマ処理チャンバ、チャンバ内に設けられたプラズマ発生源、チャンバ内で被処理体を支持する支持台、プラズマ発生源と前記支持台との間に配置されてプラズマ発生源側空間と被処理体が配置される前記支持台側空間を隔てる仕切材、支持台側空間にプロセスガスを供給するプロセスガス導入部、を備えることで、プロセスガスをプラズマ源近傍を通すことなく、基板近傍にのみ流すことができ、そのガスは基板近傍でプラズマにより分解され、より多くのラジカルを基板表面に到達させることができ、例えばＣＶＤプロセスの場合、ＳｉＨ_３ラジカルがより多く基板表面まで到達することになり、それにより欠陥密度の少ない良い特性の膜が得られる（光劣化に対して強くなるなど）。 （もっと読む）

【課題】Ｈａｚｅ、表面粗さなどの表面品質が改善された、（１１０）基板を用いたシリコンエピタキシャルウェーハ及びその製造方法を提供することを目的とする。
【解決手段】シリコン単結晶ウェーハの表面にシリコンホモエピタキシャル層を成長させたシリコンエピタキシャルウェーハの製造方法であって、少なくとも、（１１０）面を＜１１２＞方向に０．１°以上、８°以下の範囲で傾斜させた面方位を持つシリコン単結晶ウェーハを準備する工程と、該準備したシリコン単結晶ウェーハの表面にシリコンホモエピタキシャル層を成長させる工程とを有することを特徴とするシリコンエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】 気相成長技術において、半導体膜の成長速度を速くする技術を提供する。
【解決手段】 １２００〜１４００℃に加熱されている基板の表面に、その表面に直交する方向から、塩化シランガスとキャリアガスとを含む混合原料ガスを供給する工程を有している。塩化シランガスの供給量は、基板の表面の１ｃｍ^２当たり２００μｍｏｌ／分以上である。キャリアガスは、アルゴン、キセノン、クリプトン及びネオンから選択される少なくとも１種類以上のガスと、水素ガスとを含んでいる。 （もっと読む）

【課題】不純物汚染を十分に抑制しながら、低コストで、生産性良く気相成長を行うことができる気相成長装置及びシリコンエピタキシャルウェーハの製造方法を提供する。
【解決手段】気相成長装置１０の反応チャンバー１２内に配設されたサセプタ１７のウェーハＷの載置面が、原料ガスから生成された厚さ６〜２０μｍのポリシリコン膜で被覆され、かつ、前記気相成長装置１０を構成する部材のうち前記反応チャンバー１２内に露出した金属部材の表面が、原料ガスから生成された反応副生成物からなる膜で被覆された反応チャンバーを具備する気相成長装置とする。 （もっと読む）

【課題】珪素粒子の欠陥密度を可及的に低減すること。
【解決手段】珪素粒子１を積載する第一の電極２と、水素プラズマの発生領域を挟んで第一の電極２に対向して配設されている第二の電極４と、第一の電極２の温度が第二の電極４の温度よりも高くなるように温度制御して第一の電極２と第二の電極４との間に原料ガスの対流を起こす温度制御手段（ヒーター３、冷却管６）と、を備え、原料ガスの対流によって第一の電極２に積載されている珪素粒子１を水素プラズマ中に浮遊させて水素プラズマに曝露する。 （もっと読む）

【課題】所望の抵抗率のエピタキシャル層と従来より更に低抵抗率なシリコンウエーハからなり、素子の電気的特性の向上を実現できる、エピタキシャル成長中のオートドープを従来に比べて容易に抑制できるシリコンエピタキシャルウエーハの製造方法を提供する。
【解決手段】ボロンが１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上の濃度でドープされたシリコンエッチドウエーハを準備し、準備したシリコンエッチドウエーハの裏面側にＣＶＤ酸化膜を形成する工程を行い、その後、シリコンエッチドウエーハの表面に対して鏡面研磨を行って、表面側に回り込んだＣＶＤ酸化膜を除去する工程を行い、その後、温度１１００℃以下のウェット酸化によって酸化膜を形成する工程を行い、そして、表面側の酸化膜をエッチングで除去する工程を行い、エッチング工程で酸化膜が除去された側の表面にエピタキシャル層を形成する。 （もっと読む）

【課題】均一性の高いＳｉ又はＳｉＧｅを基板表面上に堆積する方法を提供する。
【解決手段】化学気相成長プロセスにおいて、輸送量制限領域又はその近傍で、薄膜の堆積を行うことを可能にする化学前駆体を利用する。このプロセスによれば、堆積速度が大きく、さらに組成的にも厚み的にも、通常の化学前駆体を用いて調整した膜より均一な膜を生成することができる。好ましい実施の形態では、トリシランを使用して、トランジスタゲート電極などの様々な用途で半導体産業において有用なＳｉ含有薄膜を堆積する。 （もっと読む）

【課題】長孔を有する炭素部品の長孔内部に被膜を形成することにより、酸化性、分解性ガスの雰囲気中でも消耗することなく使用できる炭素部品を提供し、特に孔内部からのパーティクルの発生を防止する。
【解決手段】内部に孔１１を有し、その外面１３がセラミック被膜で覆われた炭素部品１００であって、孔１１が二枚の板状の炭素体１９を重ね合わせて形成され、板材２１は少なくとも一方の炭素体１９の重ね合わせ面２３に形成された溝と、この溝に対向する他方の炭素体１９の重ね合わせ部とにより形成されており、溝を含む孔１１の内面全域がセラミック被膜で被覆されている。 （もっと読む）

【課題】処理チャンバの内壁に堆積する堆積膜を除去するためのクリーニングガスの使用量を削減する半導体製造装置のクリーニング方法、半導体製造装置、及び管理システムを提供する。
【解決手段】半導体製造装置のクリーニング方法は、処理チャンバ１０の内壁１０２に堆積した堆積膜３を除去するクリーニングガス４を、処理チャンバ１０の供給管１２からのクリーニングガス４の単位時間当たりの供給量が、処理チャンバ１０の排気管１６からのクリーニングガス４の単位時間当たりの排気量よりも多くなるよう、供給管１２を介して供給し、不活性ガス６を供給することにより、供給管１２内を不活性ガス６で満たすことを含む。 （もっと読む）

【課題】反応炉内の実際の反応条件下におけるＳＯＩウェーハの真の表面温度及び温度均一性を正確に求めることができるＳＯＩウェーハの熱処理温度を求める方法及びそれを用いた反応炉の温度管理方法を提供することを目的とする。
【解決手段】ＳＯＩウェーハに施された熱処理温度を求める方法であって、少なくとも、イオン注入により不純物注入層が形成された拡散用ＳＯＩウェーハを、ランプ加熱型の気相成長装置における反応炉内で熱処理する工程と、該熱処理された拡散用ＳＯＩウェーハのシート抵抗を測定する工程とを有し、該測定された拡散用ＳＯＩウェーハのシート抵抗を用いて、予め求めた熱処理後の拡散用ＳＯＩウェーハのシート抵抗と熱処理温度とのキャリブレーションカーブから、前記拡散用ＳＯＩウェーハに施された熱処理温度を求めるＳＯＩウェーハの熱処理温度を求める方法。 （もっと読む）

【課題】半導体材料上のＳｉ_１−ｘＧｅ_ｘ層の堆積中、パーティクル生成を最小限化する方法を提供する。
【解決手段】Ｓｉ前駆体と、分解温度がゲルマンより高いＧｅ前駆体とを含む雰囲気中に基板を設けるステップ、および最終Ｇｅ含有量が約０．１５より大きくかつパーティクル密度が約０．３パーティクル／ｃｍ^２より小さいＳｉ_１−ｘＧｅ_ｘ層を前記基板上に堆積するステップを含む。 （もっと読む）

【課題】欠陥のほとんどないシリコンエピタキシャル層を形成できるエピタキシャルウェーハの製造方法、当該方法により製造されたエピタキシャルウェーハ及び撮像用デバイスの製造方法を提供することを目的とする
【解決手段】前記シリコン基板に急速熱処理を施すことによって、少なくとも前記シリコン基板の表面から０．５μｍの深さまでの領域に存在するＲＩＥ法により検出される欠陥を消滅させるＲＩＥ欠陥消滅工程と、前記ＲＩＥ法により検出される欠陥を消滅させたシリコン基板の表面上に前記シリコンエピタキシャル層を形成する工程とを具備するエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】電気伝導性及び光特性に優れたシリコンナノワイヤを提供することを目的とする。
【解決手段】本発明のシリコンナノワイヤは、金属ナノクラスターが、シリコンナノ構造体の表面上に形成されてなる点に特徴を有する。金属ナノクラスターは、シリコンナノワイヤの電気的特性及び光学的特性を向上させる役割を果たす。よって、本発明のシリコンナノワイヤは、リチウム電池、太陽電池、バイオセンサー、メモリ素子などの多様な電気素子に有効に使用できる。 （もっと読む）

【課題】本発明は、Ge含有ガスを供給してEpi−SiGe等の成膜処理をする場合に、基板界面の酸素濃度上昇を抑え、良好な膜を形成することができる基板処理装置を提供することを課題としている。
【解決手段】基板に成膜処理をする際に、ステップＳ１８においてEpi−SiGe成膜処理を行う前に、ステップＳ１３においてSiコーティング処理を行う。 これにより基板支持体に付着したGeO等の酸化物をコーティングで封じ込めることができ、GeOから脱離した酸素がEpi−SiGe膜のＳｉ基板との界面に取り込まれるのを防止することができる。 （もっと読む）

【課題】 シリコン単結晶基板主表面に、ドーパント濃度が１×１０^１９／ｃｍ^３以上であるエピタキシャル層が形成されたエピタキシャルウェーハにおいても、エピタキシャル層表面の縞状の凹凸が抑制されたエピタキシャルウェーハ及び製造方法、該シリコンエピタキシャルウェーハを使用した貼り合わせＳＯＩウェーハ及び製造方法を提供することを目的とする。
【解決手段】 シリコン単結晶基板の主表面にエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハであって、シリコン単結晶基板の主表面は、［１００］軸に対して（１００）面から［０１１］方向又は［０−１−１］方向に角度θだけ傾斜し、［０１−１］方向又は［０−１１］方向に角度φ傾斜し、θ及びφが１０′未満であり、シリコンエピタキシャル層のドーパント濃度が１×１０^１９／ｃｍ^３以上であることを特徴とするシリコンエピタキシャルウェーハ。 （もっと読む）

【課題】薄膜半導体を、低コストをもって容易、確実に得ることができるようにする。
【解決手段】半導体基体表面に複数回の陽極化成処理を行い、多孔率の異なる複数の層からなる多孔質層を形成する工程を有する。また、多孔質層上にエピタキシャル半導体膜を形成する工程と、多孔質層においてエピタキシャル半導体膜を半導体基体から剥離する工程とを有する。そして、多孔質層を形成する工程において、２回目以降の陽極化成処理に使用する電解溶液よりも、ＨＦ濃度が高い電解溶液を初回の陽極化成処理に使用する。 （もっと読む）

【課題】複数の異なる周波数を出力する半導体基板を提供する。
【解決手段】ｐ型半導体またはｎ型半導体を含む第１の不純物半導体と、第１の不純物半導体に接する複数の空乏領域を有する空乏化半導体とを備え、複数の空乏領域のそれぞれは、第１の不純物半導体との第１界面と、第１界面と対向する表面とを有し、複数の空乏領域のそれぞれは、第１界面に垂直な方向における第１界面と表面との平均距離および組成の少なくとも一つが異なる半導体基板を提供する。 （もっと読む）

【課題】電子回収効率を高め、かつ、長波長域での感度を高めるとともに電子回収の高速化を図る。
【解決手段】半導体基板の不純物濃度を深度が深くなるに従って標準的な濃度より高濃度へと移行する濃度勾配をつけることにより、半導体基板中での電子移動速度を増し、空乏層より深部の電子をすばやく表面方向に移動させ、かつ、迷走する電子の寿命を短時間とすることで電子回収の高速化を図り、時間分解能を向上させるようにするものである。 （もっと読む）