説明

Fターム[5F045AD15]の内容

気相成長(金属層を除く) (114,827) | 成膜条件−成膜温度 (8,040) | 1100≦T<1200℃ (776)

Fターム[5F045AD15]に分類される特許

201 - 220 / 776


【課題】反りの少ないエピタキシャルウェハを提供する。
【解決手段】エピタキシャルウェハは、基板1と窒化物半導体4,5,6の間に形成されたアルミニウム層2と、アルミニウムを陽極酸化して形成したアルミニウムの陽極酸化(陽極酸化Al)層3によって、熱膨張係数差に起因した応力を緩和することで、ウェハのそりを押さえることが可能となる。 (もっと読む)


【課題】低温成長薄膜の特性を備え、様々な種類の光電素子及び電子素子を改善し、集積回路素子の品質を改善することができる反応装置を提供する。
【解決手段】反応装置500は、第1の加熱ユニット100及び第2の加熱ユニット200を備える。第1の加熱ユニット100と第2の加熱ユニット200とが向かい合うように配置して反応領域150を形成し、第1の加熱ユニット100の内側面と第2の加熱ユニット200の内側面とにより角度が形成され、第1の加熱ユニット100の温度と第2の加熱ユニット200の温度とを個別に制御する。第1の加熱ユニット100上に少なくとも1つの基板300を配置し、少なくとも1つの基板300が第1の加熱ユニット100と第2の加熱ユニット200との間に位置し、第1の加熱ユニット100上の少なくとも1つの基板300上に薄膜を形成する。 (もっと読む)


【課題】基板にエピタキシャル成長させる際に、供給される原料ガスの基板面内でのガス流速ムラを効果的に抑制でき、高品質のエピタキシャル層を形成できるエピタキシャル成長装置及びその製造方法を提供することを目的とする。
【解決手段】ガス供給手段が、ガス供給源に接続され、垂直方向にガスが流れる垂直ガス流路と、垂直ガス流路の下流の端部に接続され、垂直ガス流路からのガスを水平方向に噴き出してサセプタ上に載置された基板にガスを供給する水平ガス流路とを有し、垂直ガス流路が、下流に向かって複数の流路に分岐していくツリー状の流路であるエピタキシャル成長装置。 (もっと読む)


【課題】(0001)面以外の任意に特定される主面を有する、クラックの少ないIII族窒化物結晶の製造方法を提供する。
【解決手段】2枚以上のシード基板を隣接して配置し、それらシード基板上にIII族窒化物結晶を成長させるIII族窒化物結晶の製造方法において、シード基板の境界線と成長させるIII族窒化物結晶の<0001>軸を主面に投影した直線とがなす角度をθとした場合、1以上の境界線が以下の(1)又は(2)を満たす。(1)0°<θ<90°である。(2)θ=0°である境界線(l)が2本以上存在し、隣り合う境界線(l)が同一直線上にない。 (もっと読む)


【課題】シリコン基板を用いてGaN系の良質な半導体結晶層を形成する。
【解決手段】第1領域と第2領域とを表面に有する基板と、前記第1領域の上方に形成された第1半導体と、を含み、前記基板は、表面がSiGe1−x(0≦x≦1)であり、前記第1領域は、前記第2領域により囲まれ、前記第1半導体は、窒素原子を含有する3−5族化合物半導体であり、単結晶であり、且つ前記SiGe1−xと格子整合または擬格子整合し、前記第2領域は、前記第1領域とは性状が異なる半導体基板を提供する。 (もっと読む)


【課題】シリコンエピタキシャルウェーハに含まれる重金属不純物の定性・定量分析を高感度に行うことができる不純物評価方法を提供する。
【解決手段】原料ガスを供給しながらシリコン単結晶基板上にシリコン単結晶薄膜を水素雰囲気中で気相成長させる成膜工程と、該成膜工程により前記シリコン単結晶薄膜が形成されたシリコンエピタキシャルウェーハを、前記シリコン単結晶薄膜中に存在する評価対象不純物の濃度の規格値又は工程平均値と前記評価対象不純物の固溶限界濃度が一致する温度を算出し、該算出温度の少なくとも上下50℃の温度範囲において、前記シリコンエピタキシャルウェーハの成膜後の冷却速度を20℃/sec以上として冷却する冷却工程と、前記シリコン単結晶薄膜の表層を化学分析して、前記評価対象不純物の濃度を測定する評価工程とを行うシリコンエピタキシャルウェーハの不純物評価方法。 (もっと読む)


【課題】シリコンエピタキシャルウェーハに含まれる重金属不純物、特にデバイス活性層であるシリコン単結晶薄膜の表層領域の不純物濃度が従来に比べて低く、優れたデバイス特性をもつシリコンエピタキシャルウェーハを得ることができるシリコンエピタキシャルウェーハの製造方法を提供する。
【解決手段】原料ガスを供給しながらシリコン単結晶基板上にシリコン単結晶薄膜を水素雰囲気中で気相成長させる成膜工程と、成膜工程によりシリコン単結晶薄膜が形成されたシリコンエピタキシャルウェーハを、シリコン単結晶薄膜中に存在する評価対象不純物の濃度の規格値又は工程平均値と評価対象不純物の固溶限界濃度が一致する温度を算出し、算出温度の少なくとも上下50℃の温度範囲において、シリコンエピタキシャルウェーハの成膜後の冷却速度を20℃/sec未満として冷却する冷却工程とを行うシリコンエピタキシャルウェーハの製造方法。 (もっと読む)


本発明の特定の実施形態例は、透明な導電性コーティング(TCC)としてグラフェンを使用することに関する。被覆しようとする表面を有する基材を供給する。自己組織化単分子膜(SAM)テンプレートを、被覆しようとする表面に配置する。前駆体分子を含む前駆体を供給する。ここで、前駆体分子は、多環式芳香族炭化水素(PAH)及びディスコチック分子である。前駆体を溶解して溶液とする。この溶液を、上にSAMテンプレートを配置した基材に適用する。前駆体分子をSAMテンプレートに光化学的に付着させる。基材を少なくとも450℃まで加熱すると、グラフェン含有膜が形成される。有利なことに、グラフェン含有膜は基材に直接、例えばリフトオフ法を必要とせずに、形成することができる。 (もっと読む)


【課題】本発明の目的は、ウェーハとの固着を防止したエピタキシャル成長用サセプタ及び該サセプタを用いたエピタキシャル成長装置を提供することにある。
【解決手段】本発明のエピタキシャル成長用サセプタは、エピタキシャル炉内で水平に配置され、上面にウェーハを収容するザグリ部を有するサセプタであって、該ザグリ部を形成する側壁の少なくとも一部に、熱伝導率がサセプタ本体の熱伝導率よりも低い離間材を有することを特徴とする。 (もっと読む)


【課題】酸化膜形成工程、酸化膜除去工程などを省略して製造コストを抑制しつつ、エピタキシャル層表面への欠陥(ピット)発生を低減したエピタキシャルウェーハを製造することができる方法を提供する。
【解決手段】シリコンウェーハ上にエピタキシャル層を形成するエピタキシャル層形成工程と、エピタキシャルウェーハの主面を研磨する研磨工程とを含むエピタキシャルウェーハの製造方法であって、エピタキシャル層形成工程後、研磨工程を行う直前まで、ウェーハを液体中で保管する保管工程を更に含むことを特徴とする、エピタキシャルウェーハの製造方法である。 (もっと読む)


【課題】裏面クラウンのステージへの接触が阻止される半導体装置の製造方法と、それに適用される半導体基板を提供する。
【解決手段】半導体基板1に面取り部1dが設けられる。半導体基板1の裏面1cを覆うように酸化膜13が形成される。酸化膜13のうち、側面1bに位置する部分と、裏面1cの面取り部1dにおける一定の領域に位置する部分が除去される。半導体基板の表面1aにエピタキシャル成長法により、nバッファ層2、n-層3が形成される。n-層3にpベース層およびn+エミッタ層が形成され、さらに、ゲート電極、エミッタ電極、コレクタ電極が形成される。 (もっと読む)


【課題】確実にオートドープ及びポリシリコン生成物の発生を抑制し、抵抗率のウェーハ面内均一性が高く、LPD密度の低減が図られたエピタキシャルウェーハの製造方法を提供することにある。
【解決手段】エピタキシャル成長工程に先立って、前記シリコン基板10の裏面10aに酸化膜20を形成する裏面酸化膜形成工程と、前記裏面酸化膜を所定の幅のウェーハ周縁部分だけ除去する裏面酸化膜除去工程とを有し、前記裏面酸化膜20の除去は、前記所定の除去幅をy(μm)とし、所望のエピタキシャル膜の抵抗率をx(Ω・cm)としたとき、yとxが、
y≦−909.01 ln(x)+2044.8・・・(1)
の関係を満たすことを特徴とする。 (もっと読む)


【課題】 サセプタの撓みによる半導体ウェーハの面内温度のバラツキを抑制し、高品質のエピタキシャルウェーハを製造することができるエピタキシャル成長装置およびエピタキシャル成長方法を提供する。
【解決手段】 処理ガスの供給口および排気口を有するチャンバ内に配置された半導体ウェーハ上にエピタキシャル膜を形成するためのエピタキシャル成長装置であって、該装置は、前記チャンバ内で前記半導体ウェーハをその上面に載置するサセプタおよび該サセプタを下方から支持するサセプタサポートシャフトを具え、前記サセプタサポートシャフトは、前記サセプタの中心とほぼ同軸上に位置する支柱、および、該支柱の上端から等間隔で放射状に延びる少なくとも4本以上の支持アームを有することを特徴とする。 (もっと読む)


【課題】ウェハの貼り付きや金属汚染を低減し、ウェハの均一な温度分布と位置ずれ防止とを実現するサセプタを提供する。スリップの発生を低減しつつ、均一な膜厚の膜を成膜することのできる成膜装置および成膜方法を提供する。
【解決手段】シリコンウェハ101の外周部は第1のサセプタ部102aで支持される。第2のサセプタ部102bは、第1のサセプタ部102aの開口部に密嵌してシリコンウェハ101の外周部以外の部分を支持する。また、第2のサセプタ部102bは、第1のサセプタ部102aの外周部に接し、且つ、開口部と外周部の間で第1のサセプタ部102aとの間に所定の間隔の隙間201が形成されるように配置される。加熱によって膨張した隙間201にあるガスは、孔202を通じてチャンバ103内に排出される。 (もっと読む)


本発明は、一般に、基板を処理するための方法および装置に関する。本発明の実施形態は、放射熱源からの光に対して実質的に透明であるダイナミックヒートシンクを備える、基板を処理するための装置を含み、ダイナミックヒートシンクは基板の近くに配置され、この2つが結合する。本発明の追加の実施形態は、記載された装置を使用して基板を処理する方法を対象とする。
(もっと読む)


【課題】窒化物半導体基板から窒化物半導体エピタキシャル層を分離する際に窒化物半導体エピタキシャル層に与えるダメージが低く高品質な窒化物半導体エピタキシャル層の形成方法を提供する。
【解決手段】本窒化物半導体エピタキシャル層の形成方法は、転位密度が1×107cm-2以下の窒化物半導体基板10上に、ガスおよび電解液の少なくともいずれかにより化学的に分解する化学的分解層20を介在させて、少なくとも1層の窒化物半導体エピタキシャル層30を成長させる工程と、窒化物半導体エピタキシャル層30を成長させる工程中およびこの工程後の少なくともいずれかにおいて、ガスおよび電解液の少なくともいずれかを用いて化学的分解層20を分解させることにより、窒化物半導体基板10から窒化物半導体エピタキシャル層30を分離する工程と、を備える。 (もっと読む)


【課題】気相成長の際に、エピタキシャル層へのオートドープによる抵抗のバラツキが少ないエピタキシャルウェーハを製造し得るエピタキシャル成長用サセプタを提供する。
【解決手段】サセプタの複数のザグリのそれぞれは、半導体ウェーハ21を底面部に載置して収容可能な直径を有する第1ザグリ13と、第1ザグリ13より大径の直径を有し第1ザグリ13と同心円をなし第1ザグリ13の底面部13aより高い位置に底面部14aが形成された第2ザグリ14を有する2段状ザグリであって、隣合うザグリ同士の近接部が第1ザグリの側面部13bと第2ザグリの底面部14aのみで形成される。 (もっと読む)


【課題】特性のよい半導体デバイスの製造が可能な主面の面方位が(0001)および(000−1)以外のGaN基板の保存方法などを提供する。
【解決手段】本GaN基板の保存方法は、平坦な第1の主面1mを有し、第1の主面1m上でその外縁から3mm以上離れた任意の点Pにおける面方位が、その任意の点Pにおける(0001)面または(000−1)面1cに対して50°以上90°以下で傾斜している任意に特定される結晶面1aの面方位に対して、−10°以上10°以下のずれ傾斜角Δαを有するGaN基板1を、酸素濃度が15体積%以下および水蒸気濃度が20g/m3以下の雰囲気中で保存する。 (もっと読む)


【課題】基板であるシリコンウェハの加熱時にヒータに給電する電極の接合部近傍の領域を覆ってその汚染を防止することのできる成膜装置を提供する。
【解決手段】成膜装置100を、シリコンウェハ101をサセプタ110上に載置する昇降ユニット133と、シリコンウェハ101を加熱するヒータ121と、ヒータ121を支持する導電性のブースバー123と、ブースバー123に固設されてヒータ121への給電を可能とする電極107と、電極107とともにパージガスを供給可能なパージガス導入管135を収容して支持する中空の支柱105とを用いて構成し、昇降ユニット133を下降させて、昇降ユニット133の板状の昇降ベース131でブースバー123と電極107の接合部分を覆いながらその周囲にパージガス導入管135からパージガスを供給し、その周囲領域をガスパージしながらヒータ121加熱を行うようにする。 (もっと読む)


【課題】立方晶炭化珪素(3C−SiC)に対してより格子ミスマッチの少ないバッファ層を形成することで、高品位(高品質)な炭化珪素単結晶膜を形成した半導体基板と、その製造方法を提供する。
【解決手段】少なくとも一面に単結晶シリコンを有するシリコン基板1と、単結晶シリコン上に設けられた、コバルトシリサイドを主に含んでなるコバルトシリサイド層(2a、2b、2c)を一層以上有したバッファ層2と、バッファ層2上に設けられた、炭化珪素単結晶膜3と、を含む半導体基板10。 (もっと読む)


201 - 220 / 776