半導体基板とその製造方法
【課題】立方晶炭化珪素（３Ｃ−ＳｉＣ）に対してより格子ミスマッチの少ないバッファ層を形成することで、高品位（高品質）な炭化珪素単結晶膜を形成した半導体基板と、その製造方法を提供する。
【解決手段】少なくとも一面に単結晶シリコンを有するシリコン基板１と、単結晶シリコン上に設けられた、コバルトシリサイドを主に含んでなるコバルトシリサイド層（２ａ、２ｂ、２ｃ）を一層以上有したバッファ層２と、バッファ層２上に設けられた、炭化珪素単結晶膜３と、を含む半導体基板１０。
【解決手段】少なくとも一面に単結晶シリコンを有するシリコン基板１と、単結晶シリコン上に設けられた、コバルトシリサイドを主に含んでなるコバルトシリサイド層（２ａ、２ｂ、２ｃ）を一層以上有したバッファ層２と、バッファ層２上に設けられた、炭化珪素単結晶膜３と、を含む半導体基板１０。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイドバンドギャップ半導体として期待される炭化珪素単結晶膜を備えた、半導体基板とその製造方法等に関する。
【背景技術】
【０００２】
シリコンの単結晶は大口径で高品質かつ安価であるため、多くの材料の単結晶成長基板として用いられている。特に、立方晶炭化珪素（３Ｃ−ＳｉＣ）は次世代低損失のパワーデバイス用半導体材料として期待されており、安価なシリコン基板上に単結晶成長（ヘテロエピタキシー）できることは非常に有用である。
【０００３】
しかし、立方晶炭化珪素結晶とシリコン結晶との間には格子定数の差が２０％程度もあるため、シリコン結晶（シリコン基板）上に形成した立方晶炭化珪素単結晶には多くのボイドやミスフィット転位が発生してしまい、高品位な結晶を成長させることが困難であった。
【０００４】
そこで、シリコン基板と立方晶炭化珪素層との間の格子定数差（格子ミスマッチ）を緩和させるバッファ層として、これらシリコン基板と立方晶炭化珪素層との間に立方晶リン化ホウ素（ｃ−ＢＰ）膜を挿入し、立方晶炭化珪素層に格子整合させる方法が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１０３６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、ｃ−ＢＰの融点は１１００℃程度と低く、さらにリンを含む材料は融点より低い温度でも非常に揮発し易いため、シリコン基板上にｃ−ＢＰからなるバッファ層を安定に成長させるのは非常に困難である。また、ｃ−ＢＰの格子定数は０．４５３８ｎｍであり、３Ｃ−ＳｉＣの格子定数である０．４３５８ｎｍに対して格子ミスマッチを４．１％と比較的小さくできるものの、シリコン基板（格子定数；０．５４３０ｎｍ）とｃ−ＢＰとの間には１７．９％もの巨大な格子ミスマッチが存在してしまう。そのため、ｃ−ＢＰ膜自体に多くの欠陥が導入されるのを避けることができず、結果として高品質な３Ｃ−ＳｉＣ単結晶膜を形成することができなかった。
【０００７】
このような背景のもとに、炭化珪素のエピタキシャル成長時に十分高品質な単結晶膜を成長させることが可能になるよう、３Ｃ−ＳｉＣに対してより格子ミスマッチの少ないバッファ層を形成することが望まれている。
本発明の一態様は、３Ｃ−ＳｉＣに対してより格子ミスマッチの少ないバッファ層を形成することで、高品位（高品質）な炭化珪素単結晶膜を形成した半導体基板と、その製造方法を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の半導体基板は、少なくとも一面に単結晶シリコンを有する基板と、
前記単結晶シリコン上に設けられた、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上有したバッファ層と、
前記バッファ層上に設けられた、炭化珪素単結晶膜と、
を含むことを特徴としている。
【０００９】
この半導体基板によれば、格子定数が例えば０．４４４７ｎｍ（ＣｏＳｉ）から０．５３６７ｎｍ（ＣｏＳｉ２）の範囲をもつコバルトシリサイドを主に含んでなるコバルトシリサイド層によって、バッファ層を形成しているので、このバッファ層が、単結晶シリコン及び炭化珪素単結晶膜のいずれに対しても、格子定数差（格子ミスマッチ）の少ないものとなる。したがって、このバッファ層上に設けられた炭化珪素単結晶膜も格子ミスマッチが少ないものとなり、この炭化珪素単結晶膜が高品位（高品質）なものとなる。
【００１０】
また、前記半導体基板においては、前記バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、ｘが１以上、２以下であるのが好ましい。
前記したようにｘが１のコバルトモノシリサイド（ＣｏＳｉ）の格子定数は０．４４４７ｎｍであり、ｘが２のコバルトジシリサイド（ＣｏＳｉ２）の格子定数は０．５３６７ｎｍである。したがって、ｘが１〜２の範囲（１＜ｘ＜２）のＣｏＳｉｘでは、格子定数が０．４４４７ｎｍ〜０．５３６７ｎｍになると考えられる。そのため、ｘが適宜な値となるように調整することにより、バッファ層が、単結晶シリコン及び炭化珪素単結晶膜のいずれに対しても、より格子定数差（格子ミスマッチ）の少ないものとなる。
【００１１】
また、前記半導体基板においては、前記バッファ層が前記コバルトシリサイド層を二層以上有し、前記単結晶シリコンと接する側に組成がＣｏＳｉ２のコバルトシリサイド層を配置し、前記炭化珪素単結晶膜と接する側に組成がＣｏＳｉのコバルトシリサイド層を配置しているのが好ましい。
このようにすれば、格子定数が０．５４３０ｎｍの単結晶シリコンに、格子定数が０．５３６７ｎｍのＣｏＳｉ２が接し、格子定数が０．４３５８ｎｍの炭化珪素単結晶膜に、格子定数が０．４４４７ｎｍのＣｏＳｉ２が接するので、単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差（格子ミスマッチ）の少ないものとなる。
【００１２】
また、前記半導体基板においては、前記バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、該バッファ層は、前記単結晶シリコンと接する側から前記炭化珪素単結晶膜と接する側にかけて前記ＣｏＳｉｘ中のｘが１から２に、連続的にあるいは段階的に変化しているのが好ましい。
このようにすれば、前記したように単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差（格子ミスマッチ）の少ないものとなる。さらに、バッファ層を構成するコバルトシリサイド層内においても、ｘが連続的にあるいは段階的に変化しているので、バッファ層は内部に欠陥が少ない良好なものとなり、これの上に設けられた炭化珪素単結晶膜も高品位なものとなる。
【００１３】
また、前記半導体基板においては、前記炭化珪素単結晶膜が、立方晶炭化珪素の単結晶膜であるのが好ましい。
このようにすれば、コバルトシリサイド及びシリコンの結晶系が立方晶であるのに加え、炭化珪素単結晶膜も立方晶となるため、この炭化珪素単結晶膜の結晶成長が比較的容易になり、したがって炭化珪素単結晶膜は高品位なものとなる。
【００１４】
本発明の半導体基板の製造方法は、少なくとも一面に単結晶シリコンを有する基板の前記単結晶シリコン上に、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上設けてバッファ層を形成する工程と、
前記バッファ層上に、炭化珪素単結晶膜を形成する工程と、
を含むことを特徴としている。
【００１５】
この半導体基板の製造方法によれば、格子定数が例えば０．４４４７ｎｍ（ＣｏＳｉ）から０．５３６７ｎｍ（ＣｏＳｉ２）の範囲をもつコバルトシリサイドを主に含んでなるコバルトシリサイド層によって、バッファ層を形成するので、このバッファ層が、単結晶シリコン及び炭化珪素単結晶膜のいずれに対しても、格子定数差（格子ミスマッチ）の少ないものとなる。したがって、欠陥の少ないバッファ層を形成することができ、さらにこのバッファ層上に、格子ミスマッチが少ない炭化珪素単結晶膜を形成することができる。よって、この炭化珪素単結晶膜を高品位（高品質）に形成することができる。
また、シリコンとコバルトシリサイドの結晶系が共に立方晶であるので、単結晶シリコン上にバッファ層を結晶成長させるのが比較的容易になり、したがってバッファ層を欠陥が少ない高品位なものに形成することができる。
【００１６】
また、前記半導体基板の製造方法においては、前記バッファ層を形成する工程では、該バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、ｘが１以上、２以下となるように前記バッファ層を形成するのが好ましい。
前記したようにｘが１〜２の範囲（１＜ｘ＜２）のＣｏＳｉｘでは、格子定数が０．４４４７ｎｍ〜０．５３６７ｎｍの範囲の混晶になると考えられる。そこで、ｘが１〜２の範囲の適宜な値となるようにバッファ層を形成することにより、バッファ層を、単結晶シリコン及び炭化珪素単結晶膜のいずれに対しても、より格子定数差（格子ミスマッチ）の少ないものにすることができる。
【００１７】
また、前記半導体基板の製造方法においては、前記バッファ層を形成する工程では、前記単結晶シリコンと接する側に組成がＣｏＳｉ２のコバルトシリサイド層を形成し、前記炭化珪素単結晶膜と接する側に組成がＣｏＳｉのコバルトシリサイド層を形成するのが好ましい。
このようにすれば、前記したように単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差（格子ミスマッチ）の少ないバッファ層を形成することができる。
【００１８】
また、前記半導体基板の製造方法においては、前記バッファ層を形成する工程では、該バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、前記単結晶シリコンと接する側から前記炭化珪素単結晶膜と接する側にかけて前記ＣｏＳｉｘ中のｘが１から２に、連続的にあるいは段階的に変化するように、前記バッファ層を形成するのが好ましい。
このようにすれば、前記したように単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差（格子ミスマッチ）の少ないバッファ層を形成することができる。さらに、バッファ層を構成するコバルトシリサイド層内においても、ｘを連続的にあるいは段階的に変化させているので、バッファ層を内部に欠陥が少ない良好なものに形成することができ、したがってこれの上に高品位な炭化珪素単結晶膜を形成することができる。
【００１９】
また、前記半導体基板の製造方法においては、前記炭化珪素単結晶膜を形成する工程では、立方晶炭化珪素の単結晶膜を形成するのが好ましい。
このようにすれば、コバルトシリサイド及びシリコンの結晶系が立方晶であるのに加え、炭化珪素単結晶膜も立方晶になるため、この炭化珪素単結晶膜の結晶成長が比較的容易になり、したがって炭化珪素単結晶膜を高品位にすることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の半導体基板の一実施形態を示す側断面図である。
【図２】図１に示した半導体基板の製造方法の、工程を説明するため断面図である。
【図３】図２に続く工程を説明するため断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明に係る半導体基板とその製造方法について、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００２２】
まず、本発明の半導体基板の一実施形態について説明する。
図１は、本発明の半導体基板の一実施形態を示す断面図であり、図１中符号１は半導体基板１０である。この半導体基板１０は、単結晶シリコン基板（以下、シリコン基板と記す）１と、このシリコン基板１の一面１ａ上に形成されたバッファ層２と、このバッファ層２上に形成された炭化珪素単結晶膜３と、を有して構成されたものである。
【００２３】
シリコン基板１は、本発明の基板となるもので、その一面１ａに単結晶シリコンを有したものである。なお、このシリコン基板１の一面１ａに露出する単結晶シリコンの結晶面は、例えば、ミラー指数（１００）で表される結晶面（以下、単に（１００）面と略記する。）をなすものとされるが、（１００）面以外にも、（１００）面に対して５４．７３°傾斜した（１１１）面であってもよい。このような単結晶シリコンは、以下の表に示すように結晶系が立方晶であり、その格子定数は０．５４３０ｎｍである。
【００２４】
【表１】
【００２５】
バッファ層２は、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上有したもので、厚さが、例えば２ｎｍ以上３０ｎｍ以下程度に形成されたものである。ここで、「コバルトシリサイドを主に含んでなる」とは、コバルトシリサイドを主成分としたものであれば、コバルトシリサイド以外の成分を不純物として含んでいてもよいことを意味している。
【００２６】
本実施形態では、図１に示したように、シリコン基板１側に順に、第１コバルトシリサイド層２ａ、第２コバルトシリサイド層２ｂ、第３コバルトシリサイド層２ｃが積層されてなる３層構造となっている。ただし、これらの層間には明確な境界はなく、コバルトシリサイドの組成をＣｏＳｉｘとした場合に、ｘの値が以下の条件で異なる境界を、それぞれの層の境界としている。
【００２７】
すなわち、シリコン基板１に接する第１のコバルトシリサイド層２ａは、前記ｘが２の層、つまりＣｏＳｉ２（コバルトジシリサイド）からなる層である。
第２のコバルトシリサイド層２ｂは、前記ｘが１を超え、かつ２未満の範囲となる層、つまりＣｏＳｉｘ（ただし、１＜ｘ＜２）からなる層である。
炭化珪素単結晶膜３に接する第３のコバルトシリサイド層２ｃは、前記ｘが１の層、つまりＣｏＳｉ（コバルトモノシリサイド）からなる層である。
ここで、前記表に示したように、ＣｏＳｉ２（コバルトジシリサイド）及びＣｏＳｉ（コバルトモノシリサイド）はその結晶系が共に立方晶であり、その格子定数は、ＣｏＳｉ２は０．５３６７ｎｍ、ＣｏＳｉは０．４４４７ｎｍである。
【００２８】
また、第２のコバルトシリサイド層２ｂは、第１のコバルトシリサイド層２ａ側から第３のコバルトシリサイド層２ｃ側にかけて、その組成を、前記ｘが２から１に連続的に、あるいは段階的に変化するように形成されている。したがって、特にこの第２のコバルトシリサイド層２ｂを、前記ｘが２から１に連続的に変化するように形成した場合には、各コバルトシリサイド層２ａ、２ｂ、２ｃ間には明確な境界がなくなる。また、この第２のコバルトシリサイド層２ｂを、前記ｘが２から１に段階的に変化するように形成した場合には、このコバルトシリサイド層２ｂは、さらに複数のコバルトシリサイド層に細分化されることになる。
【００２９】
しかし、本実施形態では、前記したような条件のｘの値の変化により、バッファ層２を構成するコバルトシリサイド層を、三つのコバルトシリサイド層２ａ〜２ｃに規定している。なお、前記ｘが１と２の間の値となる状態では、ＣｏＳｉｘは、ＣｏＳｉ２（コバルトジシリサイド）とＣｏＳｉ（コバルトモノシリサイド）とが混在した混晶状態となる。したがって、これらの比率に応じて、つまりｘの値に応じて、ＣｏＳｉｘはその格子定数も変化するものと推測される。また、その結晶系は立方晶になる。
【００３０】
炭化珪素単結晶膜３は、前記バッファ層２上にエピタキシャル結晶成長された、炭化珪素の単結晶層である。この炭化珪素単結晶膜３は、本実施形態では立方晶の炭化珪素（３Ｃ−ＳｉＣ）から形成されている。立方晶の炭化珪素は、バンドギャップ値が２．２ｅＶ以上と高く、光透過性や、絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として好適である。このような３Ｃ−ＳｉＣからなる炭化珪素単結晶膜３は、前記表に示したように、格子定数が０．４３５８ｎｍである。
【００３１】
このような構成の半導体基板１０にあっては、格子定数が０．４４４７ｎｍ（ＣｏＳｉ）から０．５３６７ｎｍ（ＣｏＳｉ２）の範囲をもつコバルトシリサイド層２ａ〜２ｃによって、バッファ層２を形成しているので、このバッファ層２が、シリコン基板（単結晶シリコン膜）１及び炭化珪素単結晶膜３のいずれに対しても、格子定数差（格子ミスマッチ）の少ないものとなる。
【００３２】
すなわち、シリコン基板１と第１のコバルトシリサイド（ＣｏＳｉ２）２ａとの間の格子ミスマッチは１．２％と従来のｃ−ＢＰを用いた場合に比べて小さくなり、また、第１のコバルトシリサイド（ＣｏＳｉ）２ｃと炭化珪素単結晶膜３との間の格子ミスマッチも２．０％と十分に小さくなる。
したがって、このバッファ層２上に形成された炭化珪素単結晶膜３も、格子ミスマッチが少ない、高品位（高品質）なものとなる。
【００３３】
また、シリコン基板１に接して第１のコバルトシリサイド層２ａを配置し、炭化珪素単結晶膜３に接して第３のコバルトシリサイド層２ｃを配置しているので、格子定数が０．５４３０ｎｍのシリコン基板１に格子定数が０．５３６７ｎｍのＣｏＳｉ２が接し、格子定数が０．４３５８ｎｍの炭化珪素単結晶膜（３Ｃ−ＳｉＣ）３に格子定数が０．４４４７ｎｍのＣｏＳｉ２が接することになる。したがって、シリコン基板１とバッファ層２との間、及びバッファ層２と炭化珪素単結晶膜３との間のいずれにおいても、より格子定数差（格子ミスマッチ）の少ないものとなり、炭化珪素単結晶膜３は高品位（高品質）なものとなる。
【００３４】
さらに、バッファ層２を第１〜第３のコバルトシリサイド層２ａ〜２ｃによって構成し、シリコン基板１側から炭化珪素単結晶膜３側にかけてＣｏＳｉｘ中のｘを１から２に、連続的にあるいは段階的に変化させているので、バッファ層２内においても格子ミスマッチが少なくなる。したがって、バッファ層２が内部に欠陥の少ない良好なものとなるため、炭化珪素単結晶膜３はより高品位（高品質）なものとなる。
【００３５】
次に、このような半導体基板１の製造方法に基づき、本発明の半導体基板の製造方法の一実施形態を説明する。
まず、図２に示すようにシリコン基板１を用意する。続いて、このシリコン基板１の一面１ａに形成された自然酸化膜を除去（洗浄）する。自然酸化膜の除去（洗浄）については、例えば、シリコン基板１を真空チャンバー内に配置し、減圧雰囲気下でアニール処理を行うことにより、一面１ａに付着した自然酸化膜（ＳｉＯ２）を除去する。
【００３６】
アニール処理については、シリコン基板１を例えば７５０℃で５分程度加熱することで行うことができる。また、その際、真空チャンバー内に水素ガスを導入し、水素ガスと自然酸化膜とを反応させて、シリコン基板１の一面１ａから自然酸化膜を除去してもよい。
さらに、アニール処理に代えて、フッ化水素酸（ＨＦ）等のエッチング液でシリコン基板１の一面１ａを事前にエッチングし、自然酸化膜を除去しておいてもよい。
【００３７】
次に、前記シリコン基板１をＣＶＤチャンバー内に入れ、このＣＶＤチャンバー内を真空引きした後、シリコン基板１を加熱してその温度を９００℃にまで上昇させる。そして、その状態でＣＶＤチャンバー内に、原料ガスとしてビス（シクロペンタジエニル）コバルトガスを１．０sccmの流量で、また、ジシランガスを２．０sccmの流量でそれぞれ供給する。この状態を１０分間維持ことにより、図３に示すように第１のコバルトシリサイド層２ａ（ＣｏＳｉ２）を形成する。ＣｏＳｉ２は高温における安定層であるため、基板温度を高温域に保つことにより、良好に形成される。
【００３８】
続いて、シリコン基板１の温度を少しずつ連続的に低下させつつ、ジシランガスの供給流量を少しずつ連続的に減らしていく。すると、前記表に示したようにＣｏＳｉ２に比べてＣｏＳｉは形成温度が低いため、ＣｏＳｉｘで示される組成において、ｘが２から１に向かって徐々に低くなる。すなわち、図１に示した第１のコバルトシリサイド層２ａ側から第３のコバルトシリサイド層２ｃ側にかけて、ＣｏＳｉｘで示される組成が、ＣｏＳｉ２からＣｏＳｉに連続的に変化する。
【００３９】
そして、最終的にはシリコン基板１の温度を５００℃にまで低下し、ビス（シクロペンタジエニル）コバルトガスを１．０sccmの流量のままで、ジシランガスを１．０sccmの流量にまで低下させ、その状態で例えば１０分間維持する。
このように基板温度と原料ガスの流量を調整すると、これら基板温度及び流量を少しずつ連続的に低下させることで、図３に示すように第２のコバルトシリサイド層２ｂ（ＣｏＳｉｘ；１＜ｘ＜２）が形成され、その後にシリコン基板１の温度を５００℃に低下させたことで、第３のコバルトシリサイド層２ｃ（ＣｏＳｉ）が形成される。すなわち、ＣｏＳｉ２の形成条件に対して基板温度を低下させ、シリコンソースガス（ジシランガス）とコバルトソースガス（ビス（シクロペンタジエニル）コバルトガス）との比を最適値に調整することで、低温域で安定なＣｏＳｉを形成することができる。
【００４０】
なお、第２のコバルトシリサイド層２ｂの形成に際しては、基板温度及び流量を少しずつ連続的に低下させるのに代えて、これら基板温度及び流量を少しずつ段階的に低下させてもよい。このようにすれば、第２のコバルトシリサイド層２ｂは例えばＣｏＳｉ１．８からなるコバルトシリサイド層、ＣｏＳｉ１．６からなるコバルトシリサイド層、ＣｏＳｉ１．４からなるコバルトシリサイド層……というように、ｘが段階的に変化する複数のコバルトシリサイド層の積層構造となる。
【００４１】
このようにして第１のコバルトシリサイド層２ａ、第２のコバルトシリサイド層２ｂ、第３のコバルトシリサイド層２ｃからなるバッファ層２を形成したら、このバッファ層２を形成したシリコン基板１を一旦室温まで冷却し、その後、基板温度を５００℃になるまで上昇させ、チャンバー内に原料ガスとしてモノメチルシランを３．０sccmの流量で供給する。さらに、基板温度を徐々に１０５０℃まで上昇させ、その後一定時間その状態を維持する。
【００４２】
これにより、図１に示したように前記バッファ層２上に、立方晶炭化珪素（３Ｃ−ＳｉＣ）を所望の厚さにエピタキシャル成長させ、単結晶膜４を形成する。そして、シリコン基板１上に、バッファ層２を介して立方晶炭化珪素（３Ｃ−ＳｉＣ）の単結晶膜３を形成した、半導体基板１０を得る。
【００４３】
シリコン基板１の温度については、原料ガスであるモノメチルシランが熱分解可能な温度にまで上昇すればよく、例えば５００℃以上１２００℃以下とすればよい。
また、単結晶膜４の原料ガスとして用いるモノメチルシラン（ＳｉＨ３ＣＨ３）は、分子中にシリコン原子と炭素原子とを含むため、それ自体で炭化珪素膜を形成することが可能になる。
【００４４】
また、シリコン原子と炭素原子の組成比が１：１であるため、例えばジメチルシランやトリメチルシラン等の他のガス種を用いる場合に比べて、炭化珪素単結晶膜の組成比を良好に制御することができる。さらに、比較的低温で熱分解するため、単結晶膜３を形成した後、シリコン基板１を室温に戻すときに、単結晶膜３とシリコン基板１との間の熱膨張係数の違いによって、新たな結晶欠陥を引き起こすおそれも少ない。
【００４５】
以上の方法により、シリコン基板１上に立方晶炭化珪素（３Ｃ−ＳｉＣ）の単結晶膜４を形成した半導体基板１０が完成したら、半導体基板１０をそのままパワーデバイス用半導体基板として出荷することが可能になる。また、半導体基板１０上に、単結晶膜３と格子整合し易い立方晶窒化ガリウム層をさらに成長させ、窒化ガリウム半導体装置を作製してもよい。
【００４６】
以上に説明した半導体基板１０の製造方法にあっては、格子定数が０．４４４７ｎｍ（ＣｏＳｉ）から０．５３６７ｎｍ（ＣｏＳｉ２）の範囲をもつコバルトシリサイド層によってバッファ層２を形成するので、このバッファ層２が、シリコン基板１及び炭化珪素単結晶膜３のいずれに対しても、格子定数差（格子ミスマッチ）の少ないものとなる。したがって、欠陥の少ないバッファ層２を形成することができ、さらにこのバッファ層２上に、格子ミスマッチが少ない炭化珪素単結晶膜３を形成することができる。よって、この炭化珪素単結晶膜３を高品位（高品質）に形成することができる。
また、シリコンとコバルトシリサイドの結晶系が共に立方晶であるので、シリコン基板１上にバッファ層２を結晶成長させるのが比較的容易になり、したがってバッファ層２を欠陥が少ない高品位なものに形成することができる。
【００４７】
また、シリコン基板１に接する側に第１のコバルトシリサイド層２ａを形成し、炭化珪素単結晶膜３に接する側に第３のコバルトシリサイド層２ｃを形成するので、格子定数が０．５４３０ｎｍのシリコン基板１に格子定数が０．５３６７ｎｍのＣｏＳｉ２が接し、格子定数が０．４３５８ｎｍの炭化珪素単結晶膜（３Ｃ−ＳｉＣ）３に格子定数が０．４４４７ｎｍのＣｏＳｉ２が接するようになる。したがって、シリコン基板１とバッファ層２との間、及びバッファ層２と炭化珪素単結晶膜３との間のいずれにおいても、より格子定数差（格子ミスマッチ）を少なくすることができ、これによって炭化珪素単結晶膜３を高品位（高品質）に形成することができる。
【００４８】
さらに、バッファ層２を第１〜第３のコバルトシリサイド層２ａ〜２ｃによって構成し、シリコン基板１側から炭化珪素単結晶膜３側にかけてＣｏＳｉｘ中のｘを１から２に、連続的にあるいは段階的に変化させているので、バッファ層２内においても格子ミスマッチを少なくすることができる。よって、バッファ層２を内部に欠陥の少ない良好なものに形成することができ、したがってこれの上に高品位な炭化珪素単結晶膜３を形成することができる。
【００４９】
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
例えば、前記実施形態では、本発明の基板として単結晶シリコン基板を用いたが、例えば石英やガラス、プラスチック、ステンレス等からなる基板上に、単結晶シリコン膜を形成したものであってもよい。
【００５０】
また、前記実施形態では、バッファ層２を三層のコバルトシリサイド層２ａ〜２ｃによって形成したが、本発明はこれに限定されることなく、一層又は二層、あるいは四層以上のコバルトシリサイド層によって形成してもよい。
【符号の説明】
【００５１】
１…シリコン単結晶基板（シリコン基板）、１ａ…一面、２…バッファ層、２ａ…第１のコバルトシリサイド層、２ｂ…第２のコバルトシリサイド層、２ｃ…第３のコバルトシリサイド層、３…炭化珪素単結晶膜、１０…半導体基板
【技術分野】
【０００１】
本発明は、ワイドバンドギャップ半導体として期待される炭化珪素単結晶膜を備えた、半導体基板とその製造方法等に関する。
【背景技術】
【０００２】
シリコンの単結晶は大口径で高品質かつ安価であるため、多くの材料の単結晶成長基板として用いられている。特に、立方晶炭化珪素（３Ｃ−ＳｉＣ）は次世代低損失のパワーデバイス用半導体材料として期待されており、安価なシリコン基板上に単結晶成長（ヘテロエピタキシー）できることは非常に有用である。
【０００３】
しかし、立方晶炭化珪素結晶とシリコン結晶との間には格子定数の差が２０％程度もあるため、シリコン結晶（シリコン基板）上に形成した立方晶炭化珪素単結晶には多くのボイドやミスフィット転位が発生してしまい、高品位な結晶を成長させることが困難であった。
【０００４】
そこで、シリコン基板と立方晶炭化珪素層との間の格子定数差（格子ミスマッチ）を緩和させるバッファ層として、これらシリコン基板と立方晶炭化珪素層との間に立方晶リン化ホウ素（ｃ−ＢＰ）膜を挿入し、立方晶炭化珪素層に格子整合させる方法が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１０３６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、ｃ−ＢＰの融点は１１００℃程度と低く、さらにリンを含む材料は融点より低い温度でも非常に揮発し易いため、シリコン基板上にｃ−ＢＰからなるバッファ層を安定に成長させるのは非常に困難である。また、ｃ−ＢＰの格子定数は０．４５３８ｎｍであり、３Ｃ−ＳｉＣの格子定数である０．４３５８ｎｍに対して格子ミスマッチを４．１％と比較的小さくできるものの、シリコン基板（格子定数；０．５４３０ｎｍ）とｃ−ＢＰとの間には１７．９％もの巨大な格子ミスマッチが存在してしまう。そのため、ｃ−ＢＰ膜自体に多くの欠陥が導入されるのを避けることができず、結果として高品質な３Ｃ−ＳｉＣ単結晶膜を形成することができなかった。
【０００７】
このような背景のもとに、炭化珪素のエピタキシャル成長時に十分高品質な単結晶膜を成長させることが可能になるよう、３Ｃ−ＳｉＣに対してより格子ミスマッチの少ないバッファ層を形成することが望まれている。
本発明の一態様は、３Ｃ−ＳｉＣに対してより格子ミスマッチの少ないバッファ層を形成することで、高品位（高品質）な炭化珪素単結晶膜を形成した半導体基板と、その製造方法を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の半導体基板は、少なくとも一面に単結晶シリコンを有する基板と、
前記単結晶シリコン上に設けられた、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上有したバッファ層と、
前記バッファ層上に設けられた、炭化珪素単結晶膜と、
を含むことを特徴としている。
【０００９】
この半導体基板によれば、格子定数が例えば０．４４４７ｎｍ（ＣｏＳｉ）から０．５３６７ｎｍ（ＣｏＳｉ２）の範囲をもつコバルトシリサイドを主に含んでなるコバルトシリサイド層によって、バッファ層を形成しているので、このバッファ層が、単結晶シリコン及び炭化珪素単結晶膜のいずれに対しても、格子定数差（格子ミスマッチ）の少ないものとなる。したがって、このバッファ層上に設けられた炭化珪素単結晶膜も格子ミスマッチが少ないものとなり、この炭化珪素単結晶膜が高品位（高品質）なものとなる。
【００１０】
また、前記半導体基板においては、前記バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、ｘが１以上、２以下であるのが好ましい。
前記したようにｘが１のコバルトモノシリサイド（ＣｏＳｉ）の格子定数は０．４４４７ｎｍであり、ｘが２のコバルトジシリサイド（ＣｏＳｉ２）の格子定数は０．５３６７ｎｍである。したがって、ｘが１〜２の範囲（１＜ｘ＜２）のＣｏＳｉｘでは、格子定数が０．４４４７ｎｍ〜０．５３６７ｎｍになると考えられる。そのため、ｘが適宜な値となるように調整することにより、バッファ層が、単結晶シリコン及び炭化珪素単結晶膜のいずれに対しても、より格子定数差（格子ミスマッチ）の少ないものとなる。
【００１１】
また、前記半導体基板においては、前記バッファ層が前記コバルトシリサイド層を二層以上有し、前記単結晶シリコンと接する側に組成がＣｏＳｉ２のコバルトシリサイド層を配置し、前記炭化珪素単結晶膜と接する側に組成がＣｏＳｉのコバルトシリサイド層を配置しているのが好ましい。
このようにすれば、格子定数が０．５４３０ｎｍの単結晶シリコンに、格子定数が０．５３６７ｎｍのＣｏＳｉ２が接し、格子定数が０．４３５８ｎｍの炭化珪素単結晶膜に、格子定数が０．４４４７ｎｍのＣｏＳｉ２が接するので、単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差（格子ミスマッチ）の少ないものとなる。
【００１２】
また、前記半導体基板においては、前記バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、該バッファ層は、前記単結晶シリコンと接する側から前記炭化珪素単結晶膜と接する側にかけて前記ＣｏＳｉｘ中のｘが１から２に、連続的にあるいは段階的に変化しているのが好ましい。
このようにすれば、前記したように単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差（格子ミスマッチ）の少ないものとなる。さらに、バッファ層を構成するコバルトシリサイド層内においても、ｘが連続的にあるいは段階的に変化しているので、バッファ層は内部に欠陥が少ない良好なものとなり、これの上に設けられた炭化珪素単結晶膜も高品位なものとなる。
【００１３】
また、前記半導体基板においては、前記炭化珪素単結晶膜が、立方晶炭化珪素の単結晶膜であるのが好ましい。
このようにすれば、コバルトシリサイド及びシリコンの結晶系が立方晶であるのに加え、炭化珪素単結晶膜も立方晶となるため、この炭化珪素単結晶膜の結晶成長が比較的容易になり、したがって炭化珪素単結晶膜は高品位なものとなる。
【００１４】
本発明の半導体基板の製造方法は、少なくとも一面に単結晶シリコンを有する基板の前記単結晶シリコン上に、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上設けてバッファ層を形成する工程と、
前記バッファ層上に、炭化珪素単結晶膜を形成する工程と、
を含むことを特徴としている。
【００１５】
この半導体基板の製造方法によれば、格子定数が例えば０．４４４７ｎｍ（ＣｏＳｉ）から０．５３６７ｎｍ（ＣｏＳｉ２）の範囲をもつコバルトシリサイドを主に含んでなるコバルトシリサイド層によって、バッファ層を形成するので、このバッファ層が、単結晶シリコン及び炭化珪素単結晶膜のいずれに対しても、格子定数差（格子ミスマッチ）の少ないものとなる。したがって、欠陥の少ないバッファ層を形成することができ、さらにこのバッファ層上に、格子ミスマッチが少ない炭化珪素単結晶膜を形成することができる。よって、この炭化珪素単結晶膜を高品位（高品質）に形成することができる。
また、シリコンとコバルトシリサイドの結晶系が共に立方晶であるので、単結晶シリコン上にバッファ層を結晶成長させるのが比較的容易になり、したがってバッファ層を欠陥が少ない高品位なものに形成することができる。
【００１６】
また、前記半導体基板の製造方法においては、前記バッファ層を形成する工程では、該バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、ｘが１以上、２以下となるように前記バッファ層を形成するのが好ましい。
前記したようにｘが１〜２の範囲（１＜ｘ＜２）のＣｏＳｉｘでは、格子定数が０．４４４７ｎｍ〜０．５３６７ｎｍの範囲の混晶になると考えられる。そこで、ｘが１〜２の範囲の適宜な値となるようにバッファ層を形成することにより、バッファ層を、単結晶シリコン及び炭化珪素単結晶膜のいずれに対しても、より格子定数差（格子ミスマッチ）の少ないものにすることができる。
【００１７】
また、前記半導体基板の製造方法においては、前記バッファ層を形成する工程では、前記単結晶シリコンと接する側に組成がＣｏＳｉ２のコバルトシリサイド層を形成し、前記炭化珪素単結晶膜と接する側に組成がＣｏＳｉのコバルトシリサイド層を形成するのが好ましい。
このようにすれば、前記したように単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差（格子ミスマッチ）の少ないバッファ層を形成することができる。
【００１８】
また、前記半導体基板の製造方法においては、前記バッファ層を形成する工程では、該バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、前記単結晶シリコンと接する側から前記炭化珪素単結晶膜と接する側にかけて前記ＣｏＳｉｘ中のｘが１から２に、連続的にあるいは段階的に変化するように、前記バッファ層を形成するのが好ましい。
このようにすれば、前記したように単結晶シリコンとバッファ層との間、及びバッファ層と炭化珪素単結晶膜との間のいずれにおいても、より格子定数差（格子ミスマッチ）の少ないバッファ層を形成することができる。さらに、バッファ層を構成するコバルトシリサイド層内においても、ｘを連続的にあるいは段階的に変化させているので、バッファ層を内部に欠陥が少ない良好なものに形成することができ、したがってこれの上に高品位な炭化珪素単結晶膜を形成することができる。
【００１９】
また、前記半導体基板の製造方法においては、前記炭化珪素単結晶膜を形成する工程では、立方晶炭化珪素の単結晶膜を形成するのが好ましい。
このようにすれば、コバルトシリサイド及びシリコンの結晶系が立方晶であるのに加え、炭化珪素単結晶膜も立方晶になるため、この炭化珪素単結晶膜の結晶成長が比較的容易になり、したがって炭化珪素単結晶膜を高品位にすることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の半導体基板の一実施形態を示す側断面図である。
【図２】図１に示した半導体基板の製造方法の、工程を説明するため断面図である。
【図３】図２に続く工程を説明するため断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明に係る半導体基板とその製造方法について、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００２２】
まず、本発明の半導体基板の一実施形態について説明する。
図１は、本発明の半導体基板の一実施形態を示す断面図であり、図１中符号１は半導体基板１０である。この半導体基板１０は、単結晶シリコン基板（以下、シリコン基板と記す）１と、このシリコン基板１の一面１ａ上に形成されたバッファ層２と、このバッファ層２上に形成された炭化珪素単結晶膜３と、を有して構成されたものである。
【００２３】
シリコン基板１は、本発明の基板となるもので、その一面１ａに単結晶シリコンを有したものである。なお、このシリコン基板１の一面１ａに露出する単結晶シリコンの結晶面は、例えば、ミラー指数（１００）で表される結晶面（以下、単に（１００）面と略記する。）をなすものとされるが、（１００）面以外にも、（１００）面に対して５４．７３°傾斜した（１１１）面であってもよい。このような単結晶シリコンは、以下の表に示すように結晶系が立方晶であり、その格子定数は０．５４３０ｎｍである。
【００２４】
【表１】
【００２５】
バッファ層２は、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上有したもので、厚さが、例えば２ｎｍ以上３０ｎｍ以下程度に形成されたものである。ここで、「コバルトシリサイドを主に含んでなる」とは、コバルトシリサイドを主成分としたものであれば、コバルトシリサイド以外の成分を不純物として含んでいてもよいことを意味している。
【００２６】
本実施形態では、図１に示したように、シリコン基板１側に順に、第１コバルトシリサイド層２ａ、第２コバルトシリサイド層２ｂ、第３コバルトシリサイド層２ｃが積層されてなる３層構造となっている。ただし、これらの層間には明確な境界はなく、コバルトシリサイドの組成をＣｏＳｉｘとした場合に、ｘの値が以下の条件で異なる境界を、それぞれの層の境界としている。
【００２７】
すなわち、シリコン基板１に接する第１のコバルトシリサイド層２ａは、前記ｘが２の層、つまりＣｏＳｉ２（コバルトジシリサイド）からなる層である。
第２のコバルトシリサイド層２ｂは、前記ｘが１を超え、かつ２未満の範囲となる層、つまりＣｏＳｉｘ（ただし、１＜ｘ＜２）からなる層である。
炭化珪素単結晶膜３に接する第３のコバルトシリサイド層２ｃは、前記ｘが１の層、つまりＣｏＳｉ（コバルトモノシリサイド）からなる層である。
ここで、前記表に示したように、ＣｏＳｉ２（コバルトジシリサイド）及びＣｏＳｉ（コバルトモノシリサイド）はその結晶系が共に立方晶であり、その格子定数は、ＣｏＳｉ２は０．５３６７ｎｍ、ＣｏＳｉは０．４４４７ｎｍである。
【００２８】
また、第２のコバルトシリサイド層２ｂは、第１のコバルトシリサイド層２ａ側から第３のコバルトシリサイド層２ｃ側にかけて、その組成を、前記ｘが２から１に連続的に、あるいは段階的に変化するように形成されている。したがって、特にこの第２のコバルトシリサイド層２ｂを、前記ｘが２から１に連続的に変化するように形成した場合には、各コバルトシリサイド層２ａ、２ｂ、２ｃ間には明確な境界がなくなる。また、この第２のコバルトシリサイド層２ｂを、前記ｘが２から１に段階的に変化するように形成した場合には、このコバルトシリサイド層２ｂは、さらに複数のコバルトシリサイド層に細分化されることになる。
【００２９】
しかし、本実施形態では、前記したような条件のｘの値の変化により、バッファ層２を構成するコバルトシリサイド層を、三つのコバルトシリサイド層２ａ〜２ｃに規定している。なお、前記ｘが１と２の間の値となる状態では、ＣｏＳｉｘは、ＣｏＳｉ２（コバルトジシリサイド）とＣｏＳｉ（コバルトモノシリサイド）とが混在した混晶状態となる。したがって、これらの比率に応じて、つまりｘの値に応じて、ＣｏＳｉｘはその格子定数も変化するものと推測される。また、その結晶系は立方晶になる。
【００３０】
炭化珪素単結晶膜３は、前記バッファ層２上にエピタキシャル結晶成長された、炭化珪素の単結晶層である。この炭化珪素単結晶膜３は、本実施形態では立方晶の炭化珪素（３Ｃ−ＳｉＣ）から形成されている。立方晶の炭化珪素は、バンドギャップ値が２．２ｅＶ以上と高く、光透過性や、絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として好適である。このような３Ｃ−ＳｉＣからなる炭化珪素単結晶膜３は、前記表に示したように、格子定数が０．４３５８ｎｍである。
【００３１】
このような構成の半導体基板１０にあっては、格子定数が０．４４４７ｎｍ（ＣｏＳｉ）から０．５３６７ｎｍ（ＣｏＳｉ２）の範囲をもつコバルトシリサイド層２ａ〜２ｃによって、バッファ層２を形成しているので、このバッファ層２が、シリコン基板（単結晶シリコン膜）１及び炭化珪素単結晶膜３のいずれに対しても、格子定数差（格子ミスマッチ）の少ないものとなる。
【００３２】
すなわち、シリコン基板１と第１のコバルトシリサイド（ＣｏＳｉ２）２ａとの間の格子ミスマッチは１．２％と従来のｃ−ＢＰを用いた場合に比べて小さくなり、また、第１のコバルトシリサイド（ＣｏＳｉ）２ｃと炭化珪素単結晶膜３との間の格子ミスマッチも２．０％と十分に小さくなる。
したがって、このバッファ層２上に形成された炭化珪素単結晶膜３も、格子ミスマッチが少ない、高品位（高品質）なものとなる。
【００３３】
また、シリコン基板１に接して第１のコバルトシリサイド層２ａを配置し、炭化珪素単結晶膜３に接して第３のコバルトシリサイド層２ｃを配置しているので、格子定数が０．５４３０ｎｍのシリコン基板１に格子定数が０．５３６７ｎｍのＣｏＳｉ２が接し、格子定数が０．４３５８ｎｍの炭化珪素単結晶膜（３Ｃ−ＳｉＣ）３に格子定数が０．４４４７ｎｍのＣｏＳｉ２が接することになる。したがって、シリコン基板１とバッファ層２との間、及びバッファ層２と炭化珪素単結晶膜３との間のいずれにおいても、より格子定数差（格子ミスマッチ）の少ないものとなり、炭化珪素単結晶膜３は高品位（高品質）なものとなる。
【００３４】
さらに、バッファ層２を第１〜第３のコバルトシリサイド層２ａ〜２ｃによって構成し、シリコン基板１側から炭化珪素単結晶膜３側にかけてＣｏＳｉｘ中のｘを１から２に、連続的にあるいは段階的に変化させているので、バッファ層２内においても格子ミスマッチが少なくなる。したがって、バッファ層２が内部に欠陥の少ない良好なものとなるため、炭化珪素単結晶膜３はより高品位（高品質）なものとなる。
【００３５】
次に、このような半導体基板１の製造方法に基づき、本発明の半導体基板の製造方法の一実施形態を説明する。
まず、図２に示すようにシリコン基板１を用意する。続いて、このシリコン基板１の一面１ａに形成された自然酸化膜を除去（洗浄）する。自然酸化膜の除去（洗浄）については、例えば、シリコン基板１を真空チャンバー内に配置し、減圧雰囲気下でアニール処理を行うことにより、一面１ａに付着した自然酸化膜（ＳｉＯ２）を除去する。
【００３６】
アニール処理については、シリコン基板１を例えば７５０℃で５分程度加熱することで行うことができる。また、その際、真空チャンバー内に水素ガスを導入し、水素ガスと自然酸化膜とを反応させて、シリコン基板１の一面１ａから自然酸化膜を除去してもよい。
さらに、アニール処理に代えて、フッ化水素酸（ＨＦ）等のエッチング液でシリコン基板１の一面１ａを事前にエッチングし、自然酸化膜を除去しておいてもよい。
【００３７】
次に、前記シリコン基板１をＣＶＤチャンバー内に入れ、このＣＶＤチャンバー内を真空引きした後、シリコン基板１を加熱してその温度を９００℃にまで上昇させる。そして、その状態でＣＶＤチャンバー内に、原料ガスとしてビス（シクロペンタジエニル）コバルトガスを１．０sccmの流量で、また、ジシランガスを２．０sccmの流量でそれぞれ供給する。この状態を１０分間維持ことにより、図３に示すように第１のコバルトシリサイド層２ａ（ＣｏＳｉ２）を形成する。ＣｏＳｉ２は高温における安定層であるため、基板温度を高温域に保つことにより、良好に形成される。
【００３８】
続いて、シリコン基板１の温度を少しずつ連続的に低下させつつ、ジシランガスの供給流量を少しずつ連続的に減らしていく。すると、前記表に示したようにＣｏＳｉ２に比べてＣｏＳｉは形成温度が低いため、ＣｏＳｉｘで示される組成において、ｘが２から１に向かって徐々に低くなる。すなわち、図１に示した第１のコバルトシリサイド層２ａ側から第３のコバルトシリサイド層２ｃ側にかけて、ＣｏＳｉｘで示される組成が、ＣｏＳｉ２からＣｏＳｉに連続的に変化する。
【００３９】
そして、最終的にはシリコン基板１の温度を５００℃にまで低下し、ビス（シクロペンタジエニル）コバルトガスを１．０sccmの流量のままで、ジシランガスを１．０sccmの流量にまで低下させ、その状態で例えば１０分間維持する。
このように基板温度と原料ガスの流量を調整すると、これら基板温度及び流量を少しずつ連続的に低下させることで、図３に示すように第２のコバルトシリサイド層２ｂ（ＣｏＳｉｘ；１＜ｘ＜２）が形成され、その後にシリコン基板１の温度を５００℃に低下させたことで、第３のコバルトシリサイド層２ｃ（ＣｏＳｉ）が形成される。すなわち、ＣｏＳｉ２の形成条件に対して基板温度を低下させ、シリコンソースガス（ジシランガス）とコバルトソースガス（ビス（シクロペンタジエニル）コバルトガス）との比を最適値に調整することで、低温域で安定なＣｏＳｉを形成することができる。
【００４０】
なお、第２のコバルトシリサイド層２ｂの形成に際しては、基板温度及び流量を少しずつ連続的に低下させるのに代えて、これら基板温度及び流量を少しずつ段階的に低下させてもよい。このようにすれば、第２のコバルトシリサイド層２ｂは例えばＣｏＳｉ１．８からなるコバルトシリサイド層、ＣｏＳｉ１．６からなるコバルトシリサイド層、ＣｏＳｉ１．４からなるコバルトシリサイド層……というように、ｘが段階的に変化する複数のコバルトシリサイド層の積層構造となる。
【００４１】
このようにして第１のコバルトシリサイド層２ａ、第２のコバルトシリサイド層２ｂ、第３のコバルトシリサイド層２ｃからなるバッファ層２を形成したら、このバッファ層２を形成したシリコン基板１を一旦室温まで冷却し、その後、基板温度を５００℃になるまで上昇させ、チャンバー内に原料ガスとしてモノメチルシランを３．０sccmの流量で供給する。さらに、基板温度を徐々に１０５０℃まで上昇させ、その後一定時間その状態を維持する。
【００４２】
これにより、図１に示したように前記バッファ層２上に、立方晶炭化珪素（３Ｃ−ＳｉＣ）を所望の厚さにエピタキシャル成長させ、単結晶膜４を形成する。そして、シリコン基板１上に、バッファ層２を介して立方晶炭化珪素（３Ｃ−ＳｉＣ）の単結晶膜３を形成した、半導体基板１０を得る。
【００４３】
シリコン基板１の温度については、原料ガスであるモノメチルシランが熱分解可能な温度にまで上昇すればよく、例えば５００℃以上１２００℃以下とすればよい。
また、単結晶膜４の原料ガスとして用いるモノメチルシラン（ＳｉＨ３ＣＨ３）は、分子中にシリコン原子と炭素原子とを含むため、それ自体で炭化珪素膜を形成することが可能になる。
【００４４】
また、シリコン原子と炭素原子の組成比が１：１であるため、例えばジメチルシランやトリメチルシラン等の他のガス種を用いる場合に比べて、炭化珪素単結晶膜の組成比を良好に制御することができる。さらに、比較的低温で熱分解するため、単結晶膜３を形成した後、シリコン基板１を室温に戻すときに、単結晶膜３とシリコン基板１との間の熱膨張係数の違いによって、新たな結晶欠陥を引き起こすおそれも少ない。
【００４５】
以上の方法により、シリコン基板１上に立方晶炭化珪素（３Ｃ−ＳｉＣ）の単結晶膜４を形成した半導体基板１０が完成したら、半導体基板１０をそのままパワーデバイス用半導体基板として出荷することが可能になる。また、半導体基板１０上に、単結晶膜３と格子整合し易い立方晶窒化ガリウム層をさらに成長させ、窒化ガリウム半導体装置を作製してもよい。
【００４６】
以上に説明した半導体基板１０の製造方法にあっては、格子定数が０．４４４７ｎｍ（ＣｏＳｉ）から０．５３６７ｎｍ（ＣｏＳｉ２）の範囲をもつコバルトシリサイド層によってバッファ層２を形成するので、このバッファ層２が、シリコン基板１及び炭化珪素単結晶膜３のいずれに対しても、格子定数差（格子ミスマッチ）の少ないものとなる。したがって、欠陥の少ないバッファ層２を形成することができ、さらにこのバッファ層２上に、格子ミスマッチが少ない炭化珪素単結晶膜３を形成することができる。よって、この炭化珪素単結晶膜３を高品位（高品質）に形成することができる。
また、シリコンとコバルトシリサイドの結晶系が共に立方晶であるので、シリコン基板１上にバッファ層２を結晶成長させるのが比較的容易になり、したがってバッファ層２を欠陥が少ない高品位なものに形成することができる。
【００４７】
また、シリコン基板１に接する側に第１のコバルトシリサイド層２ａを形成し、炭化珪素単結晶膜３に接する側に第３のコバルトシリサイド層２ｃを形成するので、格子定数が０．５４３０ｎｍのシリコン基板１に格子定数が０．５３６７ｎｍのＣｏＳｉ２が接し、格子定数が０．４３５８ｎｍの炭化珪素単結晶膜（３Ｃ−ＳｉＣ）３に格子定数が０．４４４７ｎｍのＣｏＳｉ２が接するようになる。したがって、シリコン基板１とバッファ層２との間、及びバッファ層２と炭化珪素単結晶膜３との間のいずれにおいても、より格子定数差（格子ミスマッチ）を少なくすることができ、これによって炭化珪素単結晶膜３を高品位（高品質）に形成することができる。
【００４８】
さらに、バッファ層２を第１〜第３のコバルトシリサイド層２ａ〜２ｃによって構成し、シリコン基板１側から炭化珪素単結晶膜３側にかけてＣｏＳｉｘ中のｘを１から２に、連続的にあるいは段階的に変化させているので、バッファ層２内においても格子ミスマッチを少なくすることができる。よって、バッファ層２を内部に欠陥の少ない良好なものに形成することができ、したがってこれの上に高品位な炭化珪素単結晶膜３を形成することができる。
【００４９】
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
例えば、前記実施形態では、本発明の基板として単結晶シリコン基板を用いたが、例えば石英やガラス、プラスチック、ステンレス等からなる基板上に、単結晶シリコン膜を形成したものであってもよい。
【００５０】
また、前記実施形態では、バッファ層２を三層のコバルトシリサイド層２ａ〜２ｃによって形成したが、本発明はこれに限定されることなく、一層又は二層、あるいは四層以上のコバルトシリサイド層によって形成してもよい。
【符号の説明】
【００５１】
１…シリコン単結晶基板（シリコン基板）、１ａ…一面、２…バッファ層、２ａ…第１のコバルトシリサイド層、２ｂ…第２のコバルトシリサイド層、２ｃ…第３のコバルトシリサイド層、３…炭化珪素単結晶膜、１０…半導体基板
【特許請求の範囲】
【請求項１】
少なくとも一面に単結晶シリコンを有する基板と、
前記単結晶シリコン上に設けられた、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上有したバッファ層と、
前記バッファ層上に設けられた、炭化珪素単結晶膜と、
を含むことを特徴とする半導体基板。
【請求項２】
前記バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、ｘが１以上、２以下であることを特徴とする請求項１記載の半導体基板。
【請求項３】
前記バッファ層は前記コバルトシリサイド層を二層以上有し、前記単結晶シリコンと接する側に組成がＣｏＳｉ２のコバルトシリサイド層を配置し、前記炭化珪素単結晶膜と接する側に組成がＣｏＳｉのコバルトシリサイド層を配置したことを特徴とする請求項１又は２に記載の半導体基板。
【請求項４】
前記バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、該バッファ層は、前記単結晶シリコンと接する側から前記炭化珪素単結晶膜と接する側にかけて、前記ＣｏＳｉｘ中のｘが１から２に、連続的にあるいは段階的に変化していることを特徴とする請求項１〜３のいずれか一項に記載の半導体基板。
【請求項５】
前記炭化珪素単結晶膜が、立方晶炭化珪素の単結晶膜であることを特徴とする請求項１〜４のいずれか一項に記載の半導体基板。
【請求項６】
少なくとも一面に単結晶シリコンを有する基板の前記単結晶シリコン上に、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上設けてバッファ層を形成する工程と、
前記バッファ層上に、炭化珪素単結晶膜を形成する工程と、
を含むことを特徴とする半導体基板の製造方法。
【請求項７】
前記バッファ層を形成する工程では、該バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、ｘが１以上、２以下となるように前記バッファ層を形成することを特徴とする請求項６記載の半導体基板の製造方法。
【請求項８】
前記バッファ層を形成する工程では、前記単結晶シリコンと接する側に組成がＣｏＳｉ２のコバルトシリサイド層を形成し、前記炭化珪素単結晶膜と接する側に組成がＣｏＳｉのコバルトシリサイド層を形成することを特徴とする請求項６又は７に記載の半導体基板の製造方法。
【請求項９】
前記バッファ層を形成する工程では、該バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、前記単結晶シリコンと接する側から前記炭化珪素単結晶膜と接する側にかけて前記ＣｏＳｉｘ中のｘが１から２に、連続的にあるいは段階的に変化するように、前記バッファ層を形成することを特徴とする請求項６〜８のいずれか一項に記載の半導体基板の製造方法。
【請求項１０】
前記炭化珪素単結晶膜を形成する工程では、立方晶炭化珪素の単結晶膜を形成することを特徴とする請求項６〜９のいずれか一項に記載の半導体基板の製造方法。
【請求項１】
少なくとも一面に単結晶シリコンを有する基板と、
前記単結晶シリコン上に設けられた、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上有したバッファ層と、
前記バッファ層上に設けられた、炭化珪素単結晶膜と、
を含むことを特徴とする半導体基板。
【請求項２】
前記バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、ｘが１以上、２以下であることを特徴とする請求項１記載の半導体基板。
【請求項３】
前記バッファ層は前記コバルトシリサイド層を二層以上有し、前記単結晶シリコンと接する側に組成がＣｏＳｉ２のコバルトシリサイド層を配置し、前記炭化珪素単結晶膜と接する側に組成がＣｏＳｉのコバルトシリサイド層を配置したことを特徴とする請求項１又は２に記載の半導体基板。
【請求項４】
前記バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、該バッファ層は、前記単結晶シリコンと接する側から前記炭化珪素単結晶膜と接する側にかけて、前記ＣｏＳｉｘ中のｘが１から２に、連続的にあるいは段階的に変化していることを特徴とする請求項１〜３のいずれか一項に記載の半導体基板。
【請求項５】
前記炭化珪素単結晶膜が、立方晶炭化珪素の単結晶膜であることを特徴とする請求項１〜４のいずれか一項に記載の半導体基板。
【請求項６】
少なくとも一面に単結晶シリコンを有する基板の前記単結晶シリコン上に、コバルトシリサイドを主に含んでなるコバルトシリサイド層を一層以上設けてバッファ層を形成する工程と、
前記バッファ層上に、炭化珪素単結晶膜を形成する工程と、
を含むことを特徴とする半導体基板の製造方法。
【請求項７】
前記バッファ層を形成する工程では、該バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、ｘが１以上、２以下となるように前記バッファ層を形成することを特徴とする請求項６記載の半導体基板の製造方法。
【請求項８】
前記バッファ層を形成する工程では、前記単結晶シリコンと接する側に組成がＣｏＳｉ２のコバルトシリサイド層を形成し、前記炭化珪素単結晶膜と接する側に組成がＣｏＳｉのコバルトシリサイド層を形成することを特徴とする請求項６又は７に記載の半導体基板の製造方法。
【請求項９】
前記バッファ層を形成する工程では、該バッファ層を構成するコバルトシリサイド層の組成をＣｏＳｉｘとすると、前記単結晶シリコンと接する側から前記炭化珪素単結晶膜と接する側にかけて前記ＣｏＳｉｘ中のｘが１から２に、連続的にあるいは段階的に変化するように、前記バッファ層を形成することを特徴とする請求項６〜８のいずれか一項に記載の半導体基板の製造方法。
【請求項１０】
前記炭化珪素単結晶膜を形成する工程では、立方晶炭化珪素の単結晶膜を形成することを特徴とする請求項６〜９のいずれか一項に記載の半導体基板の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１１−７７４７８（Ｐ２０１１−７７４７８Ａ）
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願番号】特願２００９−２３０３７１（Ｐ２００９−２３０３７１）
【出願日】平成２１年１０月２日（２００９．１０．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願日】平成２１年１０月２日（２００９．１０．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]