【課題】電子移動度の低下が抑制され、かつ二次元電子ガスの閉じ込めが高められた半導体装置およびその製造方法を提供する。
【解決手段】Ａｌ_aＩｎ_bＧａ_1-(a+b)Ｎ（０≦ａ，ｂ≦１、０≦ａ＋ｂ≦１）から成り、第２の窒化物半導体層３よりもバンドギャップが大きい第１の窒化物半導体層２、Ａｌ_cＩｎ_dＧａ_1-(c+d)Ｎ（０≦ｃ，ｄ≦１、０≦ｃ＋ｄ≦１）から成る第２の窒化物半導体層３、Ｉｎ_eＧａ_1-eＮ（０＜ｅ≦１）から成り、第２の窒化物半導体層３よりもバンドギャップが小さいバックバリア層４、Ａｌ_fＩｎ_gＧａ_1-(f+g)Ｎ（０≦ｆ，ｇ≦１、０≦ｆ＋ｇ≦１）から成り、第２の窒化物半導体層３とバンドギャップが等しいチャネル層５、Ａｌ_hＩｎ_iＧａ_1-(h+i)Ｎ（０≦ｈ，ｉ≦１、０≦ｈ＋ｉ≦１）から成り、チャネル層５よりもバンドギャップが大きいバリア層６を、この順に基板１に積層する。 （もっと読む）

【課題】形成されるシリコン酸化膜の誘電率、又は成膜レートを、成膜条件を変更することにより制御することができる基板処理装置や半導体装置の製造方法を提供する。
【解決手段】基板を処理する処理室と、非シロキサン材料ガスを処理室内へ供給する材料ガス供給部と、酸素含有ガスを処理室内へ供給する酸素含有ガス供給部と、処理室内へ供給されたガスを励起する励起部と、制御部とを備え、材料ガス供給部及び酸素含有ガス供給部から処理室内へ、それぞれ非シロキサン材料ガスと酸素含有ガスを供給する際に、非シロキサン材料ガスと酸素含有ガスの合計流量に対する酸素含有ガスの流量比を、非シロキサン材料ガス分子中のシリコン原子と酸素含有ガス分子中の酸素原子の合計数に対する酸素含有ガス分子中の酸素原子の比が、０．３以上で０．８以下とするとともに、処理室内へ供給されたガスを励起するよう基板処理装置を構成する。 （もっと読む）

【課題】窒化物半導体により、反転型のＨＥＭＴが構成された半導体装置において、半導体装置の形成を容易としつつ２ＤＥＧを効果的に形成する。
【解決手段】窒化物半導体からなる下地層１５の（０００１）面上に、窒化物半導体からなる電子供給層１７、窒化物半導体からなる電子走行層１９の順に積層され、電子走行層１９における電子供給層１７と反対の面上に、ゲート電極２１、ソース電極２３、及びドレイン電極２５が設けられている。そして、電子走行層１９における電子供給層１７側に、二次元電子ガスが形成される。このような反転型のＨＥＭＴが構成された半導体装置１０において、分極の正方向を［０００１］方向とした場合、電子供給層１７の自発分極とピエゾ分極の和Ｐ２が、電子走行層１９の自発分極とピエゾ分極の和Ｐ１よりも大きくなっている。 （もっと読む）

【課題】欠陥が低く、高次シランの混入のない高品質なアモルファスシリコン薄膜を得ることができるプラズマＣＶＤ装置、及シリコン系薄膜の製造方法を提供する。
【解決手段】平行平板型プラズマＣＶＤ装置１には，放電電極３に凹部７が設けられ，該放電電極と接地電極１０との間に，アースカバー８が設けられ，このアースカバーには放電電極に設けられている凹部に相対向するように，貫通孔９が設けられている。また、薄膜の製造に当たっては、前述の装置で、真空容器を減圧下に保持し、真空容器内に該放電電極に設けられている該凹部の壁面より少なくとも珪素を含む原料ガスを凹部内に供給し、該放電電極に高周波電力を印加して、該凹部中において該原料ガスをプラズマ化し、該凹部中にプラズマを局在化させ，該プラズマ化した原料ガス中に含まれるＳｉＨ３ラジカルを基板上に到達させ、成膜する事により、前記課題を解決出来る。 （もっと読む）

【課題】ＤＲＡＭキャパシタの誘電体膜に求められる高誘電率化および低リーク電流化を両立させることができる、酸化ジルコニウム膜を含む誘電体膜の成膜方法および成膜装置を提供すること。
【解決手段】 酸化ジルコニウム膜を含む誘電体膜を成膜する成膜方法は、シクロペンタジエニル環を構造中に含むＺｒ化合物からなるジルコニウム原料と酸化剤とを供給して被処理基板上に酸化ジルコニウム膜を成膜する工程と、シクロペンタジエニル環を構造中に含むチタン化合物からなるチタン原料と酸化剤とを供給して前記酸化ジルコニウム膜の上に酸化チタン膜を成膜する工程とを有する。 （もっと読む）

【課題】高性能の窒化物半導体発光素子を製造する方法を提供する。
【解決手段】基板上にｎ型窒化物半導体層を形成する工程と、ｎ型窒化物半導体層上に発光層を形成する工程と、発光層上にｐ型窒化物半導体層を形成する工程と、ｐ型窒化物半導体層を、酸素を含む雰囲気において、第１温度で熱処理する工程と、第１温度で熱処理したｐ型窒化物半導体層を、真空雰囲気において、第１温度よりも低い第２温度で熱処理する工程と、を含む窒化物半導体発光素子の製造方法である。 （もっと読む）

【課題】高特性かつ手頃な価格の複合ＧａＮ基板およびその製造方法ならびにＩＩＩ族窒化物半導体デバイスおよびその製造方法を提供する。
【解決手段】本複合ＧａＮ基板１は、比抵抗が１Ωｃｍ未満の導電性ＧａＮ基板１０と、導電性ＧａＮ基板１０上に配置された比抵抗が１×１０⁴Ωｃｍ以上で厚さが５μｍ以上の半絶縁性ＧａＮ層２０と、を含む。本ＩＩＩ族窒化物半導体デバイス２は、上記の複合ＧａＮ基板１と、複合ＧａＮ基板１の半絶縁性ＧａＮ層２０上に配置された少なくとも１層のＩＩＩ族窒化物半導体層３０と、を含む。 （もっと読む）

【課題】下部ＤＢＲ反射鏡等を構成するＡｌ組成の高いＡｌＧａＡｓ、ＡｌＡｓ等の層の側面からの酸化を防ぐ構造を有する面発光型レーザ技術の提供。
【解決手段】半導体基板の表面上に、下部反射鏡と活性層と電流狭窄層と上部反射鏡とをエピタキシャル成長により形成する半導体層形成工程（ステップＳ１０１）と、半導体層形成工程により形成された半導体膜の一部をエッチングすることによりメサ構造を形成するメサ構造形成工程（ステップＳ１０２）と、半導体層形成工程により形成された半導体膜を半導体基板の表面までエッチングすることにより素子分離溝を形成する素子分離溝形成工程（ステップＳ１０３）と、素子分離溝の壁面、メサ構造の上面および側面に半導体材料からなる再成長層を形成する再成長層形成工程（ステップＳ１０４）と、再成長層上に、絶縁体からなる保護膜を形成する保護膜形成工程（ステップＳ１０５）とを有する。 （もっと読む）

【課題】得られる膜の品質を向上できると共にプラズマ処理が基板に及ぼす影響を低減できるプラズマ処理方法、膜形成方法、半導体デバイスの製造方法及びプラズマ処理装置を提供する。
【解決手段】本実施形態のプラズマ処理方法は、基板Ｗ上に吸着された第１層Ａ１に対して、第１圧力Ｐ１下で第１プラズマ処理を施す工程と、第１プラズマ処理を施された第１層Ｌ１上に吸着された第２層Ａ２に対して、第１圧力Ｐ１より低い第２圧力Ｐ２下で第２プラズマ処理を施す工程とを含む。 （もっと読む）

【課題】加工変質層の除去処理にかかる時間を減少させつつも、加工変質層に由来するエピタキシャル膜の欠陥の発生を抑制できる炭化珪素単結晶エピタキシャルウエハの製造方法を提供する。
【解決手段】炭化珪素単結晶エピタキシャルウエハの製造において、炭化珪素単結晶基板１００を１６００℃以上に加熱し、Ｃ／Ｓｉ比が１．０以下となるように、原料ガスを供給し、エピタキシャル膜の成長速度を２．０μｍ／ｈ以下にする。このとき、キャリアガスの流量を５０ｓｌｍ以上にし、原料ガスとしてモノシランの流量を２０ｓｃｃｍ以下にし、成長装置の前記炭化珪素単結晶基板１００が配置された空間の圧力を１００ｍｂａｒ以上にすることにより、エピタキシャル膜の成長速度を２．０μｍ／ｈ以下にすることができる。 （もっと読む）

【課題】窒化物半導体積層体の結晶欠陥密度が低減可能な窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置を提供する。
【解決手段】窒化物半導体の積層構造は、基板１０、第１バッファ層１２、第１結晶層１４、第２バッファ層１６、第２結晶層２０とを備える。基板１０には、段差部１０ｄが形成されている。第１バッファ層１２は、ＩｎＡｌＧａＮを含み、段差下面１０ｂと段差側面１０ｃとを覆う。第１結晶層１４は、前記第１バッファ層１２の上に設けられ、ＩｎＡｌＧａＮを含み、前記基板１０の上面１０ａよりも上方に設けられた上面１４ａを有する。第２バッファ層１６は、ＩｎＡｌＧａＮを含み、前記第１結晶層１４の前記上面１４ａと前記基板１０の前記上面１０ａとを連続して覆う。第２結晶層２０は、前記第２バッファ層１６を覆い、ＩｎＡｌＧａＮを含み、前記第１の面２０ａを有する。 （もっと読む）

【課題】電界効果型トランジスタの活性層に好適に用いられる非晶質酸化物の製造方法を提供する。
【解決手段】基板１上に、非晶質酸化物層２を形成する前に、基板１表面にオゾン雰囲気中で紫外線を照射したり、基板１表面にプラズマを照射したり、あるいは基板１表面を過酸化水素を含有する薬液により洗浄する。または、非晶質酸化物層２を形成する工程をオゾンガス、窒素酸化物ガス等の少なくともいずれかを含む雰囲気中で行う。または、基板１上に、非晶質酸化物層２を形成する後に、非晶質酸化物層２の成膜温度よりも高い温度で熱処理する工程を含む。 （もっと読む）

【課題】ＧａＮ系半導体は、面方位が（１１１）のシリコン基板上にエピタキシャル成長される。ＧａＮの格子定数と、とシリコン（１１１）面の格子定数の差が、約１７％と大きいのでめ、成長されたＧａＮには１０^１０ｃｍ^−２を超える転位が導入される。転位により、ＧａＮを用いたトランジスタのリーク電流が増大する。また、トランジスタの移動度が低下する。
【解決手段】シリコン基板と、シリコン基板の（１５０）面上に、エピタキシャル成長された窒化物半導体層と、を備える半導体基板を提供する。 （もっと読む）

【課題】チャネル内へのキャリアの閉じ込めを改善すること。
【解決手段】へテロ接合トランジスタは、ＩＩＩ族窒化物を含むチャネル層１４と、チャネル層の上のＩＩＩ族窒化物を含む障壁層１６と、チャネル層１４が障壁層１６とエネルギー障壁３８との間にあるようにした、チャネル層１４の上のインジウムを有するＩＩＩ族窒化物の層を含むエネルギー障壁とを備えることができる。障壁層１６は、チャネル層よりも大きなバンドギャップを有することができ、エネルギー障壁３８のインジウム（Ｉｎ）の濃度はチャネル層１４のインジウム（Ｉｎ）の濃度よりも高い可能性がある。 （もっと読む）

【課題】半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスを提供する。
【解決手段】第２の半導体層１５は第１の半導体層１３上に設けられる。ゲート電極１７は第２の半導体層１５の上に設けられる。第１の半導体層１３は、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面２１ａの上に設けられる。第２のIII族窒化物半導体材料のバンドギャップＥ１５は第１のIII族窒化物半導体材料のバンドギャップＥ１３より大きい。第１の半導体層１３の第１のIII族窒化物半導体材料はＡｌ_ＸＧａ_１−ＸＮと異なり、第１の半導体層１３は歪みを内包する。また、第２の半導体層１５の厚さＴ１５は、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体の組成により規定される臨界膜厚より大きい。また、第１の半導体層１３は、歪みを内包すると共に、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。 （もっと読む）

【課題】結晶性、電気的特性、および光学特性等に優れたＩｎＮを含む半導体層を成膜する方法を提供する。
【解決手段】本発明のＩｎＮを含む半導体層の成膜方法は、プラズマで分解された水素原子と、Ｉｎ金属またはＩｎを含む化合物からなるＩｎ源とを反応させることによってＩｎ水素化物を形成するステップと、プラズマで窒素を分解することによって原子状窒素を形成するステップと、Ｉｎ水素化物と原子状窒素とを反応させることによって、基板上にＩｎＮを含む半導体層を形成するステップとを含むことを特徴とする。 （もっと読む）

【課題】ＨＥＭＴの移動度の低下を抑制することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供する。
【解決手段】高電子移動度トランジスタ構造層３を、気相成長法により成長温度６００℃以上７５０℃以下、Ｖ／III比１５０以下の条件で成長し、バイポーラトランジスタ構造層４を、気相成長法により成長温度４００℃以上６００℃以下、Ｖ／III比７５以下の条件で成長し、さらにノンアロイ層１８を、３８０℃以上４５０℃以下の成長温度で成長する。 （もっと読む）

【課題】高耐電圧性を有するとともにｐ型不純物の拡散による結晶品質の劣化が好適に抑制された、半導体素子用のエピタキシャル基板を提供する。
【解決手段】（１１１）方位の単結晶シリコンである下地基板１の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなる半導体素子用のエピタキシャル基板１０が、組成の相異なる第１単位層３１と第２単位層３２とを繰り返し交互に積層してなる組成変調層３と、組成変調層の上に形成され、Ａｌを含むIII族窒化物からなる中間層５と、を含む単位構造体を複数積層してなるバッファ層８と、バッファ層の直上に形成されたチャネル層９ａと、チャネル層の上に形成されたバリア層９ｂと、を備え、バッファ層に含まれる複数の前記中間層のうちの少なくとも１つにｐ型不純物が意図的に導入されてなり、隣接層に第１の層から拡散したｐ型不純物が存在する、ようにする。 （もっと読む）

【課題】窒化物化合物半導体を用いたパワーダイオード、パワーＭＯＳＦＥＴ等のパワー
半導体素子について、クラックフリーで形成されて従来よりも厚い窒化物化合物半導体層
を使用して耐圧を向上することである。
【解決手段】シリコン基板１上に厚さ１０μｍ以上の凸状に選択成長された窒化物化合物
半導体からなるキャリア移動層３と、キャリア移動層３上に形成された電極４とを有し、
１つのパワー半導体素子は１つのキャリア移動層３から構成されている。 （もっと読む）

【課題】ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供する。
【解決手段】ヘテロ電界効果トランジスタ１の製造方法は、ドリフト層２０ａを支持基板１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂをドリフト層２０ａ上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させる工程と、を備える。 （もっと読む）