【課題】窒化物半導体積層体の結晶欠陥密度が低減可能な窒化物半導体の積層構造およびその製造方法並びに窒化物半導体装置を提供する。
【解決手段】窒化物半導体の積層構造は、基板１０、第１バッファ層１２、第１結晶層１４、第２バッファ層１６、第２結晶層２０とを備える。基板１０には、段差部１０ｄが形成されている。第１バッファ層１２は、ＩｎＡｌＧａＮを含み、段差下面１０ｂと段差側面１０ｃとを覆う。第１結晶層１４は、前記第１バッファ層１２の上に設けられ、ＩｎＡｌＧａＮを含み、前記基板１０の上面１０ａよりも上方に設けられた上面１４ａを有する。第２バッファ層１６は、ＩｎＡｌＧａＮを含み、前記第１結晶層１４の前記上面１４ａと前記基板１０の前記上面１０ａとを連続して覆う。第２結晶層２０は、前記第２バッファ層１６を覆い、ＩｎＡｌＧａＮを含み、前記第１の面２０ａを有する。 （もっと読む）

【課題】Ｓｉ基板上のＡｌＮ下地層の上面における凹凸をマスクするように平滑な上面を有する高Ａｌ組成比のＡｌＧａＮ層形成し、ＡｌＮ下地層の表面凹凸に起因するＶ字欠陥を上面に含まない窒化物半導体デバイス用エピタキシャルウエハを提供する。
【解決手段】窒化物半導体デバイス用エピタキシャルウエハ（１０）は、Ｓｉ基板上（１）にＭＯＣＶＤで順次積層されたＡｌＮ下地層（２）、Ａｌ_ｘＧａ_１−ｘＮ（０．６≦ｘ＜１）のモフォロジー改善層（３）、ＡｌＧａＮバッファ層（４）を含み、そのモフォロジー改善層（３）は熱拡散を利用して平滑化された上面を有することと特徴としている。 （もっと読む）

【課題】半導体素子を提供する。
【解決手段】３次元構造の表面形態を持ち、非極性窒化物半導体で形成された第１非平坦非極性窒化物半導体層；第１非平坦非極性窒化物半導体層の表面の少なくとも一部上に形成されたものであって、複数の固体粒子で形成された第１構造物層；第１非平坦非極性窒化物半導体層及び第１構造物層上に形成された第１非極性窒化物半導体層；を含む半導体素子。 （もっと読む）

【課題】材料の熱膨張係数の差に起因する反り等を抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層２と、電子走行層２上方に形成された電子供給層３と、が設けられている。基板１の表面に、電子走行層２よりも熱膨張係数が小さい第１の領域１ｂと、電子走行層２よりも熱膨張係数が大きい第２の領域１ａと、が混在する。 （もっと読む）

【課題】部品の洗浄効率を向上することができる半導体製造装置の洗浄装置及びそれを用いた半導体装置の製造方法を提供する。
【解決手段】半導体製造装置の洗浄装置１には、半導体製造装置の部品に付着した付着物の表面の酸化物を除去する酸化物除去部３と、酸化物除去部３により表面の酸化物が除去された付着物を除去する付着物除去部２と、が設けられている。 （もっと読む）

【課題】チャネル内へのキャリアの閉じ込めを改善すること。
【解決手段】へテロ接合トランジスタは、ＩＩＩ族窒化物を含むチャネル層１４と、チャネル層の上のＩＩＩ族窒化物を含む障壁層１６と、チャネル層１４が障壁層１６とエネルギー障壁３８との間にあるようにした、チャネル層１４の上のインジウムを有するＩＩＩ族窒化物の層を含むエネルギー障壁とを備えることができる。障壁層１６は、チャネル層よりも大きなバンドギャップを有することができ、エネルギー障壁３８のインジウム（Ｉｎ）の濃度はチャネル層１４のインジウム（Ｉｎ）の濃度よりも高い可能性がある。 （もっと読む）

【課題】配管パージ等の作業を行うことなく、電気的特性等に影響を与える残留したＴｅやＳｅのエピタキシャル層中への混入を防止できるトランジスタ用エピタキシャルウェハを提供する。
【解決手段】基板１００と化合物半導体層２００とコンタクト層３００とを有し、コンタクト層３００は、ｎ型不純物としてＴｅ又はＳｅがドーピングされたＩｎ組成比ｘが０．３≦ｘ≦０．６で一定のｎ型ＩｎＧａＡｓ層からなり、ｎ型ＩｎＧａＡｓ層は、ｎ型不純物濃度が１．０×１０¹⁹ｃｍ^-3以上５．０×１０¹⁹ｃｍ^-3以下で、且つ、炭素濃度が１．０×１０¹⁶ｃｍ^-3以上３．０×１０¹⁸ｃｍ^-3以下であり、化合物半導体層２００は、バッファ層４００を備え、バッファ層４００は、アンドープＡｌＡｓ層からなる第１バッファ層４０１と、Ａｌ組成比ｙが０＜ｙ＜１のアンドープＡｌＧａＡｓ層からなる第２バッファ層４０２とからなるものである。 （もっと読む）

【課題】工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高い化合物半導体装置を実現する。
【解決手段】Ｓｉ基板１上の素子分離領域に初期層３を選択的に形成し、初期層３上を含むＳｉ基板１上の全面に化合物半導体の積層構造４を形成して、積層構造４は、素子分離領域では初期層３と共に素子分離構造４Ｂとなり、素子形成領域ではソース電極５、ドレイン電極６及びゲート電極７が形成される素子形成層４Ａとなる。 （もっと読む）

【課題】半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスを提供する。
【解決手段】第２の半導体層１５は第１の半導体層１３上に設けられる。ゲート電極１７は第２の半導体層１５の上に設けられる。第１の半導体層１３は、Ａｌ_ＸＧａ_１−ＸＮ（０＜Ｘ≦１）からなる半導体表面２１ａの上に設けられる。第２のIII族窒化物半導体材料のバンドギャップＥ１５は第１のIII族窒化物半導体材料のバンドギャップＥ１３より大きい。第１の半導体層１３の第１のIII族窒化物半導体材料はＡｌ_ＸＧａ_１−ＸＮと異なり、第１の半導体層１３は歪みを内包する。また、第２の半導体層１５の厚さＴ１５は、無歪みの第１のIII族窒化物半導体材料の組成と、第２のIII族窒化物半導体の組成により規定される臨界膜厚より大きい。また、第１の半導体層１３は、歪みを内包すると共に、半導体表面２１ａのＡｌ_ＸＧａ_１−ＸＮの上において格子緩和している。 （もっと読む）

【課題】ＧａＮ系半導体は、面方位が（１１１）のシリコン基板上にエピタキシャル成長される。ＧａＮの格子定数と、とシリコン（１１１）面の格子定数の差が、約１７％と大きいのでめ、成長されたＧａＮには１０^１０ｃｍ^−２を超える転位が導入される。転位により、ＧａＮを用いたトランジスタのリーク電流が増大する。また、トランジスタの移動度が低下する。
【解決手段】シリコン基板と、シリコン基板の（１５０）面上に、エピタキシャル成長された窒化物半導体層と、を備える半導体基板を提供する。 （もっと読む）

【課題】高耐電圧性を有するとともにｐ型不純物の拡散による結晶品質の劣化が好適に抑制された、半導体素子用のエピタキシャル基板を提供する。
【解決手段】（１１１）方位の単結晶シリコンである下地基板１の上に、前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなる半導体素子用のエピタキシャル基板１０が、組成の相異なる第１単位層３１と第２単位層３２とを繰り返し交互に積層してなる組成変調層３と、組成変調層の上に形成され、Ａｌを含むIII族窒化物からなる中間層５と、を含む単位構造体を複数積層してなるバッファ層８と、バッファ層の直上に形成されたチャネル層９ａと、チャネル層の上に形成されたバリア層９ｂと、を備え、バッファ層に含まれる複数の前記中間層のうちの少なくとも１つにｐ型不純物が意図的に導入されてなり、隣接層に第１の層から拡散したｐ型不純物が存在する、ようにする。 （もっと読む）

【課題】ＨＥＭＴの移動度の低下を抑制することが可能なトランジスタ用エピタキシャルウェハの製造方法を提供する。
【解決手段】高電子移動度トランジスタ構造層３を、気相成長法により成長温度６００℃以上７５０℃以下、Ｖ／III比１５０以下の条件で成長し、バイポーラトランジスタ構造層４を、気相成長法により成長温度４００℃以上６００℃以下、Ｖ／III比７５以下の条件で成長し、さらにノンアロイ層１８を、３８０℃以上４５０℃以下の成長温度で成長する。 （もっと読む）

【課題】ドレインリーク電流を低減することが可能な窒化物半導体素子の製造方法を提供する。
【解決手段】ヘテロ電界効果トランジスタ１の製造方法は、ドリフト層２０ａを支持基板１０上にエピタキシャル成長させる工程と、水素ガスをキャリアガスとして用いて、ｐ型半導体層である電流ブロック層２０ｂをドリフト層２０ａ上に１０００℃以上でエピタキシャル成長させる工程と、窒素ガス、アルゴンガス、ヘリウムガス及びネオンガスからなる群より選ばれる少なくとも一種のガスをキャリアガスとして用いて、コンタクト層２０ｃを電流ブロック層２０ｂ上にエピタキシャル成長させる工程と、を備える。 （もっと読む）

【課題】単純な単結晶シリコン基板を出発基板として窒化ガリウム膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供する。
【解決手段】半導体基板１０は、単結晶シリコン基板１１と、前記単結晶シリコン基板１１の最表面を除く表層領域に形成された転位層１２と、前記単結晶シリコン基板１１の前記最表面に形成されたバッファ層１３と、前記バッファ層１３の表面に形成された窒化ガリウム層１４とを備えている。転位層１２は、窒化ガリウム層１４が形成された単結晶シリコン基板１４の表層領域に転位が発生し且つ単結晶シリコン基板１１の最表面には転位が発生しない条件下でイオン注入することにより形成される。イオン注入では、ドーズ量が５Ｅ＋１４ａｔｏｍｓ／ｃｍ^２以上５Ｅ＋１７ａｔｏｍｓ／ｃｍ^２以下のアルゴンイオンを注入する。 （もっと読む）

【課題】サファイア、ＧａＡｓ、シリコンまたは炭化ケイ素といった異種基板上で第３族窒化物の半導体材料の層を１層以上成長させる上で遭遇する、少なくともいくつかの問題に対処する。
【解決手段】ラミネート基板システムは、Ａｌ_xＧａ_1-xＮ（５）と支持基板材料（４）（または当該材料と一般化学組成が同一である材料）とが交互に積層された多数の層からなる変成遷移領域（２）を含む。転位密度が低い第３族窒化物半導体素子（２）がラミネート基板システム上に形成される。変成遷移領域（２）の多数の層（４、５）は、格子定数が支持基板（１）（支持基板付近）の格子定数から素子（３）（素子付近）の格子定数へと成長方向に沿って変化する超格子構造を形成する。 （もっと読む）

【課題】炭化シリコン基板上のＩＩＩ族窒化物エピタキシャル層の提供。
【解決手段】半導体構造が開示され、この半導体構造は、少なくとも１００ｍｍの直径を有する炭化シリコンのウェハと、ウェハ上のＩＩＩ族窒化物ヘテロ構造とを含んでおり、これは、多くの特性において、高い均一性を示す。これらは、ウェハ全面で３パーセント未満のシート抵抗率の標準偏差；ウェハ全面で１パーセント未満の電子移動度の標準偏差；ウェハ全面で約３．３パーセント以下のキャリア密度の標準偏差；およびウェハ全面で約２．５パーセントの導電性の標準偏差を含む。 （もっと読む）

【課題】不純物のメモリー効果を低減できる高電子移動度トランジスタ用エピタキシャルウェハの製造方法、及び高電子移動度トランジスタ用エピタキシャルウェハを提供する。
【解決手段】本発明に係る高電子移動度トランジスタ用エピタキシャルウェハの製造方法は、Ａｌ_ｘＧａ_１−ｘＡｓ（ただし、０≦ｘ≦０．３）からなるバッファ層と、バッファ層の上方に設けられ、Ｓｅ又はＴｅを含むコンタクト層２０とを備えた高電子移動度トランジスタ用エピタキシャルウェハの製造方法であって、６００℃以上７５０℃以下の成長温度、２０以上２００以下のＶ／ＩＩＩ比の成長条件下で、バッファ層の酸素濃度を２．０Ｅ１６ｃｍ^−３以下に制御してバッファ層を単結晶基板上に形成するバッファ層形成工程と、３５０℃以上５００℃以下の成長温度で、コンタクト層２０の表面の表面粗さＲａを０．５ｎｍ以上５．０ｎｍ以下の範囲に制御してコンタクト層２０を形成するコンタクト層形成工程とを備える。 （もっと読む）

【課題】素子形成領域となる素子形成層の高品質化を実現し、また基板の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができる化合物半導体装置を実現する。
【解決手段】下地層３上に、素子分離領域に相当する部位に開口４ａを有する第１のマスク４を形成し、開口４ａを埋め込み、第１のマスク４上を覆うようにＥＬＯ−ＧａＮ層５を成長し、ＥＬＯ−ＧａＮ層５上に、素子形成領域に相当する部位に開口６ａを有する第２のマスク６を形成し、開口６ａを埋め込むように素子形成層７を形成する。 （もっと読む）

【課題】ノーマリオフ特性を得つつスイッチング特性が向上した高電子移動度トランジスタ（ＨＥＭＴ）を提供する。
【解決手段】窒化物半導体からなるＨＥＭＴ１００は、ｎ型不純物を含むか又はアンドープの第１層１０３と、第１層上に設けられ第１層よりもバンドギャップエネルギーが大きい第２層１０５と、第２層上に設けられｐ型不純物を含む第３層１０６と、第３層上に設けられ下側から上側に向かってバンドギャップエネルギーが小さくなっている第４層１０７と、を有する。 （もっと読む）

【課題】ＧａＡｓ基板からＨＢＴ構造層に伝搬する転位を抑制したトランジスタ素子及びトランジスタ用エピタキシャルウェハの製造方法を提供する。
【解決手段】ＧａＡｓ基板２上に高電子移動度トランジスタ構造層３が形成され、高電子移動度トランジスタ構造層３上にヘテロバイポーラトランジスタ構造層４が形成されたトランジスタ素子において、ＧａＡｓ基板２の転位密度が１０，０００／ｃｍ²以上１００，０００／ｃｍ²以下であり、高電子移動度トランジスタ構造層３とヘテロバイポーラトランジスタ構造層４との間に、ＩｎＧａＰからなるエッチングストッパ層１２と、エッチングストッパ層１２上に設けられたＧａＡｓからなる安定化層２１と、を設けたものである。 （もっと読む）