化合物半導体装置及びその製造方法
【課題】素子形成領域となる素子形成層の高品質化を実現し、また基板の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができる化合物半導体装置を実現する。
【解決手段】下地層３上に、素子分離領域に相当する部位に開口４ａを有する第１のマスク４を形成し、開口４ａを埋め込み、第１のマスク４上を覆うようにＥＬＯ−ＧａＮ層５を成長し、ＥＬＯ−ＧａＮ層５上に、素子形成領域に相当する部位に開口６ａを有する第２のマスク６を形成し、開口６ａを埋め込むように素子形成層７を形成する。
【解決手段】下地層３上に、素子分離領域に相当する部位に開口４ａを有する第１のマスク４を形成し、開口４ａを埋め込み、第１のマスク４上を覆うようにＥＬＯ−ＧａＮ層５を成長し、ＥＬＯ−ＧａＮ層５上に、素子形成領域に相当する部位に開口６ａを有する第２のマスク６を形成し、開口６ａを埋め込むように素子形成層７を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体装置としての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極によって、高濃度の２次元電子ガス（Two-Dimensional Electron Gas：２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、電源装置及び高周波増幅器に用いる半導体装置として注目を集めている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２３０２３号公報
【特許文献２】特開２００６−２９８７５２号公報
【非特許文献】
【０００４】
【非特許文献１】III族窒化物半導体 （培風館 赤崎勇編著）
【非特許文献２】A. Sakai, H. Sunakawa and A. Usui, Appl. Phys. Lett., Vol. 71, No. 16 (1997)
【非特許文献３】B. Beaumont, Ph. Vennegues, and P. Gibart, phys. stat. sol. (b), 227, No. 1 (2001)
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ等の窒化物半導体装置は、一般に、基板上にＡｌＮ又はＧａＮ等の下地層をエピタキシャル成長した後、逐次に層構造を形成することで作製される。下地層は、基板との界面における格子不整合に起因する転位を多く含む。そのため、素子形成される上部層にも転位が伝搬し、上部層の結晶性が下地層に依存して悪化、或いは高品質化が抑制されるという問題がある。
【０００６】
上記問題の対処として、いわゆるＥＬＯ（Epitaxially Lateral Overgrowth）法による半導体層の成長が検討されている。この成長法を用いて、下地層の上方に開口を持つマスクを形成し、開口から選択的に化合物半導体を成長して横方向に展開し、マスクを埋め込んだ構造に化合物半導体層を形成する。マスク上に横方向成長した領域では、下地層から伝搬する転位がマスクでブロックされる。そのため、転位の上部層への伝搬が抑制される。
【０００７】
しかしながら、上記のようにＥＬＯ法で化合物半導体を成長する場合、下地層から上部層まで素子形成領域となる素子形成層を含むように一様に平坦に化合物半導体層が形成される。そのため、成長後の降温時に、化合物半導体層と基板との熱膨張係数差に基づく歪により、基板に大きな反りが発生したり、化合物半導体層に多数のクラックが発生し、素子形成領域における化合物半導体の結晶性が大きく損なわれる。
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、素子形成領域となる素子形成層の高品質化を実現し、また基板の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができる化合物半導体装置の製造方法及び化合物半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様は、下地層と、前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、前記第２の開口を埋め込むように形成された第２の化合物半導体層とを含む。
【００１０】
化合物半導体装置の製造方法の一態様は、下地層上に、素子分離領域に相当する部位に第１の開口を有する第１のマスクを形成する工程と、前記第１の開口を埋め込み、前記第１のマスク上を覆うように第１の化合物半導体層を形成する工程と、前記第１の化合物半導体層上に、素子形成領域に相当する部位に第２の開口を有する第２のマスクを形成する工程と、前記第２の開口を埋め込むように第２の化合物半導体層を形成する工程とを含む。
【発明の効果】
【００１１】
上記の各態様によれば、素子形成領域となる素子形成層の高品質化を実現し、また基板の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができる化合物半導体装置が実現する。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】第１の実施形態において、ＥＬＯ−ＧａＮの形成工程を説明するための概略断面図である。
【図４】第１の実施形態において、形成された第２のマスクを示す概略平面図である。
【図５】第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図６】第１の実施形態の変形例において、形成された第２のマスクを示す概略平面図である。
【図７】第２の実施形態による電源装置の概略構成を示す結線図である。
【図８】第３の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１３】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１４】
（第１の実施形態）
本実施形態では、化合物半導体装置として、いわゆるシングルヘテロ構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１及び図２は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１５】
先ず、図１（ａ）に示すように、ＳｉＣ基板１上に、初期層２及び下地層３を順次形成する。
詳細には、成長用基板として例えば半絶縁性のＳｉＣ基板１を用意し、ＳｉＣ基板１をＨ2雰囲気、基板温度１１００℃程度で１０分間の熱処理をした後、ＳｉＣ基板１上の全面に例えばＡｌＮを成長する。ＡｌＮは、例えば気相成長法、ここではＭＯＶＰＥ(Metal Organic Vapor Phase Epitaxy)法により、基板温度１１００℃で厚み１００ｎｍ程度に成長する。これにより、初期層２が形成される。初期層２は、下地層３を形成するための核形成層となる。初期層２として、ＡｌＮの代わりに低温成長ＡｌＮ（ＬＴ−ＡｌＮ）を堆積しても良い。ＬＴ−ＡｌＮは、基板温度６００℃程度で例えば厚み２０ｎｍ程度に成長する。初期層２としてＬＴ−ＡｌＮを用いた場合、転位の少ない上部層を形成するためのＬＴ−ＡｌＮの膜厚は５０ｎｍ以下であることが知られている（非特許文献１を参照）。
【００１６】
初期層２上に、例えばＭＯＶＰＥ法により、ＡｌＮ、ＧａＮ、又はＡｌＧａＮを成長する。これらの混晶を成長しても良い。成長温度は、ＡｌＮでは１０５０℃程度、ＧａＮでは１０００℃程度、ＡｌＧａＮではこれらの中間の１０２０℃程度とする。ここでは、例えばＧａＮを成長する。これにより、下地層３が形成される。下地層３の初期成長領域には、ＳｉＣ基板１と初期層２との界面における格子不整合に由来する転位を多く含む。そのため、転位の少ない高品質な素子形成層を成長すべく、下地層３を１μｍ程度の厚みに形成することが望ましい。
【００１７】
続いて、図１（ｂ）に示すように、下地層３上に、第１のマスク４を形成する。
詳細には、下地層３上にレジストを塗布し、レジストをリソグラフィーにより加工して、ＳｉＣ基板１の上方で素子形成領域（素子活性領域）に相当する部位を開口し、素子分離領域に相当する部位を覆うレジストマスクを形成する。下地層３上及びレジストマスク上の全面にマスク材料、ここではアルミナ（Ａｌ2Ｏ3）をスパッタ法等により例えば厚み１００ｎｍ程度に堆積する。所定の薬液を用い、レジストマスクをその上のアルミナと共に剥離する。
なお、第１のマスクの絶縁材料としては、Ａｌ2Ｏ3の代わりに、シリコン酸化物（ＳｉＯ2）等を用いても良い。
【００１８】
本実施形態では、素子分離領域はストライプ状に形成される。上記の剥離により、下地層３の表面で素子分離領域に相当する部位を露出するストライプ状の開口４ａを有し、素子形成領域に相当する部位を覆うストライプ状の第１のマスク４が形成される。ＥＬＯ成長を効率的に行うため、第１のマスク４のストライプの線幅、ピッチは、それぞれ５００ｎｍ程度、１μｍ程度とされる。後述するように、第１のマスク４では、ＥＬＯ法による横方向成長を助長すべく、開口４ａの端部の長手方向が規定される。
【００１９】
続いて、図１（ｃ）に示すように、ＥＬＯ−ＧａＮ層５を形成する。
本実施形態では、ＥＬＯ法によりＧａＮを成長する場合を例示するが、ＧａＮの代わりに、ＡｌＧａＮ等をＥＬＯ法により形成するようにしても良い。
ここで、ＥＬＯ−ＧａＮ層５の形成工程を、特に図３を用いて詳細に説明する。図３の各図では、図示の便宜上、下地層３から上方の構成部材のみを示す。
【００２０】
ＥＬＯ−ＧａＮ層５を形成する際には、図３（ａ）のように、上記した多くの転位３ａを含む下地層３上に、第１のマスク４が形成されている。第１のマスク４では、直上に形成されるＥＬＯ−ＧａＮ層５の積層方向である<０００１>方向に対する横方向である<１１−２０>方向への成長速度をより高めるため、開口４ａの端部の長手方向がＧａＮの<１−１００>方向とされる（非特許文献１，２を参照）。
【００２１】
そして、図３（ｂ）〜（ｄ）のように、下地層３及び第１のマスク４上に、ＥＬＯ−ＧａＮ層５を形成する。
ＥＬＯ法は、基板温度が例えば１０００℃程度で行われる。ＧａＮの原料ガスには、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガスと、Ｎ源であるアンモニア（ＮＨ3）ガスとの混合ガスを用いる。原料ガスは、キャリアガス（例えばＨ2）により反応炉へ供給される。後述するように、ＧａＮの素子形成層に侵入する転位を抑制するため、<０００１>方向及び<１１−２０>方向の成長速度の比が最適な値となるように、成長圧力及びＶ/ＩＩＩ比（ＴＭＧガスとＮＨ3ガスの流量比）を調整する。
【００２２】
下地層３の第１のマスク４の開口４ａで露出する表面から矢印Ａの方向に成長が開始され、図３（ｂ）のように開口４ａをＧａＮで充填する。その後、図３（ｃ）のように、更に矢印Ａの方向に成長すると共に、第１のマスク４上で矢印Ｂの方向に横方向成長してゆく。そして、図３（ｄ）のように、開口４ａを埋め込み第１のマスク４上を覆うＥＬＯ−ＧａＮ層５が形成される。
【００２３】
ＥＬＯ−ＧａＮ層では、<０００１>方向と<１１−２０>方向との成長速度の比に基づいて、成長過程におけるＧａＮの形状が異なる（非特許文献３を参照）。第１のマスクの開口からＥＬＯ−ＧａＮ層に貫通する転位は、成長過程のＧａＮの形状に依存してその向きを変える。<０００１>方向の成長速度に対して、<１１−２０>方向の成長速度が小さい場合には、開口に断面三角形型のＧａＮが形成され、貫通した転位は<１１−２０>方向に曲げられる。この場合、第１のマスク上のＧａＮにも転位が伝搬してしまう。
【００２４】
これに対して、本実施形態のように、<０００１>方向の成長速度に対して<１１−２０>方向の成長速度が十分に大きい場合には、第１のマスク４の開口４ａには、図３（ｃ）のように断面台形型のＧａＮが形成される。転位３ａは、ＧａＮの台形部分の上辺に向かって<０００１>方向にほぼ平行に伸びる。そのため、図３（ｄ）のように、第１のマスク４上の素子形成領域に相当する部位のＧａＮには、転位３ａは殆ど伝搬せず、当該部位における転位３ａの密度は極めて小さい。
【００２５】
続いて、図１（ｄ）に示すように、ＥＬＯ−ＧａＮ層５上に、第２のマスク６を形成する。第２のマスク６の平面図を図４に示す。
詳細には、ＥＬＯ−ＧａＮ層５上にレジストを塗布し、レジストをリソグラフィーにより加工して、ＳｉＣ基板１の上方で素子分離領域に相当する部位を開口し、素子形成領域に相当する部位を覆うレジストマスクを形成する。下地層３上及びレジストマスク上の全面に、後述する素子形成層の化合物半導体が成長しない絶縁材料、ここではシリコン酸化物（ＳｉＯ2）をＣＶＤ法等により例えば厚み１００ｎｍ程度に堆積する。所定の薬液を用い、レジストマスクをその上のシリコン酸化物と共に剥離する。これにより、ＥＬＯ−ＧａＮ層５の表面で素子形成領域に相当する部位を露出するストライプ状の開口６ａを有し、素子分離領域に相当する部位を覆うストライプ状の第２のマスク６が形成される。
なお、第２のマスクの絶縁材料としては、ＳｉＯ2の代わりに、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）等を用いても良い。
【００２６】
第２のマスク６は、その開口６ａの端部と、第１のマスク４の開口４ａの端部とが、平面視（上方から眺めた状況）により、平行する部位で一部重畳するように形成することが望ましい。図１（ｄ）に第２のマスク６の重畳部位６ｂとして示す。このように第２のマスク６を形成することにより、後述する素子形成層の形成時に、化合物半導体内に侵入しようとする転位３ａが重畳部位６ｂでブロックされ、転位３ａの侵入が阻止される。
【００２７】
続いて、図２（ａ）に示すように、素子形成層７を形成する。
詳細には、例えばＭＯＶＰＥ法により、ＧａＮ及びＡｌＧａＮを順次成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
【００２８】
第２のマスク６の開口６ａから露出する、ＥＬＯ−ＧａＮ層５の表面に、ＧａＮ及びＡｌＧａＮを順次成長する。ＧａＮの原料ガスには、Ｇａ源であるＴＭＧガスと、Ｎ源であるＮＨ3ガスとの混合ガスを用いる。ＡｌＧａＮの原料ガスには、Ｇａ源であるＴＭＧガス、Ａｌ源であるＴＭＡ（トリメチルアルミニウム）ガス、及びＮ源であるＮＨ3ガスの混合ガスを用いる。各原料ガスは、キャリアガス（例えばＨ2）により反応炉へ供給される。ＧａＮは基板温度１０００℃程度で厚み１μｍ程度に、ＡｌＧａＮは基板温度１０２０℃程度で厚み２０ｎｍ程度に成長する。ＡｌＧａＮのＡｌ比率は、ＧａＮとの格子不整合による結晶性の劣化を防止するため、０．３（３０％）以下とする。以上により、第２のマスク６の開口６ａには、ＧａＮからなる電子走行層７ａ及びＡｌＧａＮからなる電子供給層７ｂが積層され、素子形成層７が形成される。
【００２９】
本実施形態では、先ずＥＬＯ−ＧａＮ層５を形成した後に、第２のマスク６により形成位置が規制された素子形成層７を形成する。この場合、ＥＬＯ法により下地層から上部層まで素子形成領域となる素子形成層を含むように一様に平坦に化合物半導体を成長する場合等とは異なり、ＳｉＣ基板１には反りが発生せず、クラックの発生もない。そのため、素子形成層７は優れた結晶性に形成される。
【００３０】
第２のマスク６は、素子形成層７のＧａＮ及びＡｌＧａＮの成長時において、素子形成層７への転位３ａの伝搬をブロックして阻止する。また、第２のマスク６は、素子分離領域を覆うように形成された絶縁膜であって、隣り合う素子形成層７同士を電気的に分離する素子分離構造となる。このように、第２のマスク６は、転位３ａの素子形成層７への伝搬防止機能と、素子分離機能との双方を兼ね備えている。
【００３１】
続いて、図２（ｂ）に示すように、リフトオフ法により、ソース電極８及びドレイン電極９を形成する。
詳細には、電子供給層７ｂ上にレジストを塗付し、リソグラフィーによりレジストを加工して、ソース電極の形成部位及びドレイン電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばＴｉ／Ａｌを用い、蒸着法等により、各開口を埋め込むようにレジストマスク上にＴｉ／Ａｌを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において例えば６００℃程度で熱処理し、オーミックコンタクトを確立する。以上により、電子供給層７ｂ上には、ソース電極８及びドレイン電極９が形成される。
【００３２】
続いて、図２（ｃ）に示すように、リフトオフ法により、ゲート電極１１を形成する。
詳細には、先ず、電子供給層７ｂ上にレジストを塗付し、リソグラフィーによりレジストを加工して、ゲート電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばＮｉ／Ａｕを用い、蒸着法等により、開口を埋め込むようにレジストマスク上にＮｉ／Ａｕを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するＮｉ／Ａｕを除去する。以上により、電子供給層７ｂ上には、ソース電極８とドレイン電極９との間にゲート電極１１が形成される。
【００３３】
しかる後、保護膜としてＳｉＮ等のパッシベーション膜の形成、ソース電極８、ドレイン電極９、及びゲート電極１１と接続される配線の形成等の諸工程を経る。これにより、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３４】
なお、本実施形態では、ゲート電極１１が電子供給層７ｂ上にショットキー接合されるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示したが、これに限定されるものではない。例えば、ソース電極８及びドレイン電極９を形成した後に、電子供給層７ｂ上にＳｉＯ2等の薄い絶縁膜を堆積してゲート絶縁膜を形成し、電子供給層７ｂ上にゲート絶縁膜を介してゲート電極１１を形成するようにしても良い。この場合、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３５】
以上説明したように、本実施形態によれば、素子形成領域となる素子形成層７の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００３６】
―変形例―
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、素子形成領域の形状が異なる点で第１の実施形態と相違する。なお、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
図５は、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００３７】
先ず、第１の実施形態と同様に、図１（ａ）〜図１（ｃ）の諸工程を実行する。
続いて、図５（ａ）に示すように、ＥＬＯ−ＧａＮ層５上に、第２のマスク１２を形成する。本例では、素子分離領域を格子状に形成し、これにより素子形成領域を言わば碁盤目状に形成する。第２のマスク１２の平面図を図６に示す。
【００３８】
詳細には、ＥＬＯ−ＧａＮ層５上にレジストを塗布し、レジストをリソグラフィーにより加工して、ＳｉＣ基板１の上方で素子分離領域に相当する部位を開口し、素子形成領域に相当する部位を覆う形状、即ち碁盤目状のレジストマスクを形成する。下地層３上及びレジストマスク上の全面に、後述する素子形成層の化合物半導体が成長しない絶縁材料、ここではシリコン酸化物（ＳｉＯ2）をＣＶＤ法等により例えば厚み１００ｎｍ程度に堆積する。所定の薬液を用い、レジストマスクをその上のシリコン酸化物と共に剥離する。これにより、ＥＬＯ−ＧａＮ層５の表面で素子形成領域に相当する部位を露出する碁盤目状の開口１２ａを有し、素子分離領域に相当する部位を覆う格子状の第２のマスク１２が形成される。
なお、第２のマスクの絶縁材料としては、ＳｉＯ2の代わりに、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）等を用いても良い。
【００３９】
第２のマスク１２は、その開口１２ａの端部で第１のマスク４の開口４ａの端部と平行な部位と、開口４ａの端部とが、平面視により、平行する部位で一部重畳するように形成することが望ましい。図４（ａ）に第２のマスク１２の重畳部位１２ｂとして示す。このように第２のマスク１２を形成することにより、素子形成層７の形成時に、化合物半導体内に侵入しようとする転位３ａが重畳部位１２ｂでブロックされ、転位３ａの侵入が阻止される。
【００４０】
続いて、図５（ｂ）に示すように、素子形成層１３を形成する。
詳細には、例えばＭＯＶＰＥ法により、ＧａＮ及びＡｌＧａＮを順次成長する。ＭＯＶＰＥ法の代わりに、ＭＢＥ法等を用いても良い。
【００４１】
第２のマスク１２の開口１２ａから露出する、ＥＬＯ−ＧａＮ層５の表面に、ＧａＮ及びＡｌＧａＮを順次成長する。ＧａＮの原料ガスには、Ｇａ源であるＴＭＧガスと、Ｎ源であるＮＨ3ガスとの混合ガスを用いる。ＡｌＧａＮの原料ガスには、Ｇａ源であるＴＭＧガス、Ａｌ源であるＴＭＡ（トリメチルアルミニウム）ガス、及びＮ源であるＮＨ3ガスの混合ガスを用いる。各原料ガスは、キャリアガス（例えばＨ2）により反応炉へ供給される。ＧａＮは基板温度１０００℃程度で厚み１μｍ程度に、ＡｌＧａＮは基板温度１０２０℃程度で厚み２０ｎｍ程度に成長する。ＡｌＧａＮのＡｌ比率は、ＧａＮとの格子不整合による結晶性の劣化を防止するため、０．３（３０％）以下とする。以上により、第２のマスク１２の開口１２ａには、ＧａＮからなる電子走行層１３ａ及びＡｌＧａＮからなる電子供給層１３ｂが積層され、素子形成層１３が形成される。
【００４２】
本例では、先ずＥＬＯ−ＧａＮ層５を形成した後に、第２のマスク１２により形成位置が規制された素子形成層１３を形成する。この場合、ＥＬＯ法により下地層から上部層まで素子形成領域となる素子形成層を含むように一様に平坦に化合物半導体を成長する場合等とは異なり、ＳｉＣ基板１には反りが発生せず、クラックの発生もない。そのため、素子形成層１３は優れた結晶性に形成される。
【００４３】
第２のマスク１２は、素子形成層１３のＧａＮ及びＡｌＧａＮの成長時において、素子形成層１３への転位３ａの伝搬をブロックして阻止する。また、第２のマスク１２は、素子分離領域を覆うように形成された絶縁膜であって、隣り合う素子形成層１３同士を電気的に分離する素子分離構造となる。このように、第２のマスク１２は、転位３ａの素子形成層１３への伝搬防止機能と、素子分離機能との双方を兼ね備えている。
【００４４】
しかる後、図５（ｃ）に示すように、第１の実施形態の図２（ｂ），（ｃ）と同様に、電子供給層１３ｂ上にソース電極８及びドレイン電極９と、ゲート電極１１とを順次形成する。
【００４５】
しかる後、保護膜としてＳｉＮ等のパッシベーション膜の形成、ソース電極８、ドレイン電極９、及びゲート電極１１と接続される配線の形成等の諸工程を経る。これにより、本例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４６】
なお、本例では、ゲート電極１１が電子供給層１３ｂ上にショットキー接合されるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示したが、これに限定されるものではない。例えば、ソース電極８及びドレイン電極９を形成した後に、電子供給層１３ｂ上にＳｉＯ2等の薄い絶縁膜を堆積してゲート絶縁膜を形成し、電子供給層１３ｂ上にゲート絶縁膜を介してゲート電極１１を形成するようにしても良い。この場合、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４７】
以上説明したように、本例によれば、素子形成領域となる素子形成層１３の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４８】
なお、第１の実施形態及びその変形例では、基板としてＳｉＣ基板１を用いているが、これに限定されるものではない。電界効果トランジスタの機能を持つエピタキシャル構造の部分が窒化物半導体を用いていれば、サファイア、Ｓｉ、ＧａＡｓ等、他の基板を用いても問題ない。また、基板の導電性は、半絶縁性、導電性を問わない。また、第１の実施形態及びその変形例におけるソース電極８、ドレイン電極９及びゲート電極１１の各電極の層構造は一例であり、単層・多層を問わず他の層構造であっても問題ない。また、各電極の形成方法についても一例であり、他の如何なる形成方法でも問題ない。また、第１の実施形態及びその変形例では、ソース電極８及びドレイン電極９の形成時に熱処理を行っているが、オーミック特性が得られるならば熱処理を行わなくとも良く、またゲート電極１１の形成後に更なる熱処理を施しても良い。
【００４９】
（第２の実施形態）
本実施形態では、第１の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図７は、第２の実施形態による電源装置の概略構成を示す結線図である。
【００５０】
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
【００５１】
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００５２】
本実施形態では、素子形成領域となる素子形成層７（１３）の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００５３】
（第３の実施形態）
本実施形態では、第１の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図８は、第３の実施形態による高周波増幅器の概略構成を示す結線図である。
【００５４】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図８では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
【００５５】
本実施形態では、素子形成領域となる素子形成層７（１３）の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００５６】
（他の実施形態）
第１〜第３の実施形態及び変形例では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００５７】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第３の実施形態及び変形例では、電子走行層がＧａＮ、電子供給層がＩｎＡｌＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００５８】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、素子形成領域となる素子形成層７（１３）の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができる信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００５９】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上記した第１〜第３の実施形態及び変形例では、電子走行層がＧａＮ、電子供給層がＩｎＡｌＧａＮで形成される。
【００６０】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、素子形成領域となる素子形成層７（１３）の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができる信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６１】
以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
【００６２】
（付記１）下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする化合物半導体装置。
【００６３】
（付記２）前記第１のマスクの前記第１の開口の端部と、前記第２のマスクの前記第２の開口の端部とは、平面視により、平行する部位で一部重畳することを特徴とする付記１に記載の化合物半導体装置。
【００６４】
（付記３）前記第１のマスクは、前記第１の開口によりストライプ状に形成されていることを特徴とする付記１又は２に記載の化合物半導体装置。
【００６５】
（付記４）前記第１のマスクは、ストライプ状の長手方向が前記第１の化合物半導体層の結晶の<１−１００>方向に形成されていることを特徴とする付記３に記載の化合物半導体装置。
【００６６】
（付記５）前記第２のマスクの前記第２の開口は、格子状に形成されていることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
【００６７】
（付記６）下地層上に、素子分離領域に相当する部位に第１の開口を有する第１のマスクを形成する工程と、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように第１の化合物半導体層を形成する工程と、
前記第１の化合物半導体層上に、素子形成領域に相当する部位に第２の開口を有する第２のマスクを形成する工程と、
前記第２の開口を埋め込むように第２の化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【００６８】
（付記７）前記第１のマスクの前記第１の開口の端部と、前記第２のマスクの前記第２の開口の端部とは、平面視により、平行する部位で一部重畳することを特徴とする付記６に記載の化合物半導体装置の製造方法。
【００６９】
（付記８）前記第１のマスクは、前記第１の開口によりストライプ状に形成されることを特徴とする付記６又は７に記載の化合物半導体装置の製造方法。
【００７０】
（付記９）前記第１のマスクは、ストライプ状の長手方向が前記第１の化合物半導体層の結晶の<１−１００>方向に形成されることを特徴とする付記８に記載の化合物半導体装置の製造方法。
【００７１】
（付記１０）前記第２のマスクの前記第２の開口は、格子状に形成されることを特徴とする付記６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
【００７２】
（付記１１）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする電源回路。
【００７３】
（付記１２）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする高周波増幅器。
【符号の説明】
【００７４】
１ ＳｉＣ基板
２ 初期層
３ 下地層
３ａ 転位
４ 第１のマスク
４ａ，６ａ，１２ａ 開口
５ ＥＬＯ−ＧａＮ層
６，１２ 第２のマスク
６ｂ，１２ｂ 重畳部位
７，１３ 素子形成層
７ａ 電子走行層
７ｂ 電子供給層
８ ソース電極
９ ドレイン電極
１１ ゲート電極
２１ 一次側回路
２２ 二次側回路
２３ トランス
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体装置としての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極によって、高濃度の２次元電子ガス（Two-Dimensional Electron Gas：２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、電源装置及び高周波増幅器に用いる半導体装置として注目を集めている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２３０２３号公報
【特許文献２】特開２００６−２９８７５２号公報
【非特許文献】
【０００４】
【非特許文献１】III族窒化物半導体 （培風館 赤崎勇編著）
【非特許文献２】A. Sakai, H. Sunakawa and A. Usui, Appl. Phys. Lett., Vol. 71, No. 16 (1997)
【非特許文献３】B. Beaumont, Ph. Vennegues, and P. Gibart, phys. stat. sol. (b), 227, No. 1 (2001)
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ等の窒化物半導体装置は、一般に、基板上にＡｌＮ又はＧａＮ等の下地層をエピタキシャル成長した後、逐次に層構造を形成することで作製される。下地層は、基板との界面における格子不整合に起因する転位を多く含む。そのため、素子形成される上部層にも転位が伝搬し、上部層の結晶性が下地層に依存して悪化、或いは高品質化が抑制されるという問題がある。
【０００６】
上記問題の対処として、いわゆるＥＬＯ（Epitaxially Lateral Overgrowth）法による半導体層の成長が検討されている。この成長法を用いて、下地層の上方に開口を持つマスクを形成し、開口から選択的に化合物半導体を成長して横方向に展開し、マスクを埋め込んだ構造に化合物半導体層を形成する。マスク上に横方向成長した領域では、下地層から伝搬する転位がマスクでブロックされる。そのため、転位の上部層への伝搬が抑制される。
【０００７】
しかしながら、上記のようにＥＬＯ法で化合物半導体を成長する場合、下地層から上部層まで素子形成領域となる素子形成層を含むように一様に平坦に化合物半導体層が形成される。そのため、成長後の降温時に、化合物半導体層と基板との熱膨張係数差に基づく歪により、基板に大きな反りが発生したり、化合物半導体層に多数のクラックが発生し、素子形成領域における化合物半導体の結晶性が大きく損なわれる。
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、素子形成領域となる素子形成層の高品質化を実現し、また基板の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができる化合物半導体装置の製造方法及び化合物半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様は、下地層と、前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、前記第２の開口を埋め込むように形成された第２の化合物半導体層とを含む。
【００１０】
化合物半導体装置の製造方法の一態様は、下地層上に、素子分離領域に相当する部位に第１の開口を有する第１のマスクを形成する工程と、前記第１の開口を埋め込み、前記第１のマスク上を覆うように第１の化合物半導体層を形成する工程と、前記第１の化合物半導体層上に、素子形成領域に相当する部位に第２の開口を有する第２のマスクを形成する工程と、前記第２の開口を埋め込むように第２の化合物半導体層を形成する工程とを含む。
【発明の効果】
【００１１】
上記の各態様によれば、素子形成領域となる素子形成層の高品質化を実現し、また基板の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができる化合物半導体装置が実現する。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】第１の実施形態において、ＥＬＯ−ＧａＮの形成工程を説明するための概略断面図である。
【図４】第１の実施形態において、形成された第２のマスクを示す概略平面図である。
【図５】第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図６】第１の実施形態の変形例において、形成された第２のマスクを示す概略平面図である。
【図７】第２の実施形態による電源装置の概略構成を示す結線図である。
【図８】第３の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１３】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１４】
（第１の実施形態）
本実施形態では、化合物半導体装置として、いわゆるシングルヘテロ構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１及び図２は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１５】
先ず、図１（ａ）に示すように、ＳｉＣ基板１上に、初期層２及び下地層３を順次形成する。
詳細には、成長用基板として例えば半絶縁性のＳｉＣ基板１を用意し、ＳｉＣ基板１をＨ2雰囲気、基板温度１１００℃程度で１０分間の熱処理をした後、ＳｉＣ基板１上の全面に例えばＡｌＮを成長する。ＡｌＮは、例えば気相成長法、ここではＭＯＶＰＥ(Metal Organic Vapor Phase Epitaxy)法により、基板温度１１００℃で厚み１００ｎｍ程度に成長する。これにより、初期層２が形成される。初期層２は、下地層３を形成するための核形成層となる。初期層２として、ＡｌＮの代わりに低温成長ＡｌＮ（ＬＴ−ＡｌＮ）を堆積しても良い。ＬＴ−ＡｌＮは、基板温度６００℃程度で例えば厚み２０ｎｍ程度に成長する。初期層２としてＬＴ−ＡｌＮを用いた場合、転位の少ない上部層を形成するためのＬＴ−ＡｌＮの膜厚は５０ｎｍ以下であることが知られている（非特許文献１を参照）。
【００１６】
初期層２上に、例えばＭＯＶＰＥ法により、ＡｌＮ、ＧａＮ、又はＡｌＧａＮを成長する。これらの混晶を成長しても良い。成長温度は、ＡｌＮでは１０５０℃程度、ＧａＮでは１０００℃程度、ＡｌＧａＮではこれらの中間の１０２０℃程度とする。ここでは、例えばＧａＮを成長する。これにより、下地層３が形成される。下地層３の初期成長領域には、ＳｉＣ基板１と初期層２との界面における格子不整合に由来する転位を多く含む。そのため、転位の少ない高品質な素子形成層を成長すべく、下地層３を１μｍ程度の厚みに形成することが望ましい。
【００１７】
続いて、図１（ｂ）に示すように、下地層３上に、第１のマスク４を形成する。
詳細には、下地層３上にレジストを塗布し、レジストをリソグラフィーにより加工して、ＳｉＣ基板１の上方で素子形成領域（素子活性領域）に相当する部位を開口し、素子分離領域に相当する部位を覆うレジストマスクを形成する。下地層３上及びレジストマスク上の全面にマスク材料、ここではアルミナ（Ａｌ2Ｏ3）をスパッタ法等により例えば厚み１００ｎｍ程度に堆積する。所定の薬液を用い、レジストマスクをその上のアルミナと共に剥離する。
なお、第１のマスクの絶縁材料としては、Ａｌ2Ｏ3の代わりに、シリコン酸化物（ＳｉＯ2）等を用いても良い。
【００１８】
本実施形態では、素子分離領域はストライプ状に形成される。上記の剥離により、下地層３の表面で素子分離領域に相当する部位を露出するストライプ状の開口４ａを有し、素子形成領域に相当する部位を覆うストライプ状の第１のマスク４が形成される。ＥＬＯ成長を効率的に行うため、第１のマスク４のストライプの線幅、ピッチは、それぞれ５００ｎｍ程度、１μｍ程度とされる。後述するように、第１のマスク４では、ＥＬＯ法による横方向成長を助長すべく、開口４ａの端部の長手方向が規定される。
【００１９】
続いて、図１（ｃ）に示すように、ＥＬＯ−ＧａＮ層５を形成する。
本実施形態では、ＥＬＯ法によりＧａＮを成長する場合を例示するが、ＧａＮの代わりに、ＡｌＧａＮ等をＥＬＯ法により形成するようにしても良い。
ここで、ＥＬＯ−ＧａＮ層５の形成工程を、特に図３を用いて詳細に説明する。図３の各図では、図示の便宜上、下地層３から上方の構成部材のみを示す。
【００２０】
ＥＬＯ−ＧａＮ層５を形成する際には、図３（ａ）のように、上記した多くの転位３ａを含む下地層３上に、第１のマスク４が形成されている。第１のマスク４では、直上に形成されるＥＬＯ−ＧａＮ層５の積層方向である<０００１>方向に対する横方向である<１１−２０>方向への成長速度をより高めるため、開口４ａの端部の長手方向がＧａＮの<１−１００>方向とされる（非特許文献１，２を参照）。
【００２１】
そして、図３（ｂ）〜（ｄ）のように、下地層３及び第１のマスク４上に、ＥＬＯ−ＧａＮ層５を形成する。
ＥＬＯ法は、基板温度が例えば１０００℃程度で行われる。ＧａＮの原料ガスには、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガスと、Ｎ源であるアンモニア（ＮＨ3）ガスとの混合ガスを用いる。原料ガスは、キャリアガス（例えばＨ2）により反応炉へ供給される。後述するように、ＧａＮの素子形成層に侵入する転位を抑制するため、<０００１>方向及び<１１−２０>方向の成長速度の比が最適な値となるように、成長圧力及びＶ/ＩＩＩ比（ＴＭＧガスとＮＨ3ガスの流量比）を調整する。
【００２２】
下地層３の第１のマスク４の開口４ａで露出する表面から矢印Ａの方向に成長が開始され、図３（ｂ）のように開口４ａをＧａＮで充填する。その後、図３（ｃ）のように、更に矢印Ａの方向に成長すると共に、第１のマスク４上で矢印Ｂの方向に横方向成長してゆく。そして、図３（ｄ）のように、開口４ａを埋め込み第１のマスク４上を覆うＥＬＯ−ＧａＮ層５が形成される。
【００２３】
ＥＬＯ−ＧａＮ層では、<０００１>方向と<１１−２０>方向との成長速度の比に基づいて、成長過程におけるＧａＮの形状が異なる（非特許文献３を参照）。第１のマスクの開口からＥＬＯ−ＧａＮ層に貫通する転位は、成長過程のＧａＮの形状に依存してその向きを変える。<０００１>方向の成長速度に対して、<１１−２０>方向の成長速度が小さい場合には、開口に断面三角形型のＧａＮが形成され、貫通した転位は<１１−２０>方向に曲げられる。この場合、第１のマスク上のＧａＮにも転位が伝搬してしまう。
【００２４】
これに対して、本実施形態のように、<０００１>方向の成長速度に対して<１１−２０>方向の成長速度が十分に大きい場合には、第１のマスク４の開口４ａには、図３（ｃ）のように断面台形型のＧａＮが形成される。転位３ａは、ＧａＮの台形部分の上辺に向かって<０００１>方向にほぼ平行に伸びる。そのため、図３（ｄ）のように、第１のマスク４上の素子形成領域に相当する部位のＧａＮには、転位３ａは殆ど伝搬せず、当該部位における転位３ａの密度は極めて小さい。
【００２５】
続いて、図１（ｄ）に示すように、ＥＬＯ−ＧａＮ層５上に、第２のマスク６を形成する。第２のマスク６の平面図を図４に示す。
詳細には、ＥＬＯ−ＧａＮ層５上にレジストを塗布し、レジストをリソグラフィーにより加工して、ＳｉＣ基板１の上方で素子分離領域に相当する部位を開口し、素子形成領域に相当する部位を覆うレジストマスクを形成する。下地層３上及びレジストマスク上の全面に、後述する素子形成層の化合物半導体が成長しない絶縁材料、ここではシリコン酸化物（ＳｉＯ2）をＣＶＤ法等により例えば厚み１００ｎｍ程度に堆積する。所定の薬液を用い、レジストマスクをその上のシリコン酸化物と共に剥離する。これにより、ＥＬＯ−ＧａＮ層５の表面で素子形成領域に相当する部位を露出するストライプ状の開口６ａを有し、素子分離領域に相当する部位を覆うストライプ状の第２のマスク６が形成される。
なお、第２のマスクの絶縁材料としては、ＳｉＯ2の代わりに、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）等を用いても良い。
【００２６】
第２のマスク６は、その開口６ａの端部と、第１のマスク４の開口４ａの端部とが、平面視（上方から眺めた状況）により、平行する部位で一部重畳するように形成することが望ましい。図１（ｄ）に第２のマスク６の重畳部位６ｂとして示す。このように第２のマスク６を形成することにより、後述する素子形成層の形成時に、化合物半導体内に侵入しようとする転位３ａが重畳部位６ｂでブロックされ、転位３ａの侵入が阻止される。
【００２７】
続いて、図２（ａ）に示すように、素子形成層７を形成する。
詳細には、例えばＭＯＶＰＥ法により、ＧａＮ及びＡｌＧａＮを順次成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
【００２８】
第２のマスク６の開口６ａから露出する、ＥＬＯ−ＧａＮ層５の表面に、ＧａＮ及びＡｌＧａＮを順次成長する。ＧａＮの原料ガスには、Ｇａ源であるＴＭＧガスと、Ｎ源であるＮＨ3ガスとの混合ガスを用いる。ＡｌＧａＮの原料ガスには、Ｇａ源であるＴＭＧガス、Ａｌ源であるＴＭＡ（トリメチルアルミニウム）ガス、及びＮ源であるＮＨ3ガスの混合ガスを用いる。各原料ガスは、キャリアガス（例えばＨ2）により反応炉へ供給される。ＧａＮは基板温度１０００℃程度で厚み１μｍ程度に、ＡｌＧａＮは基板温度１０２０℃程度で厚み２０ｎｍ程度に成長する。ＡｌＧａＮのＡｌ比率は、ＧａＮとの格子不整合による結晶性の劣化を防止するため、０．３（３０％）以下とする。以上により、第２のマスク６の開口６ａには、ＧａＮからなる電子走行層７ａ及びＡｌＧａＮからなる電子供給層７ｂが積層され、素子形成層７が形成される。
【００２９】
本実施形態では、先ずＥＬＯ−ＧａＮ層５を形成した後に、第２のマスク６により形成位置が規制された素子形成層７を形成する。この場合、ＥＬＯ法により下地層から上部層まで素子形成領域となる素子形成層を含むように一様に平坦に化合物半導体を成長する場合等とは異なり、ＳｉＣ基板１には反りが発生せず、クラックの発生もない。そのため、素子形成層７は優れた結晶性に形成される。
【００３０】
第２のマスク６は、素子形成層７のＧａＮ及びＡｌＧａＮの成長時において、素子形成層７への転位３ａの伝搬をブロックして阻止する。また、第２のマスク６は、素子分離領域を覆うように形成された絶縁膜であって、隣り合う素子形成層７同士を電気的に分離する素子分離構造となる。このように、第２のマスク６は、転位３ａの素子形成層７への伝搬防止機能と、素子分離機能との双方を兼ね備えている。
【００３１】
続いて、図２（ｂ）に示すように、リフトオフ法により、ソース電極８及びドレイン電極９を形成する。
詳細には、電子供給層７ｂ上にレジストを塗付し、リソグラフィーによりレジストを加工して、ソース電極の形成部位及びドレイン電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばＴｉ／Ａｌを用い、蒸着法等により、各開口を埋め込むようにレジストマスク上にＴｉ／Ａｌを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において例えば６００℃程度で熱処理し、オーミックコンタクトを確立する。以上により、電子供給層７ｂ上には、ソース電極８及びドレイン電極９が形成される。
【００３２】
続いて、図２（ｃ）に示すように、リフトオフ法により、ゲート電極１１を形成する。
詳細には、先ず、電子供給層７ｂ上にレジストを塗付し、リソグラフィーによりレジストを加工して、ゲート電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばＮｉ／Ａｕを用い、蒸着法等により、開口を埋め込むようにレジストマスク上にＮｉ／Ａｕを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するＮｉ／Ａｕを除去する。以上により、電子供給層７ｂ上には、ソース電極８とドレイン電極９との間にゲート電極１１が形成される。
【００３３】
しかる後、保護膜としてＳｉＮ等のパッシベーション膜の形成、ソース電極８、ドレイン電極９、及びゲート電極１１と接続される配線の形成等の諸工程を経る。これにより、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３４】
なお、本実施形態では、ゲート電極１１が電子供給層７ｂ上にショットキー接合されるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示したが、これに限定されるものではない。例えば、ソース電極８及びドレイン電極９を形成した後に、電子供給層７ｂ上にＳｉＯ2等の薄い絶縁膜を堆積してゲート絶縁膜を形成し、電子供給層７ｂ上にゲート絶縁膜を介してゲート電極１１を形成するようにしても良い。この場合、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３５】
以上説明したように、本実施形態によれば、素子形成領域となる素子形成層７の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００３６】
―変形例―
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、素子形成領域の形状が異なる点で第１の実施形態と相違する。なお、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
図５は、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００３７】
先ず、第１の実施形態と同様に、図１（ａ）〜図１（ｃ）の諸工程を実行する。
続いて、図５（ａ）に示すように、ＥＬＯ−ＧａＮ層５上に、第２のマスク１２を形成する。本例では、素子分離領域を格子状に形成し、これにより素子形成領域を言わば碁盤目状に形成する。第２のマスク１２の平面図を図６に示す。
【００３８】
詳細には、ＥＬＯ−ＧａＮ層５上にレジストを塗布し、レジストをリソグラフィーにより加工して、ＳｉＣ基板１の上方で素子分離領域に相当する部位を開口し、素子形成領域に相当する部位を覆う形状、即ち碁盤目状のレジストマスクを形成する。下地層３上及びレジストマスク上の全面に、後述する素子形成層の化合物半導体が成長しない絶縁材料、ここではシリコン酸化物（ＳｉＯ2）をＣＶＤ法等により例えば厚み１００ｎｍ程度に堆積する。所定の薬液を用い、レジストマスクをその上のシリコン酸化物と共に剥離する。これにより、ＥＬＯ−ＧａＮ層５の表面で素子形成領域に相当する部位を露出する碁盤目状の開口１２ａを有し、素子分離領域に相当する部位を覆う格子状の第２のマスク１２が形成される。
なお、第２のマスクの絶縁材料としては、ＳｉＯ2の代わりに、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）等を用いても良い。
【００３９】
第２のマスク１２は、その開口１２ａの端部で第１のマスク４の開口４ａの端部と平行な部位と、開口４ａの端部とが、平面視により、平行する部位で一部重畳するように形成することが望ましい。図４（ａ）に第２のマスク１２の重畳部位１２ｂとして示す。このように第２のマスク１２を形成することにより、素子形成層７の形成時に、化合物半導体内に侵入しようとする転位３ａが重畳部位１２ｂでブロックされ、転位３ａの侵入が阻止される。
【００４０】
続いて、図５（ｂ）に示すように、素子形成層１３を形成する。
詳細には、例えばＭＯＶＰＥ法により、ＧａＮ及びＡｌＧａＮを順次成長する。ＭＯＶＰＥ法の代わりに、ＭＢＥ法等を用いても良い。
【００４１】
第２のマスク１２の開口１２ａから露出する、ＥＬＯ−ＧａＮ層５の表面に、ＧａＮ及びＡｌＧａＮを順次成長する。ＧａＮの原料ガスには、Ｇａ源であるＴＭＧガスと、Ｎ源であるＮＨ3ガスとの混合ガスを用いる。ＡｌＧａＮの原料ガスには、Ｇａ源であるＴＭＧガス、Ａｌ源であるＴＭＡ（トリメチルアルミニウム）ガス、及びＮ源であるＮＨ3ガスの混合ガスを用いる。各原料ガスは、キャリアガス（例えばＨ2）により反応炉へ供給される。ＧａＮは基板温度１０００℃程度で厚み１μｍ程度に、ＡｌＧａＮは基板温度１０２０℃程度で厚み２０ｎｍ程度に成長する。ＡｌＧａＮのＡｌ比率は、ＧａＮとの格子不整合による結晶性の劣化を防止するため、０．３（３０％）以下とする。以上により、第２のマスク１２の開口１２ａには、ＧａＮからなる電子走行層１３ａ及びＡｌＧａＮからなる電子供給層１３ｂが積層され、素子形成層１３が形成される。
【００４２】
本例では、先ずＥＬＯ−ＧａＮ層５を形成した後に、第２のマスク１２により形成位置が規制された素子形成層１３を形成する。この場合、ＥＬＯ法により下地層から上部層まで素子形成領域となる素子形成層を含むように一様に平坦に化合物半導体を成長する場合等とは異なり、ＳｉＣ基板１には反りが発生せず、クラックの発生もない。そのため、素子形成層１３は優れた結晶性に形成される。
【００４３】
第２のマスク１２は、素子形成層１３のＧａＮ及びＡｌＧａＮの成長時において、素子形成層１３への転位３ａの伝搬をブロックして阻止する。また、第２のマスク１２は、素子分離領域を覆うように形成された絶縁膜であって、隣り合う素子形成層１３同士を電気的に分離する素子分離構造となる。このように、第２のマスク１２は、転位３ａの素子形成層１３への伝搬防止機能と、素子分離機能との双方を兼ね備えている。
【００４４】
しかる後、図５（ｃ）に示すように、第１の実施形態の図２（ｂ），（ｃ）と同様に、電子供給層１３ｂ上にソース電極８及びドレイン電極９と、ゲート電極１１とを順次形成する。
【００４５】
しかる後、保護膜としてＳｉＮ等のパッシベーション膜の形成、ソース電極８、ドレイン電極９、及びゲート電極１１と接続される配線の形成等の諸工程を経る。これにより、本例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４６】
なお、本例では、ゲート電極１１が電子供給層１３ｂ上にショットキー接合されるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示したが、これに限定されるものではない。例えば、ソース電極８及びドレイン電極９を形成した後に、電子供給層１３ｂ上にＳｉＯ2等の薄い絶縁膜を堆積してゲート絶縁膜を形成し、電子供給層１３ｂ上にゲート絶縁膜を介してゲート電極１１を形成するようにしても良い。この場合、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４７】
以上説明したように、本例によれば、素子形成領域となる素子形成層１３の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４８】
なお、第１の実施形態及びその変形例では、基板としてＳｉＣ基板１を用いているが、これに限定されるものではない。電界効果トランジスタの機能を持つエピタキシャル構造の部分が窒化物半導体を用いていれば、サファイア、Ｓｉ、ＧａＡｓ等、他の基板を用いても問題ない。また、基板の導電性は、半絶縁性、導電性を問わない。また、第１の実施形態及びその変形例におけるソース電極８、ドレイン電極９及びゲート電極１１の各電極の層構造は一例であり、単層・多層を問わず他の層構造であっても問題ない。また、各電極の形成方法についても一例であり、他の如何なる形成方法でも問題ない。また、第１の実施形態及びその変形例では、ソース電極８及びドレイン電極９の形成時に熱処理を行っているが、オーミック特性が得られるならば熱処理を行わなくとも良く、またゲート電極１１の形成後に更なる熱処理を施しても良い。
【００４９】
（第２の実施形態）
本実施形態では、第１の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図７は、第２の実施形態による電源装置の概略構成を示す結線図である。
【００５０】
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
【００５１】
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００５２】
本実施形態では、素子形成領域となる素子形成層７（１３）の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００５３】
（第３の実施形態）
本実施形態では、第１の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図８は、第３の実施形態による高周波増幅器の概略構成を示す結線図である。
【００５４】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図８では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
【００５５】
本実施形態では、素子形成領域となる素子形成層７（１３）の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００５６】
（他の実施形態）
第１〜第３の実施形態及び変形例では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００５７】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第３の実施形態及び変形例では、電子走行層がＧａＮ、電子供給層がＩｎＡｌＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００５８】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、素子形成領域となる素子形成層７（１３）の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができる信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００５９】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上記した第１〜第３の実施形態及び変形例では、電子走行層がＧａＮ、電子供給層がＩｎＡｌＧａＮで形成される。
【００６０】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、素子形成領域となる素子形成層７（１３）の高品質化を実現し、またＳｉＣ基板１の反りを低減させると共に確実な素子分離を図り、信頼性の高い装置構成を得ることができる信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６１】
以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
【００６２】
（付記１）下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする化合物半導体装置。
【００６３】
（付記２）前記第１のマスクの前記第１の開口の端部と、前記第２のマスクの前記第２の開口の端部とは、平面視により、平行する部位で一部重畳することを特徴とする付記１に記載の化合物半導体装置。
【００６４】
（付記３）前記第１のマスクは、前記第１の開口によりストライプ状に形成されていることを特徴とする付記１又は２に記載の化合物半導体装置。
【００６５】
（付記４）前記第１のマスクは、ストライプ状の長手方向が前記第１の化合物半導体層の結晶の<１−１００>方向に形成されていることを特徴とする付記３に記載の化合物半導体装置。
【００６６】
（付記５）前記第２のマスクの前記第２の開口は、格子状に形成されていることを特徴とする付記１〜４のいずれか１項に記載の化合物半導体装置。
【００６７】
（付記６）下地層上に、素子分離領域に相当する部位に第１の開口を有する第１のマスクを形成する工程と、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように第１の化合物半導体層を形成する工程と、
前記第１の化合物半導体層上に、素子形成領域に相当する部位に第２の開口を有する第２のマスクを形成する工程と、
前記第２の開口を埋め込むように第２の化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【００６８】
（付記７）前記第１のマスクの前記第１の開口の端部と、前記第２のマスクの前記第２の開口の端部とは、平面視により、平行する部位で一部重畳することを特徴とする付記６に記載の化合物半導体装置の製造方法。
【００６９】
（付記８）前記第１のマスクは、前記第１の開口によりストライプ状に形成されることを特徴とする付記６又は７に記載の化合物半導体装置の製造方法。
【００７０】
（付記９）前記第１のマスクは、ストライプ状の長手方向が前記第１の化合物半導体層の結晶の<１−１００>方向に形成されることを特徴とする付記８に記載の化合物半導体装置の製造方法。
【００７１】
（付記１０）前記第２のマスクの前記第２の開口は、格子状に形成されることを特徴とする付記６〜９のいずれか１項に記載の化合物半導体装置の製造方法。
【００７２】
（付記１１）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする電源回路。
【００７３】
（付記１２）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする高周波増幅器。
【符号の説明】
【００７４】
１ ＳｉＣ基板
２ 初期層
３ 下地層
３ａ 転位
４ 第１のマスク
４ａ，６ａ，１２ａ 開口
５ ＥＬＯ−ＧａＮ層
６，１２ 第２のマスク
６ｂ，１２ｂ 重畳部位
７，１３ 素子形成層
７ａ 電子走行層
７ｂ 電子供給層
８ ソース電極
９ ドレイン電極
１１ ゲート電極
２１ 一次側回路
２２ 二次側回路
２３ トランス
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ
【特許請求の範囲】
【請求項１】
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする化合物半導体装置。
【請求項２】
前記第１のマスクの前記第１の開口の端部と、前記第２のマスクの前記第２の開口の端部とは、平面視により、平行する部位で一部重畳することを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第１のマスクは、前記第１の開口によりストライプ状に形成されていることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
下地層上に、素子分離領域に相当する部位に第１の開口を有する第１のマスクを形成する工程と、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように第１の化合物半導体層を形成する工程と、
前記第１の化合物半導体層上に、素子形成領域に相当する部位に第２の開口を有する第２のマスクを形成する工程と、
前記第２の開口を埋め込むように第２の化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項５】
前記第１のマスクの前記第１の開口の端部と、前記第２のマスクの前記第２の開口の端部とは、平面視により、平行する部位で一部重畳することを特徴とする請求項４に記載の化合物半導体装置の製造方法。
【請求項６】
前記第１のマスクは、前記第１の開口によりストライプ状に形成されることを特徴とする請求項４又は５に記載の化合物半導体装置の製造方法。
【請求項７】
変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする電源回路。
【請求項８】
入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする高周波増幅器。
【請求項１】
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする化合物半導体装置。
【請求項２】
前記第１のマスクの前記第１の開口の端部と、前記第２のマスクの前記第２の開口の端部とは、平面視により、平行する部位で一部重畳することを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第１のマスクは、前記第１の開口によりストライプ状に形成されていることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
下地層上に、素子分離領域に相当する部位に第１の開口を有する第１のマスクを形成する工程と、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように第１の化合物半導体層を形成する工程と、
前記第１の化合物半導体層上に、素子形成領域に相当する部位に第２の開口を有する第２のマスクを形成する工程と、
前記第２の開口を埋め込むように第２の化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項５】
前記第１のマスクの前記第１の開口の端部と、前記第２のマスクの前記第２の開口の端部とは、平面視により、平行する部位で一部重畳することを特徴とする請求項４に記載の化合物半導体装置の製造方法。
【請求項６】
前記第１のマスクは、前記第１の開口によりストライプ状に形成されることを特徴とする請求項４又は５に記載の化合物半導体装置の製造方法。
【請求項７】
変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする電源回路。
【請求項８】
入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
下地層と、
前記下地層上に形成された、素子分離領域に相当する部位に第１の開口を有する第１のマスクと、
前記第１の開口を埋め込み、前記第１のマスク上を覆うように形成された第１の化合物半導体層と、
前記第１の化合物半導体層上に形成された、素子形成領域に相当する部位に第２の開口を有する第２のマスクと、
前記第２の開口を埋め込むように形成された第２の化合物半導体層と
を含むことを特徴とする高周波増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１３４２４３（Ｐ２０１２−１３４２４３Ａ）
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願番号】特願２０１０−２８３５７９（Ｐ２０１０−２８３５７９）
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年７月１２日（２０１２．７．１２）
【国際特許分類】
【出願日】平成２２年１２月２０日（２０１０．１２．２０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]