【課題】電子素子等のデバイスを実装するには、炭化珪素基板の高周波損失が大きく、実際には電子素子を炭化珪素基板に実装できなかった。
【解決手段】２０ＧＨｚにおける高周波損失が２．０ｄＢ／ｍｍ以下の炭化珪素基板であれば、電子素子を実装して十分に動作させることができることを見出し、２．０ｄＢ／ｍｍ以上の高周波損失特性を有する炭化珪素基板を２０００℃以上で加熱する。この熱処理により２０ＧＨｚにおける高周波損失を２．０ｄＢ／ｍｍ以下にすることができた。また、ヒーターに窒素を流さないで、ＣＶＤにより炭化珪素基板を作製することによって高周波損失を２．０ｄＢ／ｍｍ以下にすることができた。 （もっと読む）

【課題】低転位であり、特に、窒化物半導体基板に内在する応力を抑制させて、反りの少ない窒化物半導体基板の製造方法を提供することを目的とする。
【解決手段】サファイア基板の（０００１）面上に、第１の窒化物半導体パターンを形成し、該第１の窒化物半導体パターンを成長核として第２の窒化物半導体層を成長させ、少なくとも前記サファイア基板を除去することを含む窒化物半導体基板の製造方法であって、第１の窒化物半導体パターンは、平面形状が三角形の複数の枠体によって形成され、該枠体の頂点のみを、隣接する枠体と共有するように規則的に配置されて構成される窒化物半導体基板の製造方法。 （もっと読む）

【課題】エピタキシャル層表面の付着パーテイクルが少なく、平滑な面取り部の形状を持ち、かつ酸素析出特性にも優れた、先端ＣＭＯＳに好適なエピタキシャルウェーハを、安定的にかつ低コストで製造することができる方法を提供することを目的とする。
【解決手段】シリコン単結晶基板上にエピタキシャル層を成長させることによりエピタキシャルウェーハを製造する方法において、前記シリコン単結晶基板上に、エピタキシャル層を成長させる工程と、該エピタキシャル層を成長させたシリコン単結晶基板を、６５０〜８００℃の温度で１時間以上保持した後に８５０℃以上の温度に昇温して、前記エピタキシャル層の表面に保護酸化膜を形成する工程と、該保護酸化膜を形成したシリコン単結晶基板の面取り部を研磨する工程と、その後、前記保護酸化膜を除去して、仕上げ洗浄を行う工程とを含むエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】歩留まり良く、正確に切断する窒化物系化合物半導体チップの製造方法を提供する。
【解決手段】ＧａＮ基板上に窒化物系化合物半導体が積層されたウエハーをチップ状に分離する方法であって、前記ＧａＮ基板を厚み１００μｍ以上２１０μｍ以下になるように研磨する工程と、前記ウエハーの窒化物系化合物半導体が積層された側に、前記ウエハーに対してカッターの中心軸の角度が６０°より大きく７５°より小さく、カッター押し込み深さが前記ＧａＮ基板の厚みの５％以下でカッターにより割り溝を形成する工程と、前記ウエハーを、窒化物系化合物半導体が積層された側から、またはＧａＮ基板側から、前記割り溝の位置に沿って、ブレード押し込み深さが前記ＧａＮ基板の厚みの２５％以上６０％以下でブレードにより荷重衝撃を与えて割断する工程と、を具備することを特徴とする。 （もっと読む）

【課題】応力のないエピタキシャル被覆させた半導体ウェハを提供する。
【解決手段】少なくとも前面がポリシングされた半導体ウェハを準備し、枚葉式エピタキシャル反応器中のサセプタに裁置し、１０００〜１２００℃の温度で化学気相蒸着によりエピタキシャル層をポリシングされた前面に設けることにより被覆するエピタキシャル被覆させた半導体ウェハの製造方法において、エピタキシャル被覆が行われた後に、前記半導体ウェハを１２００〜９００℃の温度範囲で、１秒あたり５℃より低い速度で冷却する。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体で構成される基板を生産する際の歩留まりを改善することを課題とする。
【解決手段】基板の表面から裏面まで貫通する貫通孔２０を有するＩＩＩ族窒化物半導体（Ａｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１））で構成される基板３０と、貫通孔２０の内部に充填され、貫通孔２０を塞ぐ、組成一様のＩＩＩ族窒化物半導体で構成される充填材４０と、を有するＩＩＩ族窒化物半導体基板１０を提供する。 （もっと読む）

【課題】非常に優れた形態的特徴を有し、例えばマイクロエレクトロニクスおよび／またはオプトエレクトロニクスデバイスおよびデバイス前駆体構造体を製作するための基板として使用される（Ａｌ、Ｇａ、Ｉｎ）Ｎ物品の製造方法を提供する。
【解決手段】エピタキシャルに適合できる犠牲型板１２を設けるステップと、単結晶（Ａｌ、Ｇａ、Ｉｎ）Ｎ材料１６を型板１２上に堆積して、犠牲型板１２と（Ａｌ、Ｇａ、Ｉｎ）Ｎ材料１６との間の界面１４を含む複合犠牲型板／（Ａｌ、Ｇａ、Ｉｎ）Ｎ物品１０を形成するステップと、複合犠牲型板／（Ａｌ、Ｇａ、Ｉｎ）Ｎ物品１０を界面修正して、犠牲型板１２を（Ａｌ、Ｇａ、Ｉｎ）Ｎ材料１６から分割し、独立（Ａｌ、Ｇａ、Ｉｎ）Ｎ物品１０を生じるステップにより、独立（Ａｌ、Ｇａ、Ｉｎ）Ｎ物品を製造する。 （もっと読む）

【課題】｛１１０｝面からの傾斜角度が小さくてもヘイズレベルが良好で、かつシリコン単結晶エピタキシャル層の層厚均一性も良好であり、更に表面欠陥の少ないシリコンエピタキシャルウェーハの製造方法を提供する。
【解決手段】シリコン単結晶基板の主表面上にシリコン単結晶エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、前記シリコン単結晶基板として、主表面が｛１１０｝面または｛１１０｝面からのオフアングル角度が０．５度未満のものを用い、かつ前記気相成長工程では、前記シリコン単結晶基板温度を１１７０℃〜１１９０℃として気相成長することを特徴とするシリコンエピタキシャルウェーハの製造方法。 （もっと読む）

【課題】発光デバイスの発光の波長領域内における波長の光に関して低い吸収係数を有し、かつ、所定値以下の比抵抗を有し、その発光デバイスに好適なＧａＮ基板を提供する。
【解決手段】ＧａＮ基板１０は、波長が３８０ｎｍの光および波長が１５００ｎｍの光に関する吸収係数が７ｃｍ^-1以上であり、少なくとも波長が５００ｎｍ以上７８０ｎｍ以下の光に関する吸収係数が７ｃｍ^-1未満であり、比抵抗が０．０２Ωｃｍ以下である。ここで、波長が５００ｎｍ以上７８０ｎｍ以下の光に関する吸収係数を７ｃｍ^-1未満とすることができる。 （もっと読む）

【課題】貫通ピットの無い窒化ガリウム系半導体基板を安価に得ることができる窒化ガリウム系半導体基板の製造方法を提供する。
【解決手段】窒化ガリウム系半導体基板の製造方法であって、気相成長装置内に、表面にピット２５を生じた窒化ガリウム系半導体層２０を有する基板を準備する第１の工程と、前記気相成長装置内で、前記窒化ガリウム系半導体層２０上に、非晶質又は多結晶のIII族窒化物のピット埋込層３０を形成して前記ピット２５を埋める第２の工程と、前記ピット埋込層３０を研磨により除去して前記窒化ガリウム系半導体層２０の表面を露出させる第３の工程と、を具備する。 （もっと読む）

【課題】基板上に成長したエピタキシャル成長層およびそれを用いたデバイス作製における歩留まりを向上させるために必要な外形形状を持つ窒化物半導体自立基板を提供する。
【解決手段】窒化物半導体からなる自立した単結晶基板を形成し、その単結晶基板を裏面から研磨して所定の厚さに形成する窒化物半導体自立基板において、単結晶基板の外周面に、その基板の表面側から角度θが７０°以上〜１３０°以下となる傾斜面が形成されているものである。 （もっと読む）

【課題】結晶性を良好に維持するとともに、成長させる結晶の面積を大きくする結晶成長方法、結晶基板、および半導体デバイスを提供する。
【解決手段】結晶成長方法によれば、複数の種基板１０を、種基板１０の成長する面が{００１}面となるように種基板１０の側部１１側にずらして配置する配置工程と、ハイドライド気相成長法により、複数の種基板１０の各々の表面１２上にＡｌ_xＩｎ_yＧａ_(1-x-y)Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）結晶２０を成長させる成長工程とを備えている。そして、成長工程では、複数の種基板１０の各々の表面１２上に成長した結晶２０の各々が一体化するように１１００℃を超えて１３００℃以下の温度で成長させることを特徴としている。 （もっと読む）

【課題】パワーＭＯＳＦＥＴ等のドリフト領域等に関して、スーパジャンクション構造を導入する方法として、トレンチフィル方式におけるＰカラム領域埋め込み用トレンチの埋め込みエピタキシプロセスを種々検討したところ、エピタキシャル成長時の高熱長時間処理により、埋め込みエピタキシャル層外へ拡散してしまうという問題があることが明らかとなった。
【解決手段】本願発明は、Ｎ型カラムとＰ型カラムが交互に繰り返されるスーパジャンクション構造を有するシリコン系パワー半導体装置において、前記Ｐ型カラムには、ボロン拡散抑制効果を有する元素が添加されている。 （もっと読む）

【課題】安価に、反りの少ない窒化物半導体を成長することができる窒化物半導体の成長方法を提供する。
【解決手段】本発明の窒化物半導体の成長方法は、気相成長法により、基板１０上に、窒化物半導体の結晶からなる第１凹凸構造３０を形成し、該第１凹凸構造３０の凸部の上部から窒化物半導体を選択的に成長させることにより、前記第１凹凸構造３０上に、窒化物半導体の結晶からなる第２凹凸構造３２を形成することを特徴とする。 （もっと読む）

【課題】（０００１）面以外の任意に特定される主面を有する、クラックの少ないＩＩＩ族窒化物結晶の製造方法を提供する。
【解決手段】２枚以上のシード基板を隣接して配置し、それらシード基板上にＩＩＩ族窒化物結晶を成長させるＩＩＩ族窒化物結晶の製造方法において、シード基板の境界線と成長させるＩＩＩ族窒化物結晶の＜０００１＞軸を主面に投影した直線とがなす角度をθとした場合、１以上の境界線が以下の（１）又は（２）を満たす。（１）０°＜θ＜９０°である。（２）θ＝０°である境界線（ｌ）が２本以上存在し、隣り合う境界線（ｌ）が同一直線上にない。 （もっと読む）

【課題】自重による基板素材の撓みを低減することができる基板及びその製造方法を提供する。
【解決手段】周縁部１ｂが支持された場合、自重による撓みを生じる基板素材の一面１ａには、自重による基板素材の撓みを低減し、基板素材の熱膨張係数より大きい熱膨張係数を有する膜が形成されている。 （もっと読む）

【課題】表面ラフネスが小さく、エピタキシャル膜の表面上のヘイズレベルが小さく、より微小サイズのＬＰＤについても検出可能であるエピタキシャルウェーハを提供することができ、さらに、ピット状欠陥の発生が低減されたエピタキシャルウェーハを提供を提供することにある。
【解決手段】シリコン基板上にエピタキシャル膜を形成するエピ膜形成工程（図１(ａ)）後、前記エピタキシャル膜の表面を酸化洗浄する酸化洗浄工程（図１(ｂ)）と、酸化洗浄工程後２４時間以内に、前記エピタキシャル膜の表面を研磨するエピ後研磨工程（図１(ｃ)）とを行うことを特徴とする。 （もっと読む）

【課題】酸化膜形成工程、酸化膜除去工程などを省略して製造コストを抑制しつつ、エピタキシャル層表面への欠陥（ピット）発生を低減したエピタキシャルウェーハを製造することができる方法を提供する。
【解決手段】シリコンウェーハ上にエピタキシャル層を形成するエピタキシャル層形成工程と、エピタキシャルウェーハの主面を研磨する研磨工程とを含むエピタキシャルウェーハの製造方法であって、エピタキシャル層形成工程後、研磨工程を行う直前まで、ウェーハを液体中で保管する保管工程を更に含むことを特徴とする、エピタキシャルウェーハの製造方法である。 （もっと読む）

【課題】大口径で主面の面方位が（０００１）および（０００−１）以外で主面内におけるキャリア濃度の分布が実質的に均一であるＧａＮ単結晶基板およびその製造方法を提供する。
【解決手段】本ＧａＮ単結晶基板２０ｐは、主面２０ｐｍの面積が１０ｃｍ²以上であり、主面２０ｐｍの面方位が（０００１）面または（０００−１）面２０ｃに対して６５°以上８５°以下で傾斜しており、主面２０ｐｍ内におけるキャリア濃度の分布が実質的に均一、たとえば主面２０ｐｍ内において平均キャリア濃度に対するキャリア濃度のばらつきが±５０％以内である。 （もっと読む）