【課題】縦型ＭＯＳトランジスタの小型化、それに伴い増加する寄生抵抗、寄生容量の低減。
【解決手段】基板と、基板上の絶縁膜と、基板上の絶縁膜上に形成された平面状半導体層と、平面状半導体層に形成される第１のドレイン／ソース領域、平面状半導体層上に形成される柱状半導体層、柱状半導体層上部に形成される第２のソース／ドレイン領域、及び柱状半導体層の側壁を包囲するように絶縁膜を介して形成されるゲート電極を含む第１及び第２のＭＯＳトランジスタとを備える半導体装置において、第１又は第２のＭＯＳトランジスタの第２のソース／ドレイン領域の上面の面積は、第１又は第２のＭＯＳトランジスタの柱状半導体層のそれぞれの上面の面積よりも大きく、第１のＭＯＳトランジスタの第１のドレイン／ソース領域の表面の少なくとも一部と第２のＭＯＳトランジスタの第１のドレイン／ソース領域の表面の少なくとも一部とを接続するシリサイド層が形成される。 （もっと読む）

【課題】縦型ＭＯＳトランジスタの小型化、及びそれに伴って増加する寄生抵抗、寄生容量を低減すること。
【解決手段】基板と、基板上の絶縁膜と、基板上の絶縁膜上に形成された平面状半導体層と、平面状半導体層に形成されるドレイン又はソース領域、平面状半導体層上に形成される柱状半導体層、柱状半導体層上部に形成されるソース又はドレイン領域、及び柱状半導体層の側壁を包囲するように絶縁膜を介して形成されるゲート電極を含む第１及び第２のＭＯＳトランジスタとを備える半導体装置において、第１のＭＯＳトランジスタの平面状半導体層に形成されるドレイン又はソース領域の表面の少なくとも一部と第２のＭＯＳトランジスタの平面状半導体層に形成されるドレイン又はソース領域の表面の少なくとも一部とを接続するシリサイド層が形成されている。 （もっと読む）

【課題】被測定体の表面形状を取得する半導体装置において、表面形状の高解像度化を図る。
【解決手段】被測定体６０と各電極２８、３７との間の静電容量を検出するための各素子２９、３８が設けられた第１容量検出回路層２０および第２容量検出回路層３０を積層にし、各素子２９、３８の各電極２８、３７を各トレンチ２６、３５によって保護膜５０まで引き伸ばす。これにより、容量検出回路層が一層の場合よりも一定面積当たりに配置できる素子２９、３８を増加させ、被測定体６０の表面形状を高解像度で検出する。 （もっと読む）

【課題】ＴＦＴに適したＳＯＩ基板およびその作製方法を提供する。またＳＯＩ基板を用いて信頼性の高い半導体装置及びその作製方法を提供する。
【解決手段】ＳＩＭＯＸ、ＥＬＴＲＡＮ、Ｓｍａｒｔ−Ｃｕｔに代表される技術を用いてＳＯＩ基板を作製するにあたって、主表面（結晶面）が｛１１０｝面である単結晶半導体基板を用いる。その様なＳＯＩ基板は下地となる埋め込み絶縁層と単結晶シリコン層との密着性が高く、信頼性の高い半導体装置を実現することが可能となる。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、支持基板と活性層との間に配置される絶縁膜（例えば、ＢＯＸ）にて構成される寄生容量を充放電する変位電流が発生することを抑制し、回路の誤動作を防止する。
【解決手段】低電位基準回路部ＬＶに形成されたシールド層３ｂをＧＮＤ電位とし、高電位基準回路部ＨＶに形成されたシールド層３ｂを仮想ＧＮＤ電位とする。これにより、変位電流が発生した場合には、高電位基準回路部ＨＶの仮想ＧＮＤ配線１７ｂから変位電流引抜き層１９およびシールド層３ｂを通じて支持基板２に至ったのち、低電位基準回路部ＬＶのシールド層３ｂおよび変位電流引抜き層１９を通じてＧＮＤ配線１７ａに流れる。したがって、変位電流が低電位基準回路部ＬＶに備えられた各種回路に流れることを防止でき、回路が誤動作してしまうことを防止することが可能となる。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、支持基板と活性層との間に配置される絶縁膜（例えば、ＢＯＸ）にて構成される寄生容量を充放電する変位電流が発生することを抑制し、回路の誤動作を防止する。
【解決手段】低電位基準回路部ＬＶに形成された第１サージ吸収層２ａがトレンチ分離部５ｂ内のドープトＰｏｌｙ−Ｓｉ８ｂを通じてＧＮＤ配線１７ａに電気的に接続されることでＧＮＤ電位とされ、高電位基準回路部ＨＶに形成された第２サージ吸収層２ｂがトレンチ分離部５ｂ内のドープトＰｏｌｙ−Ｓｉ８ｂを通じて仮想ＧＮＤ配線１７ｂに電気的に接続されることで仮想ＧＮＤ電位とされるようにする。 （もっと読む）

【課題】膜厚の異なるＳＯＩ層に複数種のトランジスタを形成した半導体装置において、複数種のトランジスタ間の素子分離が精度良く行える半導体装置及びその製造方法を得る。
【解決手段】ＳＯＩ層３は厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２を有し、厚膜ＳＯＩ領域１０１の上層部はエピタキシャルＳＯＩ層で形成され、このエピタキシャルＳＯＩ層の膜厚分、厚膜ＳＯＩ領域１０１のＳＯＩ膜厚ｔ１は、薄膜ＳＯＩ領域１０２のＳＯＩ膜厚ｔ２より厚い。厚膜ＳＯＩ領域１０１，薄膜ＳＯＩ領域１０２間は完全分離酸化膜１０ｆにより素子分離される。厚膜ＳＯＩ領域１０１内及び薄膜ＳＯＩ領域１０２内はそれぞれ部分分離酸化膜１０ｐにより隣接するトランジスタ間が素子分離される。完全分離酸化膜１０ｆ及び部分分離酸化膜１０ｐの上面は厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２におけるＳＯＩ層３の上面よりも高く形成される。 （もっと読む）

【課題】半導体素子の作製時に用いた基板から、半導体素子を含む素子形成層を剥離するときに、剥離によって発生した静電気による放電を抑える。
【解決手段】基板１０上に剥離層１２、素子形成層１１を形成する。素子形成層１１の上面には、後で剥離可能な支持基材１３が固定される。支持基材１３を介して、素子形成層１１を変形させ、素子形成層１１と剥離層１２の界面で剥離を生じさせる。剥離によって逐次現れる素子形成層１１および剥離層１２が純水などの液体１５で濡れるように、液体１５を供給しながら剥離を行う。液体１５により素子形成層１１および剥離層１２の表面に発生した電荷が拡散され、剥離帯電による放電をなくすことができる。 （もっと読む）

【課題】多数キャリアの移動度を向上させたＳＢＳＩデバイスを実現可能とした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】Ｓｉ基板１上にＳｉＧｅ層を形成する工程と、ＳｉＧｅ層上にＳｉ層５を形成する工程と、Ｓｉ層５及びＳｉＧｅ層をエッチングして、Ｓｉ層５及びＳｉＧｅ層を貫く支持体穴を形成する工程と、支持体穴に支持体１１、１２を形成する工程と、Ｓｉ層５をエッチングして、ＳｉＧｅ層を露出させる溝Ｈ１、Ｈ２を形成する工程と、溝Ｈ１、Ｈ２を介してＳｉＧｅ層をエッチングすることにより、Ｓｉ層５とＳｉ基板１との間に空洞部を形成する工程と、空洞部にＳｉＯ₂膜２３を形成する工程と、引っ張り応力を有する埋め込み膜３１を溝Ｈ１、Ｈ２に形成する工程と、を含む。支持体１１には引っ張り応力を有する絶縁膜を用い、支持体１２には圧縮応力を有する絶縁膜を用いる。 （もっと読む）

【課題】ＭＯＳトランジスタの寄生抵抗の低減化を図るとともに、ソース・ドレイン領域及びエクステンション部を構成するエピタキシャル成長領域の安定化を図った半導体装置の製造方法を得る。
【解決手段】ポリシリコンゲート５の側面にオフセット部をオフセットスペーサ用酸化膜３１及びオフセットスペーサ用窒化膜３２の２層構造で形成し、さらにその側面にサイドウォール用酸化膜３３及びダミーサイドウォール用窒化膜を形成した後、当該ダミーサイドウォール用窒化膜を熱燐酸を用いて除去する。その結果、選択エピ成長領域１２とポリシリコンゲート５との間に段差部１９が形成される。そして、ポリシリコンゲート５、上記酸化膜及び窒化膜３１〜３３をマスクとして、ゲート外ＳＯＩ領域３ｅ、選択エピ成長領域１１及び１２にＥｘｔ用不純物２２及びＨａｌｏ用不純物２３を順次注入，拡散する。 （もっと読む）

【課題】良好な特性を得ながら、小型化、高耐圧化および低消費電力化が可能な半導体装置を提供する。
【解決手段】この半導体装置１は、シリコンよりも大きいバンドギャップを有し、パワートランジスタ２が形成されたＳｉＣ層１１と、ＳｉＣ層１１の主表面１１ａよりも上側の所定領域に形成されるとともに、制御回路用のＮＭＯＳトランジスタ３およびＰＭＯＳトランジスタ４が形成され、ＳｉＣ層１１とは別の層からなるシリコン層２１と、ＳｉＣ層１１のパワートランジスタ２とシリコン層２１のＮＭＯＳトランジスタ３およびＰＭＯＳトランジスタ４とを接続するＡｌ配線５とを備える。 （もっと読む）

【課題】キャリアの移動度が高い歪ＳＯＩ構造を、結晶欠陥少なく且つ安価に形成できるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】Ｓｉ基板１上にＳｉＧｅ層とＳｉ層５とを順次形成し、その上にＳｉ₃Ｎ₄膜９、１３を形成する。次に、Ｓｉ₃Ｎ₄膜９、１３と、Ｓｉ層５及びＳｉＧｅ層を貫く支持体穴ｈを形成する。そして、支持体穴ｈを埋め込むようにＳｉＯ₂膜２１を形成する。次に、ＳｉＯ₂膜２１とＳｉ層５とを部分的にエッチングして、ＳｉＧｅ層を露出させる溝Ｈを形成する。そして、この溝Ｈを介してＳｉＧｅ層をエッチングすることにより、Ｓｉ層５とＳｉ基板１との間に空洞部２５を形成し、空洞部２５を埋め込むようにＳｉＯ₂膜を形成する。この際、Ｓｉ₃Ｎ₄膜９が有する圧縮応力と、Ｓｉ₃Ｎ₄膜１３が有する引っ張り応力とをＳｉ層５にそれぞれ作用させてＳｉ層５の歪を増大させる。 （もっと読む）

【課題】製造コストを低減しつつ、高速動作が可能な回路を有する半導体装置の作製方法を提供することを課題の一とする。または、該半導体装置を提供するための半導体基板の作製方法を提供することを課題の一とする。または、該半導体装置を用いた電子機器を提供することを課題の一とする。
【解決手段】基板上に非単結晶半導体層を形成した後、非単結晶半導体層の一部の領域上に単結晶半導体層を形成する。これにより、非単結晶半導体層を用いて大面積が必要とされる領域（例えば、表示装置における画素領域）の半導体素子を形成し、単結晶半導体層を用いて高速動作が求められる領域（例えば、表示装置における駆動回路領域）の半導体素子を形成することができる。 （もっと読む）

【課題】信号処理回路や大電力回路のような様々な回路を混載する場合にも１チップで対応でき、かつ、ＳＯＩ層の厚膜化を抑制できる構造の半導体装置を提供する。
【解決手段】ＳＯＩ基板４を用い、ＳＯＩ層１を小電力回路部Ｒ１とし、支持層２を大電力回路部Ｒ２とする。このため、ＳＯＩ層１の膜厚を小電力回路部Ｒ１を考慮した厚みにすれば良く、大電力回路部Ｒ２の耐圧等を考慮した厚みにしなくても良い。したがって、厚いＳＯＩ層内にウェル層を形成した場合のようなウェル層の境界部を無くすことが可能となり、寄生容量を無くせると共に、寄生容量に起因する消費電力の増大や演算速度の低下を防止することが可能となる。一方、大電力回路部Ｒ２を十分な厚みを有する支持層２に形成しているため、耐圧等も確保することが可能となる。 （もっと読む）

【課題】より動作特性の高い半導体装置の作製及び半導体集積回路の低消費電力化を課題とする。
【解決手段】同一基板平面上に形成されたＮ導電型薄膜トランジスタのチャネル領域とＰ導電型薄膜トランジスタのチャネル領域となる単結晶半導体層の結晶面方位が、それぞれの薄膜トランジスタにおいて最適な結晶面方位となるように形成する。このような構成とすることで、チャネルを流れるキャリア移動度が向上し、より動作特性の高い半導体装置を提供できる。また、低電圧で駆動することが可能となり、低消費電力化を図ることができる。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、支持基板と活性層との間の絶縁膜にて構成される寄生容量を充放電する変位電流が発生することを抑制し、回路の誤動作を防止する。
【解決手段】低電位基準回路部ＬＶの下と高電位基準回路部ＨＶの下にのみ支持基板２を残す。これにより、支持基板２のうち低電位基準回路部ＬＶの下の部分と高電位基準回路部ＨＶの下の部分とが絶縁部材３０にて絶縁された状態となる。このため、埋込酸化膜３のうち高電位基準回路部ＨＶと支持基板２との間に配置される部分にて構成される寄生容量と低電位基準回路部ＬＶと支持基板２との間に配置される部分にて構成される寄生容量が電気的に遮断される。したがって、寄生容量を充放電する変位電流の発生を抑制することができ、回路を誤動作させてしまわないようにできる。 （もっと読む）

【課題】バスに異常が発生したとしても当該異常状態を回避して通常動作を維持できるようにする。スイッチング素子をオフしたときにも生じる寄生素子によるリーク電流の発生を抑制して正常な切断を可能にする。
【解決手段】ハイサイドスイッチＳＷＨが高電位側バスＤｎＨの入力端子ＩＮＨと出力端子ＯＵＴＨとの間に接続されていると共に、ロウサイドスイッチＳＷＬが低電位側バスＤｎＬの入力端子ＩＮＬと出力端子ＯＵＴＬとの間に接続されているため、当該スイッチＳＷＨおよびＳＷＬが共にオフすることでモジュール間のバス接続を確実に切断することができ、たとえバスに異常が発生したとしても安定した動作を保持できる。ロウサイドスイッチＳＷＬおよびハイサイドスイッチＳＷＨは、ＭＯＳトランジスタＭ１、Ｍ２がソース共通で直列接続されているため寄生素子が発生しにくく、ゲート‐ソース間が抵抗接続されているため幅広い電圧範囲に対して確実にバス接続を切断することができる。 （もっと読む）

【課題】応答性に優れ、瞬間的な動作や過大入力がある場合においてもダイオード素子の順方向動作時の損失増加や過剰電流による絶縁ゲートトランジスタ素子の破壊を防止できる小型の半導体装置を提供する。
【解決手段】絶縁ゲートトランジスタ素子２１とダイオード素子２２とが同じ半導体基板に形成され、絶縁ゲートトランジスタ素子２１とダイオード素子２２が逆並列に接続されてなる半導体装置６０であって、ダイオード素子２２に電流が流れた場合に、絶縁ゲートトランジスタ素子２１のゲート（Ｇ）端子の電位を下げて、該絶縁ゲートトランジスタ素子２１のゲートをオフする第１制御トランジスタ素子ＳＴ１が、前記半導体基板に形成されてなる半導体装置６０とする。 （もっと読む）

【課題】大型の絶縁基板上に、大面積を有する単結晶半導体層を形成することを課題とする。
【解決手段】単結晶半導体インゴットの側面に第１の多孔層及び第２の多孔層を形成し、第２の多孔層上の一部に、溝と単結晶半導体層を形成し、大型絶縁基板上に、単結晶半導体インゴットを貼り合わせ、第１の多孔層と第２の多孔層の界面に、ウォータージェットを当て、単結晶半導体層を大型絶縁基板に貼り合わせる単結晶半導体層の形成方法、あるいは、結晶性半導体インゴットに水素イオンを照射し、結晶性半導体インゴット中に水素イオン照射領域を形成し、結晶性半導体インゴットを加熱しながら大型絶縁基板上で回転させ、水素イオン照射領域から結晶性半導体層を分離し、大型絶縁基板上に貼り合わせる結晶性半導体層の形成方法に関する。 （もっと読む）

【課題】ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる単結晶半導体層を備えた半導体基板の作製方法を提供することを目的の一とする。また、そのような半導体基板を用いた信頼性の高い半導体装置を作製することを目的の一とする。
【解決手段】単結晶半導体基板より支持基板に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層を有する半導体基板を用いる。従って、単結晶半導体層は結晶欠陥も低減され結晶性が高く、かつ平坦性も高い。 （もっと読む）