【課題】リーク電流の増大を抑制できるフォトセンサー及びその製造方法を提供することを目的とする。
【解決手段】本発明にかかるフォトセンサーは、半導体層を有するフォトダイオード１００を備える。半導体層は、例えば、ｎ型半導体層９、ｉ型半導体層１０、及びｐ型半導体層１１を有する。また、フォトセンサーは、透明導電膜から形成された透明電極１２と、半導体層と透明電極１２との間に形成された窒素含有半導体層１１ａとを有するものである。 （もっと読む）

【課題】光受信モジュールに実装される端面入射型受光素子の製造コスト及び製造工程における歩留まりの低下を抑える。
【解決手段】端面入射型受光素子１０が、光を吸収するための光吸収層１５が設けられ、光を伝搬する導波路３４の出射端面から出射した光が光吸収層１５の受光端面に入射するようサブキャリア２０に実装されるように構成されており、受光素子１０のサブキャリア２０への実装面に、光吸収層１５を有し光吸収層１５の層厚方向にメサ状に突出形成された受光部１６と、受光素子１０がサブキャリア２０に実装された状態でサブキャリア２０に当接してサブキャリア２０に対して光吸収層１５の層厚方向に受光素子１０を位置決めできる受光素子高さ基準面１７を有する突出形成された位置決め突出部１８と、から成る段差構造が形成されており、受光部１６頂面が基準面に対して低く凹んだ状態に形成されている。 （もっと読む）

【課題】暗電流を低減でき、かつ、高速応答が可能な光検出器を提供する。
【解決手段】ｎ^＋型ｃ−Ｇｅ層２、ｉ型ｃ−Ｇｅ層３およびｐ^＋型ｃ−Ｇｅ層４が光導波路３０に近接してシリコン基板１上に積層される。光導波路３０は、クラッド２０に接してクラッド２０上に形成されている。ｎ^＋型ｃ−Ｇｅ層２の膜厚（０．６μｍ）がクラッド２０の厚み（１．４μｍ）よりも薄く、かつ、ｎ^＋型ｃ−Ｇｅ層２の膜厚とｉ型ｃ−Ｇｅ層３の膜厚との合計（２．０μｍ）がクラッド２０の厚みと光導波路３０の厚みとの合計（１．７μｍ）よりも大きい。その結果、光導波路３０中を伝搬する光は、光検出器１０のｉ型ｃ−Ｇｅ層３へ入射され、ｎ^＋型ｃ−Ｇｅ層２およびｐ^＋型ｃ−Ｇｅ層４へ入射されない。 （もっと読む）

【課題】例えば、感度が高められた光電変換素子、及び光電変換装置、並びにイメージセンサを提供する。
【解決手段】下電極（１５１ｅ）は、基板（１０）上に形成されたゲート絶縁膜（４１）、絶縁膜（４２）、（４３）及び（４４）のうちアクリル樹脂の有機樹脂から構成された絶縁膜（４３）上に形成されている。下電極（１５１ｅ）は、基板（１０）上における断面形状が凹凸形状であり、且つ入射光に対して斜めに交差する光反射面を有している。したがって、下電極（１５１ｅ）によれば、フォトセンサ（１５１）の上側からフォトセンサ（１５１）に入射した入射光のうちｎ型半導体層（１５１ｂ）、受光層（１５１ｃ）及びｐ型半導体層（１５１ｄ）を透過した光を、入射光の入射方向とは別の方向に散乱させることが可能である。 （もっと読む）

【課題】シリコンフォトダイオードであって、近赤外の波長帯域に十分な分光感度特性を有しているフォトダイオードの製造方法及びフォトダイオードを提供すること。
【解決手段】半導体基板２を絶縁層４が露出するまでドライエッチングすることにより、半導体基板２を貫通して絶縁層４に至る孔Ｈ１を光感応領域Ｓ１に対応する位置に形成する。次に、ｎ^＋型埋込み層６の孔Ｈ１に露出する面７に、不規則な凹凸２２を形成する。絶縁層４のｎ^＋型埋込み層６の孔Ｈ１に露出する面にピコ秒〜フェムト秒パルスレーザ光が照射されると、絶縁層４が除去されると共に、ｎ^＋型埋込み層６の孔Ｈ１に露出する面７がピコ秒〜フェムト秒パルスレーザ光に荒らされ、不規則な凹凸２２が面７の全面に形成される。次に、不規則な凹凸２２が形成された基板を熱処理する。 （もっと読む）

【課題】信頼性に優れた赤外線検出素子を提供する。
【解決手段】赤外線検出素子は、Ｎ型のＩｎＡｓからなる半導体基板１と、半導体基板１上に形成されたＩｎＡｓ_Ｘ１Ｓｂ_１−Ｘ１を含むバッファ層２，３，４と、バッファ層２，３，４上に形成されたＩｎＡｓ_Ｘ２Ｓｂ_１−Ｘ２からなる光吸収層５と、光吸収層５上に形成されたＩｎＰＳｂからなるキャップ層６とを備えている。組成比Ｘ１は、組成比Ｘ２よりも大きく、組成比Ｘ１は、半導体基板１から光吸収層５に近づくに従って段階的に減少しており、キャップ層６の表面から光吸収層５内にＰ型不純物が添加されてなる。なお、半導体基板１としてＩｎＳｂを用いた場合には、組成比の関係は逆となる。 （もっと読む）

【課題】一つの部品で多方向からの光を検知することが可能な光センサを提供する。
【解決手段】透光性を有する基板１０１に複数の検出素子を有し、該検出素子は並列に接続され、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３）―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等の透光性を有する導電膜で形成された第１の透明電極１０２を有し、第１の透明電極１０２に接続される配線１０３、第１の半導体膜１０４、金属電極（極性：マイナス）１０５、及び金属電極１０５に接続される配線１０６によって第１の検出素子を構成し、第１の透明電極（極性：プラス）１０２、第１の透明電極１０２に接続される配線１０３、第２の半導体膜１０７、第２の透明電極（極性：マイナス）１０８、及び第２の透明電極１０８に接続される配線１０９によって第２の検出素子を構成する。 （もっと読む）

【課題】発光装置および受光装置をモノリシックに集積することができる受発光装置を提供する。
【解決手段】半導体層１０３は分離溝３００によって発光領域１００と受光領域２００とに分離され、活性層１０６のうちの少なくとも一部は利得領域１４０を構成し、利得領域は第１側面１０５に設けられた第１端面から第１側面に設けられた第２端面まで連続しており、第１端面から第２端面までの間に利得領域に生じる光を反射させる反射面を有し、反射面にはミラー部１７０が設けられ、第１端面から延びる第１部分１４２および第２端面から延びる第２部分１４４は第１側面の垂線に対して傾いた方向に向かって設けられ、第１部分に生じる光の一部は反射面において反射して第２端面から出射され、第２部分に生じる光の一部は反射面において反射して第１端面から出射され、利得領域に生じる光の一部はミラー部を透過し、受光領域の半導体層１０３は透過した光を受光する。 （もっと読む）

【課題】受光に起因しないｐｎ接合容量を低減し、かつ、素子の小サイズ化に有利な半導体受光素子を提供する。
【解決手段】本実施形態の半導体受光素子１は、ｎ型半導体基板１０１と、ｎ型半導体基板１０１に形成されたメサ状の受光領域１１０と、受光領域１１０の上面に設けられた受光面１１９と、受光領域１１０上に形成されたｐ型電極１１２と、を有する。受光領域１１０は、ｐ型コンタクト層を備える。ｐ型コンタクト層は、受光面１１９の直下に形成されている。ｐ型電極１１２は、受光面１１９内に配置されている。 （もっと読む）

【課題】光電変換層のエッチングを段階的に行うことで、端部の側面が異なるテーパ角を
有する光電変換素子を提供する。
【解決手段】ｐｉｎ型の光電変換素子はｐｎ型と比べて応答速度が高速であるが、暗電流
が大きいという欠点がある。この暗電流の一因は、エッチングで発生したエッチング残渣
が光電変換層の端部の側面に堆積し、このエッチング残渣を介して導通することによるも
のだと考えられる。そこで、従来は単一面のテーパ形状であった端部の側面を二段階のテ
ーパ形状にし、光電変換層のｐ層の端部の側面とｎ層の端部の側面が同一面上に存在しな
い構成とすることで、光電変換素子のリーク電流を低減する。 （もっと読む）

半導体構造体は、基板（１２）と、基板（１２）の上面を覆うシード層（１６）と、シード層（１６）を覆って配置される半導体層（２０）と、半導体層（２０）中のトランジスタデバイス（２２、２４）とを備え、基板（１２）はその中に開口部（４２）を備え、該開口部（４２）は基板（１２）の底面から延在して、シード層（１６）の底面で終端し、光電気構造体（４４）はシード層（１６）の底面上に配置される。 （もっと読む）

【課題】半導体層のエッジ部分の形状バラツキに起因する電流バラツキを低減すると共に特性劣化を抑制し、更に外乱の影響を防止する光センサ素子を提供することを課題とする。
【解決手段】電流方向における半導体層（真性領域３）のエッジ部分をＰ＋拡散領域にしたので、このエッジ部分がアノード電極６となり、光センサ素子の性能を決める電流がエッジ部分に流れることを防止できる。これにより、シリコンエッジの形状バラツキに起因する電流バラツキを低減すると共に特性劣化を抑制し、更に外乱の影響を防止することができる。 （もっと読む）

【課題】 半絶縁性InP基板上に作製する特性の優れた光半導体装置を提供することが課題である。
【解決手段】 導電性InP基板上にRu-InP層を備えた半絶縁性基板を用いるか、Ru-InP基板或いはFe-InP基板上にRu-InP層を備えた半絶縁性基板を用い、半導体層の積層順を基板側からｎ型半導体層／量子井戸層／ｐ型半導体層の順とする。 （もっと読む）

【課題】マトリクス状に配置した光電変換素子が捉える光の強度分布を、再現よく電気信号に変換して取り出せる大型のエリアセンサおよび、エリアセンサを搭載した書き込み速度が速く、表示ムラが少ない表示装置を提供する。
【解決手段】インジウム、ガリウム、および亜鉛を含む酸化物半導体を用いた薄膜トランジスタは、大面積基板にマトリクス状に配置することが容易であり、また特性にバラツキが少ない。インジウム、ガリウム、および亜鉛を含む酸化物半導体を用いた薄膜トランジスタで構成した特性にバラツキが少ない増幅回路と表示素子の駆動回路を用いて、マトリクス状に配置したフォトダイオードが捉える光の強度分布を再現よく電気信号に変換して取り出し、マトリクス状に配置した表示素子をムラなく駆動する。 （もっと読む）

【課題】外部環境に対しより安定した光検出機能を有する半導体装置を得ることを課題と
する。
【解決手段】第１のフォトダイオードと、遮光された第２のフォトダイオードと、ボルテ
ージフォロワ回路を含む第１の回路群と、第２の回路群と、補正用回路とを有し、第１の
フォトダイオードの出力は第１の回路群のボルテージフォロワ回路に入力され、第１の回
路群の出力は補正用回路に入力され、第２のフォトダイオードの出力は第２の回路を介し
て補正用回路に入力される。これら入力を補正用回路にて加算及び減算、もしくはそのい
ずれか一方を行うことで、第１のフォトダイオードにおける温度に起因した出力変動を除
去する。なお、第１のフォトダイオードには開放電圧が出力されるよう基準電位が供給さ
れ、第２のフォトダイオードには順方向のバイアスが印加されるよう電位が供給されてい
る。 （もっと読む）

【解決手段】本発明は、反射層(31)の少なくとも一部に直接形成され、光ビーム(35)によって照射される半導体層(33)の少なくとも一部を備えた光検出器に関しており、少なくとも１つのパッド(37)が、反射層の一部の反対側の半導体層の一部に形成されており、パッド及び反射層の一部は、金属か、又は負の誘電率を有する材料から形成されており、反射層の少なくとも一部と少なくとも１つのパッドとの間に形成された光共振器の厚さが、半導体層の光学指数に対する光ビームの波長の比率の４分の１より完全に小さく、一般的には比率の約10分の１である。
（もっと読む）

【課題】ｐｎ接合フォトダイオードの外周に高抵抗半導体層を形成したメサ型半導体受光素子では、再成長界面とｐ型層もしくはｎ型層が直接、接触する構造となっており、高抵抗半導体層でメサ側壁の欠陥や界面順位が低減されていても、完全に除去することは難しくリークパスの要因となる。また、ｐ型層やｎ型層中の不純物と高抵抗半導体層中の不純物が高抵抗半導体層の再成長中に相互に拡散して高抵抗半導体層の抵抗値が低くなり暗電流が増加する。
【解決手段】ｐ型領域と高抵抗半導体層の間にｉ型層を有することで埋め込み界面を流れる表面リーク電流を低減する事ができ、暗電流の少ない受光素子半導体受光素子を提供することができる。 （もっと読む）

【課題】製造過程における機械的強度の低下および製造コストの増大を抑制することのできる導波路一体型半導体受光素子を提供すること。
【解決手段】本実施形態による導波路一体型半導体受光素子においては、リッジ型光導波路１２０を経由して半導体基板表面に平行な方向に伝送された光は、半導体受光素子１１０に入射され、半導体受光素子１１０と光導波路１２０とが接する面１３０Ａと反対側の面である順メサ反射面１３０Ｂにて下方向に反射される。半導体基板方向に反射された光は、半導体受光素子１１０にて検知され、電気信号に変換される。半導体受光素子１１０にて発生した電気信号は、Ｎ型コンタクト形成部１４０及びＰ型コンタクト形成部１５０に接続された電極（図示せず）にて外部回路に取り出される。 （もっと読む）

【課題】強光を受光することで出力電流が低下した際に生じる実際の光強度とのばらつきを補正して出力することのできる光電変換装置を提供することを課題とする。
【解決手段】光電変換素子と、光電変換素子に照射される入射光量に応じた第１の電流を流すための回路を具備する光電流出力回路と、透過率ａ（０＜ａ＜１）の遮光膜で遮光された補正用光電変換素子を具備し、補正用光電変換素子に照射される入射光量に応じた光電流を１／ａ倍にした第２の電流を流すための回路を具備する光電流補正回路と、第２の光電流と第１の電流との差に応じた第３の電流を１／（１−ａ）倍にした第４の電流を流すための回路を具備する光電流加算回路と、第１の電流及び第４の電流の和に応じた電流を増幅して出力する回路を具備する増幅回路と、とを有する。 （もっと読む）

【課題】電流利得のばらつきを低減することができる半導体装置を提供する。
【解決手段】第１導電型の半導体基体１と、この半導体基体１の表面の一部に形成された、バイポーラトランジスタの第２導電型のコレクタ層２と、このコレクタ層２の一部に形成された、バイポーラトランジスタの第１導電型のベース層６と、このベース層６の一部に形成された、バイポーラトランジスタの第２導電型のエミッタ層７と、このエミッタ層７の直下の領域を除いた部分の半導体基体１に形成された、第１導電型の半導体層９とを含む半導体装置を構成する。 （もっと読む）