【課題】 本発明は、選択ソースラインと共通ソースライン間の漏れ電流を著しく減少させることが可能な半導体素子のパッシベーション膜形成方法及び半導体素子のパッシベーション膜構造を提供することを目的としている。
【解決手段】 半導体基板上に金属配線を形成する段階と、前記金属配線上にプラズマによる損傷を緩衝することが可能な第１パッシベーション膜のバッファ酸化膜を形成する段階と、前記バッファ酸化膜上に第２パッシベーション膜の高密度プラズマ（ＨＤＰ）膜を形成する段階と、前記第２パッシベーション膜上に第３パッシベーション膜を形成する段階とを含んで半導体素子のパッシベーション膜を形成する構成としたことを特徴とする。 （もっと読む）

【課題】 本発明の目的は、以下に記載の構成をとることにより従来と比較して優良な特性を有する薄膜トランジスターを作成するための方法を提供することにある。
【解決手段】 薄膜トランジスターは、アモルファスシリコンを堆積させ、ゲート構造を形成し、次いで、高圧酸化を用いて、層化構造を有する高性能ゲート酸化物を形成することにより作成される。 （もっと読む）

【課題】 遷移金属化合物膜を含むゲート絶縁膜を有する半導体装置のリーク電流及び閾値電圧のシフトを抑制する。
【解決手段】 半導体装置は、高誘電率材料である遷移金属化合物膜からなるゲート絶縁膜１０４と、ｎ型又はｐ型のドーパントを含み且つ多結晶シリコン又はシリコン化合物からなるゲート電極１０５とを備え、ゲート絶縁膜１０４に含まれる炭素及びハロゲン元素の総量が０．１atomic％以下となっている。このような純度の膜は、遷移金属をターゲットとするスパッタ法によって成膜することによって実現でき、特に、純度が９９．９９９atomic％以上の遷移金属をターゲットとして用いると確実に実現できる。 （もっと読む）

ウェハ用二層ＬＴＯ背面シール。二層ＬＴＯ背面シールは、第一の主要面と第二の主要面とを有する低応力ＬＴＯ層を含み、この場合、低応力ＬＴＯ層の第一の主要面はウェハの主要面の１つに隣接している。二層ＬＴＯ背面シールは、更に、第一の主要面と第二の主要面とを有する高応力ＬＴＯ層を含み、この場合、この場合、高応力ＬＴＯ層の第一の主要面は低応力ＬＴＯ層の第二の主要面に隣接している。
（もっと読む）

本発明は、ｌｏｗ−ｋ誘電体高分子のクラッキングを最小限に抑制するプロセスに関する。実施の一形態では、プラズマ蒸着された酸化シリコンＳｉＯ_Ｘで不動態化された金属層（２２０）上に配置される複合誘電体（２３０，２４０，２５０，２６０）を半導体基板（２００）上に形成する方法がある。その方法は、プラズマ蒸着された酸化シリコンＳｉＯ_Ｘ（２２０）で保護された金属層（２１０）上にスピンオン誘電体からなる第１の所定の厚さの第１の層を堆積させるステップ（３１０，３２０）を含む。次に、第２の所定の厚さの薄い応力緩和層（２４０）が、スピンオン誘電体からなる第１の層（２３０）上に堆積される（３３０）。薄い応力緩和層（２３０）上には、スピンオン誘電体からなる第３の所定の厚さの第２の層（２５０）が堆積される（３４０，３５０）。ｌｏｗ−ｋスピンオン誘電体は、水素メチルシルセスキオキサン（ＨＳＱ）及びメチルシルセスキオキサン（ＭＳＱ）を含んでいてもよい。
（もっと読む）

【課題】半導体デバイスの形成方法および該方法によって形成されたデバイスを提供すること。
【解決手段】第１の誘電材料（１２ａ〜ｆ）と第２の誘電材料（１４ａ〜ｆ）の互層を付着させる。ここで、第１の誘電材料と第２の誘電材料は異なる速度で選択的にエッチング可能である。誘電材料の互層内に第１のフィーチャ（２２、２４）を形成する。誘電材料の互層を選択的にエッチングして、第１の誘電材料を有するそれぞれの層内の第１の誘電材料の少なくとも一部分（２６）を除去し、第２の誘電材料は本質的にエッチングされていないままにしておく。 （もっと読む）

導電材料と誘電体層間の接着層を堆積させるために基板を処理する方法が提供される。一態様においては、本発明は、基板を処理する方法であって、導電材料が基板表面上に配置された基板を配置するステップと、基板表面を還元化合物、シリコンベースの化合物、又はその双方に曝すステップと、基板表面の少なくとも一部と該還元化合物、シリコンベースの化合物、又はその双方とを反応させるステップと、炭化シリコン層を真空を破壊せずに堆積させるステップと、を含む前記方法を提供する。 （もっと読む）

【課題】 ｈｉｇｈ−ｋゲート誘電体プロセスインテグレーションのための界面酸化プロセスの提供。
【解決手段】 界面酸化層を有した微細構造物を形成する方法は、この微細構造物内のｈｉｇｈ−ｋ層の形成と関係した基板の酸化特性を制御するように拡散フィルタ層を使用することにより提供される。拡散フィルタ層は、表面の酸化を制御する。界面酸化層は、拡散フィルタ層上へのｈｉｇｈ−ｋ層の堆積の後に実行される酸化プロセス中に、または拡散フィルタ層上へのｈｉｇｈ−ｋ層の堆積中に、形成されることができる。 （もっと読む）

【課題】半導体用途における誘電体膜を形成するためのシステム及び方法、特に、混合気化前駆体を用いて基板上に多成分誘電体膜を作製するためのシステム及び方法を提供する。
【解決手段】本発明は、気化した前駆体の混合物が、原子層堆積（ＡＬＤ）処理における単一パルス段階中にチャンバ内に一緒に存在して多成分膜を形成するような気化前駆体の混合をもたらすためのシステム及び方法を提供する。気化前駆体は、少なくとも１つの異なる化学成分から成り、そのような異なる成分が単層を形成して多成分膜を生成することになる。本発明の更に別の態様では、組成勾配を有する誘電体膜が提供される。 （もっと読む）

【課題】絶縁膜の埋め込み性が高く高集積化に適切に対応することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板の上方に強誘電体キャパシタを形成した後、強誘電体キャパシタを覆うＡｌ_２Ｏ_３膜を形成する。その後、Ａｌ_２Ｏ_３膜を覆う高密度プラズマ絶縁膜を、Ｏ_２ガス及びＳｉＨ_４ガスを用いて形成する。このとき、Ｏ_２ガスの流量をＳｉＨ_４ガスの流量の６乃至９倍とすると共に、半導体基板の温度を２８０℃乃至３２０℃とする。 （もっと読む）

【課題】配線容量を低減した多層配線構造部。
【解決手段】下地１１と、下地１１上に設けられている第１の配線層１２と、下地１１上に第１の配線層１２を被覆するように設けられていて、互いに隣接する第１の配線層１２間に凹部２２ｂを有するライナー絶縁膜２２と、凹部２２ｂに設けられている埋込み絶縁膜２４と、埋込み絶縁膜２４を被覆しているキャップ絶縁膜２６と、キャップ絶縁膜２６上に設けられている第２の配線層１４とを具えていて、埋込み絶縁膜２４は、ライナー絶縁膜２２及びキャップ絶縁膜２６よりも低い誘電率を有する絶縁性材料から構成されている。 （もっと読む）

【課題】多層配線構造体の製造工程のＳＯＧ膜のエッチバック工程で、第１の金属配線を露出しない構造とする。
【解決手段】表面に段差２３のある絶縁膜１上に選択的に第１の金属配線２を形成し、この第１の金属配線２上にメタル系絶縁膜であるチタン酸化膜３を形成する。その露出面に第１のＰ−ＴＥＯＳ膜４を形成する。チタン酸化膜３の直上を除く第１のＰ−ＴＥＯＳ膜４の表面にＳＯＧ膜５を形成し、チタン酸化膜３上とＳＯＧ膜５上に第２のＰ−ＴＥＯＳ膜６を形成する。最後に第２のＰ−ＴＥＯＳ膜６上に第２の金属配線７を形成して、多層配線構造体が完成する。ここでは２層の金属配線２、７を例に上げたが、さらに多層の配線構造体の場合も、同様に各膜を積層することで製作できる。 （もっと読む）