説明

Fターム[5F058BD02]の内容

絶縁膜の形成 (41,121) | 無機積層絶縁膜の構造、材料 (4,921) | 三層以上 (272)

Fターム[5F058BD02]に分類される特許

161 - 180 / 272


【課題】低誘電率絶縁材料を含む層間絶縁膜において、層間絶縁膜の機械的強度や耐圧を維持しつつ配線間容量を低減した配線構造を提供する。
【解決手段】層間絶縁膜に配線層が埋め込まれた配線構造において、配線層に隣接する層間絶縁膜が、拡散防止膜、多孔質絶縁膜、およびキャップ膜の3層構造からなり、キャップ膜がSiOCまたはSiOからなる。また、かかる配線構造の製造方法が、第1キャップ膜を選択的にエッチングするエッチング工程と、半導体基板の上面を覆うように、SiOCまたはSiOからなる第2キャップ膜を形成する工程とを含む。 (もっと読む)


【課題】耐湿性を向上させることができる半導体装置を得る。
【解決手段】GaAs基板11(半導体基板)上に第1,第2層目のパッシベーション膜15,16(第1パッシベーション膜)が形成されている。そして、パッシベーション膜15,16上に、触媒化学気相成長法を用いて、最上層のパッシベーション膜としてSiN膜19(第2パッシベーション膜)が形成されている。このように触媒化学気相成長で形成したSiN膜は、従来のようにプラズマ化学気相成長で形成したSiN膜に比べて吸湿性が低い。 (もっと読む)


【課題】酸化膜で配線層を被覆した場合に、配線層の電界腐食を促進させない半導体装置、及びその製造方法を提供する。
【解決手段】主面が絶縁性である基板上に設けられた配線層と、前記配線層を被覆する様に設けられた第1絶縁膜と、前記第1絶縁膜を被覆するように設けられた第2絶縁膜と、前記配線層、前記第1絶縁膜、及び前記第2絶縁膜の設けられた基板の主面側に、塗布法によって形成された平坦化膜と、を具備し、前記第1絶縁膜は、酸化膜であり、前記第2絶縁膜は、酸窒化膜又は窒化膜であること。 (もっと読む)


【課題】酸化シリコンより比誘電率の高い酸化物を含んで構成されるゲート絶縁膜を備えたMISトランジスタのトランジスタ特性を向上する。
【解決手段】基板SUBの主面上に酸化ハフニウムから構成される高誘電体層HK1を形成した後、基板SUBの主面を非酸化性雰囲気中で熱処理する。次いで、高誘電体層HK1上に、ALD法によって堆積された酸化ハフニウムから構成され、かつ、高誘電体層HK1より薄い酸素供給層HK2を形成し、さらに、窒化タンタルから構成されるキャップ層CLを形成した後、基板SUBの主面を熱処理する。 (もっと読む)


【課題】均一な組成を有し、結晶配向性に優れた、大面積のエピタキシャル膜やその製造方法、さらに、格子整合に優れたエピタキシャル膜をSi基板とのバッファ層として用いて、単一配向性結晶構造を有し、優れた特性を有し、大面積の圧電体素子、強誘電体素子や、それらの製造方法、液体吐出性能に優れ、大型の液体吐出ヘッドを提供する。
【解決手段】組成式(1):yA(1−y)B(式中、AはY、Scを含む希土類元素を含む元素を示し、BはZrを示し、yは0.03以上0.20以下の数値を示す。)で表される金属ターゲットを用い、膜厚が1.0nm以上10nm以下のSiO2層を表面に有するSi基板を加熱し、該基板上に、組成式(2):xA23−(1−x)BO2(式中、A、Bは式(1)におけるA、Bとそれぞれ同じ金属元素を示し、xが0.010以上0.035以下の数値を示す。)で表されるエピタキシャル膜を成膜する。 (もっと読む)


【課題】写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアホールとが接続することを防止できる半導体装置およびその製造方法を提供する。
【解決手段】隣り合う配線用導電層5はエアギャップ8を挟んでおり、材質に銅を含んでいる。導電性のキャップ層6は、配線用導電層5上に選択的に形成され、かつ配線用導電層5中の銅の拡散のバリアとして機能する。絶縁膜7は、配線用導電層5、キャップ層6およびエアギャップ8の上に延在し、かつキャップ層6の上面および側面を覆っている。上層配線用のビアホールはキャップ層6に達し、かつ絶縁膜7を貫通していない。 (もっと読む)


【目的】合わせずれにより下層配線層の絶縁膜が大きくエッチングされてしまうことを抑制する半導体装置の製造方法及びその方法で製造された半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、下層配線となるCu膜260と、Cu膜260の側面側に配置された有機絶縁膜220と、Cu膜260の側面側であって有機絶縁膜220上に配置された有機絶縁膜220よりも比誘電率が高いSiOC膜222と、SiOC膜222側に一部がはみ出して配置された、Cu膜260を上層配線265側へと接続するプラグ263と、Cu膜262のSiOC膜222側にはみ出した部分の下部に配置された、SiOC膜222よりもエッチングレートが低い膜質の改質膜280と、を備えたことを特徴とする。 (もっと読む)


【課題】例えばゲート絶縁層として用いる場合に特性の良好な絶縁層を形成することができる絶縁層の形成方法を提供する。
【解決手段】被処理基板Wの表面に絶縁層を形成する方法において、前記被処理基板の表面に露出するシリコンを窒化処理して前記シリコン基板の表面にシリコン窒化膜を形成する第1の窒化工程と、前記シリコン窒化膜が形成された被処理基板をN O雰囲気中で、且つ圧力を50〜70Torr(6665〜9331Pa)の範囲内に維持した状態で熱処理してシリコン酸窒化膜4を形成する第1のアニール工程と、を有する。これにより、例えばゲート絶縁層として特性の良好な絶縁層を形成する。 (もっと読む)


【課題】400℃以上の温度で原子層蒸着法により蒸着が可能な前駆体を用いて高密度を有する非晶質の高誘電絶縁膜形成を通じてキャパシタンス等価厚及び漏洩電流特性を向上させることができる半導体素子の製造方法を提供する。
【解決手段】高誘電絶縁膜(140)上に第3の絶縁膜(150)を形成する。第3の絶縁膜(150)は、NANDフラッシュ素子のフローティングゲートとコントロールゲートとの間の誘電体膜の上部酸化膜、キャパシタ製造工程ではキャパシタの下部電極とキャパシタの上部電極との間の層間絶縁膜として用いるために形成され、望ましくはHTO酸化膜で形成する。この場合、CVD方法(例えば、LPCVD方法)を用いて10〜50Åの厚さで形成する。これにより、第2の絶縁膜(130)、高誘電絶縁膜(140)及び第3の絶縁膜(150)からなるNANDフラッシュ素子においてOKO構造の高誘電体膜(160)が形成される。 (もっと読む)


【課題】特に、絶縁膜の誘電率上昇や絶縁性を劣化させること無くレジストポイズニングを抑制した配線加工技術を提供することである。
【解決手段】基板と、前記基板上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に設けられた第2の絶縁膜とを備え、前記第1の絶縁膜および前記第2の絶縁膜は構成要素として窒素またはメチル基を有し、かつ、前記第2の絶縁膜上にはレジスト膜が設けられてエッチング技術により前記第2の絶縁膜には孔が形成されてなる半導体素子であって、
前記第1の絶縁膜と前記第2の絶縁膜との間に、構成要素として窒素およびメチル基を有さない中間絶縁層が設けられてなる。 (もっと読む)


【課題】DRAMの1情報保持性及び信頼性に優れた半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上にゲート絶縁膜及びゲート電極を順次形成し、前記ゲート絶縁膜及び前記ゲート電極の側部を少なくとも覆うシリコン窒化膜を形成する工程を備えた半導体装置の製造方法であって、減圧CVD法により所定の厚みのシリコン窒化物層を形成する工程と、減圧雰囲気下で前記シリコン窒化物層を窒素に暴露させる工程とを繰り返し行って、前記シリコン窒化物層を複数積層することにより、前記シリコン窒化膜を形成することを特徴とする半導体装置の製造方法を採用する。 (もっと読む)


【課題】高温高湿環境下での耐酸化性が高く、ピンホールが少なく、かつ光学透過率が高いバリア膜を提供する。
【解決手段】バリア膜がSi/N組成比が異なる窒化シリコン層を2層以上積層した窒化シリコン膜を少なくとも1層含むことにより、高温高湿環境下での耐酸化性が高く、ピンホールが少なく、かつ光学透過率が高いバリア膜を提供することができる。 (もっと読む)


【課題】電流コラプスが低く、かつゲートリーク電流が低い高出力窒化物半導体トランジスタを提供。
【解決手段】基板1上に、緩衝層2、GaNチャネル層3、AlGaN電子供給層4が形成され、AlGaN電子供給層4の表面にソース電極5、ドレイン電極6およびゲート電極7が形成されたトランジスタにおいて、露出しているAlGaN電子供給層4の表面は、フッ素を含むフッ素含有絶縁膜8、例えば、フッ素含有SiN膜により被われる。 (もっと読む)


【課題】 本発明の目的は、以下に記載の構成をとることにより従来と比較して優良な特性を有する薄膜トランジスターを作成するための方法を提供することにある。
【解決手段】 薄膜トランジスターは、アモルファスシリコンを堆積させ、ゲート構造を形成し、次いで、高圧酸化を用いて、層化構造を有する高性能ゲート酸化物を形成することにより作成される。 (もっと読む)


【課題】安定した特性が得られる半導体装置及びその製造方法を提供する。
【解決手段】シリコン酸化膜と、前記シリコン酸化膜の上に設けられ、前記シリコン酸化膜よりも誘電率が高い金属シリケート絶縁膜と、前記金属シリケート絶縁膜の上に設けられたゲート電極と、を備え、前記金属シリケート絶縁膜における、前記ゲート電極と接する側の金属元素の組成比率が、前記シリコン酸化膜と接する側の金属元素の組成比率よりも低い。 (もっと読む)


【課題】
半導体基板との界面特性が良好で、物理膜厚が大きく、誘電率が高いゲート絶縁膜を備える半導体装置及びその製造方法を提供する。
【解決手段】
絶縁層12は、シリコン基板11上に酸化シリコン層24を形成した後に、酸化シリコン層24上に金属元素(ハフニウム)と酸素とを含む酸化金属層25を形成する第1処理と、酸化シリコン層24及び酸化金属層25を窒化雰囲気下において加熱する第2処理とを行うことによって形成され、第1処理と第2処理とは、交互に複数回繰り返される。 (もっと読む)


本開示の一の実施例によると、回路素子用の保護膜を作製する方法は概して、基板表面を有する基板を供する工程、前記基板表面上に電気部品を作製する工程、並びに、前記基板表面及び電気部品を第1保護誘電膜でコーティングする工程を有する。前記第1保護誘電膜は概して、透湿性が0.01g/m2/日、吸湿率が0.04%未満、誘電率が10未満、誘電損失が0.005未満、絶縁破壊電圧強度が8×106V/cmよりも大きく、シート抵抗が1015Ω-cmで、かつ欠陥密度が0.5/cm2未満である、水蒸気に溶けない材料で作られる。
(もっと読む)


【課題】高圧湿式熱処理を通じてブロッキング絶縁膜内のトラップサイトを除去することで電荷のブロッキング効率を向上させることができるフラッシュメモリの製造方法を提供する。
【解決手段】 本発明は、半導体基板上にトンネリング絶縁膜を形成する段階と、トンネリング絶縁膜上に電荷貯蔵膜を形成する段階と、電荷貯蔵膜上にブロッキング絶縁膜を形成する段階と、ブロッキング絶縁膜が形成された半導体基板に対して高温熱処理を遂行する段階と、高温熱処理が遂行された半導体基板に対して低温湿式熱処理を遂行する段階とを有し、低温湿式熱処理は、2〜100気圧の雰囲気で遂行し、前記ブロッキング絶縁膜の酸素欠陥を修復し、界面欠陥を修復するために水蒸気を用いるフラッシュメモリの製造方法を提供する。 (もっと読む)


【課題】本発明の目的は、集積回路向けの高品質な高K誘電体を得ることである。
【解決手段】方法は、基板の上に材料を形成するステップと、この材料にパターンを形成して、材料の部分を除去し、その下の基板の部分を露出させるステップとを含む。この方法はさらに、酸化プロセスを実行して、基板の露出した部分の上および材料と基板の間の界面に酸化層を形成するステップを含む。回路は、非クリティカル・デバイスと、この非クリティカル・デバイスの部分として形成された酸化物とを含む。この回路内のクリティカル・デバイスの部分として、基板の上に高K誘電材料が形成される。この高K誘電材料とその下の基板の間に酸化物ベースの界面が提供される。第2の方法は、最初の材料として窒化物または酸窒化物を形成する。 (もっと読む)


【課題】半導体基板上に形成された下地層上に、20nm以下で、且つ、一様な厚みを有するアモルファスシリコン膜を形成し、層間絶縁膜中に形成されたボイドを効果的に消滅させる。
【解決手段】SiHを原料ガスとしてアモルファスシリコン膜22を堆積する工程と、堆積したアモルファスシリコン膜22の表面上にBPSG膜23を堆積する工程と、BPSG膜23に覆われたアモルファスシリコン膜22を酸化する工程とを有する。アモルファスシリコン膜22を堆積する工程は、水素を含む雰囲気中で行われる。アモルファスシリコン膜22の酸化に際して、その体積が増加し、BPSG膜23を押し上げてその膜中に形成されたボイド24を消滅させる。 (もっと読む)


161 - 180 / 272