【課題】半導体基板側から熱酸化膜、ＣＶＤ酸化膜の２層を積層したゲート絶縁膜を有する半導体装置において、アニール処理時にＣＶＤ酸化膜の内部応力が圧縮応力に変化することによる半導体基板等の歪みを低減する。
【解決手段】熱酸化膜とＣＶＤ酸化膜との間に、リンガラス膜を形成する。リンガラスは、シリコン酸化膜中にリン（Ｐ）を導入して軟化温度（ガラス転移温度）を低くした酸化膜であり、８５０〜９００℃でリフローと呼ばれる流動現象が生じる。９００℃以上で行われるＣＶＤ酸化膜のアニール処理時には、リンガラス膜がリフロー流動状態となり、熱酸化膜とＣＶＤ酸化膜と間で緩衝材として機能する。これによってアニール処理時にＣＶＤ酸化膜の内部応力が圧縮応力に変化することが抑制され、ゲート絶縁膜や半導体基板の歪みが低減される。 （もっと読む）

【課題】スルーホールの側壁に湿性の高い層間絶縁膜が露出しない構造を、より少ない処理工程数で実現可能な半導体素子の製造方法を提供することを課題とする。
【解決手段】本発明の第１の態様に係る半導体素子の製造方法は、基板上に下層金属配線パターンを形成する工程と；前記下層金属配線パターンを覆うようにシリコン酸化膜からなる第１層間絶縁膜を形成する工程と；前記第１層間絶縁膜上にＯ_３−ＴＥＯＳ膜または絶縁塗布膜からなる第２層間絶縁膜を形成する工程と；前記下層金属配線パターンの直上部に形成された前記第２層間絶縁膜を除去する工程と；前記第１及び第２層間絶縁膜上に第３層間絶縁膜として、シリコン酸化膜を形成する工程と；前記第１及び第３層間絶縁膜を貫通して前記下層金属配線に達するスルーホールを形成する工程と；を含むことを特徴とする。 （もっと読む）

【課題】エアロゾルデポジション法により形成された薄膜を有しながら、膜剥離が発生しにくく、電気評価が良好であるため歩留りが改善されるとともに、優れた圧電特性を達成できる積層型圧電素子を提供する。
【解決手段】基板１４の上に、第一層１１、第二層１２、及び第三層１３がこの順序で積層された四層構造の圧電素子において、第一層１１、第二層１２、及び第三層１３は、各々がエアロゾルデポジション法によって成膜されたセラミックス膜であり、第一層１１の弾性率は第二層１２の弾性率よりも大きく、第二層１２の弾性率は第三層１３の弾性率よりも大きい。第一層１１／第二層１２／第三層１３の具体的態様としては、ＺｒＯ_２／ＰＺＴ／ＰＺＴ、Ａｌ_２Ｏ_３／ＺｒＯ_２／ＰＺＴ、Ａｌ_２Ｏ_３／ＰＺＴ／ＰＺＴがある。 （もっと読む）

【課題】レジストポイズニングによる微細パターンの解像不良を低減して高品質な半導体装置を歩留まり良く提供することである。
【解決手段】 下層絶縁層を設ける工程と、前記下層絶縁層上に上層絶縁層を設ける工程と、前記上層絶縁層上にレジスト層を設ける工程と、前記レジスト層を所定パターンに形成し、該所定パターンのレジスト層を用いて絶縁層を所定パターンに形成する工程とを有する半導体装置の製造方法において、
前記下層絶縁層と前記上層絶縁層との境界領域に、Ｎ−Ｈ結合を有する物質とＣ−Ｈ結合を有する物質とを共に有することは無い中間層が形成される工程を有する。 （もっと読む）

【課題】所望の仕事関数を得ると共にトランジスタの駆動力を劣化させない構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、半導体基板１の上に形成された界面層５と、界面層５の上に形成された高誘電率ゲート絶縁膜６と、高誘電率ゲート絶縁膜６上に形成されたゲート電極とを備える。高誘電率ゲート絶縁膜６はランタンを含有し、高誘電率ゲート絶縁膜６におけるゲート電極との界面に含まれているランタンの濃度は、高誘電率ゲート絶縁膜における界面層との界面に含まれているランタンの濃度よりも大きい。 （もっと読む）

【課題】 本発明の目的は、膜中の炭素、水素、窒素、塩素等の不純物濃度が極めて低い絶縁膜を低温で形成することができる半導体装置の製造方法および基板処理装置を提供することにある。
【解決手段】 基板を収容した処理容器内に所定元素を含む原料ガスを供給することで、基板上に所定元素含有層を形成する工程と、大気圧未満の圧力に設定した処理容器内に酸素含有ガスと水素含有ガスとを供給することで、所定元素含有層を酸化層に改質する工程と、を交互に繰り返すことで、基板上に所定膜厚の酸化膜を形成する工程を有し、酸素含有ガスが酸素ガスまたはオゾンガスであり、水素含有ガスが水素ガスまたは重水素ガスであり、酸化膜を形成する工程では、基板の温度を４００℃以上７００℃以下とする。 （もっと読む）

【課題】プラスチックなどの有機材料で構成された基板を用いた場合であっても、高い比誘電率を有し、閾値電圧または動作電圧を低減することができるゲート絶縁膜を備えた薄膜トランジスタおよびその製造方法を提供する。
【解決手段】本発明の実施形態による薄膜トランジスタ１０は、半導体材料で形成される活性層６；活性層６に結合するソース電極４；活性層６に結合し、活性層６を通してソース電極４と導通可能なドレイン電極５；活性層に結合し、有機高分子材料と無機化合物とが混合された層が複数層積層されて構成されるゲート絶縁膜３；並びに、ゲート絶縁膜３に接し、このゲート絶縁膜３を介して活性層６にチャネル領域を形成できるよう構成されるゲート電極２；を備える。 （もっと読む）

【課題】エアギャップ部を有し、かつ、高い機械的強度を有する半導体装置およびその製造方法を提供する。
【解決手段】酸素を含有する層間絶縁膜ＩＬ１の複数の溝部の側壁を被覆するバリア金属層ＡＬが形成される。複数の溝部を充填するように配線金属層ＰＣが形成される。層間絶縁膜ＩＬ１の酸素を熱拡散させることによってバリア金属層ＡＬの少なくとも一部を酸化することで、酸化物バリア層ＢＬ１が形成される。配線金属層のうち複数の溝部の外側の部分を除去することによって、第１および第２の配線間領域ＩＷ１，ＩＷ２と第１〜第３の配線ＷＲ１〜ＷＲ３とが形成される。第１の配線間領域ＩＷ１を覆い、かつ第２の配線間領域ＩＷ２上に開口部ＯＰを有するライナー膜ＬＮ１が形成される。開口部ＯＰを介したエッチングが行なわれる。 （もっと読む）

【課題】半導体装置の小型化が進んでも半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】本発明の技術的思想は、積層形成される窒化シリコン膜ＳＮ１〜ＳＮ３のそれぞれの膜厚を一定値ではなく、トータルの総膜厚を一定に保ちながら、上層の窒化シリコン膜ＳＮ３から下層の窒化シリコン膜ＳＮ１にしたがって膜厚を薄くするように構成している点にある。これにより、歪シリコン技術を実効あらしめる窒化シリコン膜ＳＮ１〜ＳＮ３の引張応力を確保しながら、特に、最上層の窒化シリコン膜ＳＮ３の埋め込み特性を改善できる。 （もっと読む）

【課題】プラスチックなどの有機材料で構成された基板を用いた場合であっても、高い比誘電率を有し、閾値電圧または動作電圧を低減することができるゲート絶縁膜を備えた薄膜トランジスタおよびその製造方法を提供する。
【解決手段】本発明の実施形態による薄膜トランジスタ１０は、半導体材料で形成される活性層６；活性層に結合するソース電極４；活性層に結合し、活性層を通してソース電極と導通可能なドレイン電極５；活性層に結合し、複数の有機高分子材料層と複数の無機化合物層とが交互に積層されて構成されるゲート絶縁膜３；および、ゲート絶縁膜に接し、ゲート絶縁膜を介して活性層にチャネル領域を形成できるよう構成されるゲート電極２；を備える。 （もっと読む）

【課題】 剥離の発生の少ない薄膜多層配線基板とその製造方法を提案する。
【解決手段】 少なくとも一つの前記配線層が、下層の配線層上に形成された第一のＳｉＯ_２薄膜と、前記第一のＳｉＯ_２薄膜上に形成されたＳｉＯＮ薄膜と、前記ＳｉＯＮ薄膜上に形成された第二のＳｉＯ_２薄膜と、前記第二のＳｉＯ_２薄膜に埋め込まれて形成された配線導体と、前記配線導体と接続しかつ前記第一のＳｉＯ_２薄膜、前記ＳｉＯＮ薄膜および前記第二のＳｉＯ_２薄膜を貫通して前記下層の配線層の配線導体と電気的に接続するビア導体と、前記第二のＳｉＯ_２薄膜上に形成されたＳｉＮ薄膜と、で構成されている。 （もっと読む）

【課題】良好な形状のｓｉｎｇｌｅ ｍｅｔａｌ／ｄｕａｌ ｈｉｇｈ−ｋ構造を形成し、ｎＭＯＳ、ｐＭＯＳそれぞれに適したフラットバンド電圧を得ることができる半導体装置を得ること。
【解決手段】本発明の一実施形態における半導体装置１００は、第１導電型のＭＯＳＦＥＴ１０と、第２導電型のＭＯＳＦＥＴ２０を有する。第１および第２導電型のＭＯＳＦＥＴ１０，２０は、半導体基板１上に形成された第１の絶縁膜２と、第１の絶縁膜２上に形成され、第１の絶縁膜２よりも誘電率の高い絶縁材料からなる第２の絶縁膜４と、第２の絶縁膜４上に形成され、第２の絶縁膜４に拡散して仕事関数を制御する材料を含むメタル層５を下層に有するゲート電極７と、を備える。また、第２導電型のＭＯＳＦＥＴ２０は、第１の絶縁膜２と第２の絶縁膜４との間に形成され、仕事関数を制御する材料が第１の絶縁膜２界面に拡散するのを防止する拡散防止膜３をさらに備える。 （もっと読む）

フラッシュメモリデバイス及びフラッシュメモリデバイスを形成する方法を提供する。１つのバージョンでは、フラッシュメモリデバイスは、炭素、ホウ素、又は酸素を含むドーパントを有するドープト窒化シリコン層を含む。ドープト窒化シリコン層は、層中に発生する窒素ダングリングボンド及びシリコンダングリングボンドの数及び濃度を増大させ、不揮発性メモリデバイスのユニットセルの電荷保有能力及び電荷保持時間を増加させる。
（もっと読む）

【課題】 プラズマＣＶＤ法によって、電荷蓄積層として利用可能な、トラップが多数存在する窒化珪素膜を製造する方法を提供する。
【解決手段】 複数の孔を有する平面アンテナ３１により処理容器１にマイクロ波を導入するプラズマＣＶＤ装置１００において、処理容器１内の圧力を１０Ｐａ以上１３３．３Ｐａ以下の範囲内に設定し、高周波電源９から、ウエハＷを載置する載置台２の電極７にウエハＷの面積当り０．００９Ｗ／ｃｍ^２以上０．６４Ｗ／ｃｍ^２以下の範囲内の出力密度で高周波電力を供給して、ウエハＷにＲＦバイアスを印加しながら、シリコン含有化合物ガスと窒素ガスを含む成膜ガスを用いてプラズマＣＶＤを行う。 （もっと読む）

【課題】低閾値動作が可能な電界効果トランジスタを提供する。
【解決手段】ｎ型半導体領域２と、半導体領域に離間して形成されたソースおよびドレイン領域１２ａ、１２ｂと、ソース領域とドレイン領域との間の半導体領域上に形成され、シリコンと酸素を含む第１絶縁膜４と、第１絶縁膜上に形成され、Ｈｆ、Ｚｒ、Ｔｉから選ばれた少なくとも１つの物質と酸素を含む第２絶縁膜８と、第２絶縁膜上に形成されたゲート電極１０と、を備え、第１絶縁膜と第２絶縁膜との界面を含む界面領域７に、Ｂｅ、Ｂから選ばれた少なくとも１つの第１添加物質が導入されており、第１添加物質の面密度が、界面領域内の第１絶縁膜側においてピークを有している。 （もっと読む）

【課題】基板表面上に半導体素子構造を形成した後に、基板を裏面側から研削した場合に生じる基板の反りを防止でき、容易にダイシング処理を行うことができ、高集積でパッケージングされる半導体素子として好適な厚みの薄い半導体素子を提供する。
【解決手段】基板１表面上に形成された半導体素子構造と、前記半導体素子構造内に形成され、基板１を裏面側から研削することにより発生する前記基板１を反らせるストレスを補償する補償ストレス膜６とを備えている半導体素子とする。 （もっと読む）

【課題】微細化を行っても、書き込み/消去特性、繰り返し特性、およびリテンション特性に優れたＭＯＮＯＳ型メモリセルを提供する。
【解決手段】不揮発性半導体記憶装置のメモリセルは、ＭＯＮＯＳ型の構造をしており、電荷蓄積層が複数の絶縁物層から構成される。それらの絶縁膜の隣接する層間の伝導帯端エネルギーと価電子帯端エネルギーの関係は、トンネル絶縁膜からブロック絶縁膜に向かって、次第に大きくなるか、または、次第に小さくなるかのいずれかである。さらに、ブロック絶縁膜の比誘電率をε_rとすれば、電荷蓄積層とブロック絶縁膜の間のエネルギー障壁は、電子に対して4.5ε_r^-2/3(eV)以上、3.8eV以下、正孔に対して4.0ε_r^-2/3(eV)以上、3.8eV以下である。 （もっと読む）

【課題】ゲート構造にＩＦＩ構造が含まれるＭＦＳ型メモリの強誘電体ゲート電界効果トランジスタにおいて、強誘電体膜の強誘電体特性及びトランジスタの電気特性の劣化を防止する。
【解決手段】Ｓｉ基板１と、Ｓｉ基板１上に少なくともＨｆＳｉＯＮ膜２、強誘電体膜３及びＨｆＳｉＯＮ膜４が、この順で積層されたゲート構造を有しており、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４は、強誘電体膜３を加熱処理によって形成する焼成温度で非晶質である。 （もっと読む）

【課題】金属酸化物層の表面のアモルファス層を低減し、金属酸化物層の誘電率を向上させること。
【解決手段】金属酸化物の前駆体層を分解して金属酸化物層を形成する工程と、金属酸化物層にレーザを照射して前記金属酸化物層を結晶化する工程と、結晶化された金属酸化物層に対して、１０〜３００Ｈｚの間隔で、最初のパルスの照射フルエンスを６０〜１００ｍＪ／ｃｍ^２とし、最後のパルスの照射フルエンスを１０ｍＪ／ｃｍ^２以下とし、照射フルエンスの減少速度Ｖが−１５０≦Ｖ［ｍＪ／（ｃｍ^２ｍｉｎ）］＜０となるように、各パルスの照射フルエンスを減少させながらパルスレーザを照射する除冷工程と、を備える金属酸化物層の製造方法。 （もっと読む）

【課題】エッチング耐性に優れ、かつレジスト膜の露光時、反射率の低下が可能なアモルファスカーボン膜を形成する。
【解決手段】半導体装置の製造方法では、ウエハ上にエッチング対象膜を形成する工程、処理容器内にＣＯガス及びＮ２ガスを含む処理ガスを供給する工程、供給されたＣＯガス及びＮ２ガスからアモルファスカーボンナイトライド膜３３０を成膜する工程、膜３３０上に酸化シリコン膜３３５を形成する工程、膜３３５上にＡｒＦレジスト膜３４５を形成する工程、ＡｒＦレジスト膜３４５をパターニングする工程、ＡｒＦレジスト膜３４５をマスクとして酸化シリコン膜３３５をエッチングする工程、酸化シリコン膜３３５をマスクとしてアモルファスカーボンナイトライド膜３３０をエッチングする工程、アモルファスカーボンナイトライド膜３３０をマスクとしてエッチング対象膜をエッチングする工程を有する。 （もっと読む）