【課題】製造が容易で、メンブレンベース部材に対する金属配線の接合性を向上させ、あるいはさらにメンブレンベース部材の平坦性を向上させて、耐久性に優れたメンブレン構造素子及びその製造方法を提供する。
【解決手段】本発明のメンブレン構造素子は、熱収縮により収縮した酸化ケイ素膜を主体とするメンブレンベース部材１と、前記メンブレンベース部材１の周辺の一部を支持することによって前記メンブレンベース部材を中空状態で支持する基板２とを備える。金属配線６が前記メンブレンベース部材の表面側に設けられた絶縁密着層１４に形成され、前記絶縁密着層１４は酸化アルミを主成分とする酸化化合物で形成される。また、前記金属配線６を覆うように酸化ケイ素膜の被覆層を設けることができる。 （もっと読む）

【課題】α-アルミナを含むアルミナ膜の成膜温度の低温化を図ることができるアルミナ膜の成膜方法、成膜装置及び前記成膜方法を実施するプログラムを格納した記憶媒体を提供する。
【解決手段】
処理容器２内に被処理体であるウエハＷを載置した後、アルミニウムのβ-ジケトン錯体を含む原料ガス及び酸素ガス等の酸化ガスを導入して、その処理容器２内の処理雰囲気の温度を２００℃以上、１，０００℃以下の温度範囲に加熱することによりウエハＷ表面にα-アルミナを含むアルミナ膜を形成する。 （もっと読む）

【課題】 環境感受性デバイスの水蒸気による劣化を防止することを目的とする。
【解決手段】基板上に、環境感受性素子と、バリア性積層体とを、該順に有し、かつ、該バリア性積層体は、少なくとも１層の水素化窒化珪素層と、少なくとも１層の他の無機層とを有する、環境感受性デバイス。 （もっと読む）

封止するOLEDデバイスの表面に薄膜材料を堆積させてそのOLEDデバイスを薄膜封止パッケージするため、一連のガス流を実質的に平行な細長い出口開口部に沿った方向に向ける操作を含む方法であって、上記一連のガス流が、順番に、少なくとも1つの第1の反応性ガス材料と、不活性なパージ・ガスと、第2の反応性ガス材料を、場合によっては繰り返して含んでおり、上記第1の反応性ガス材料は、上記第2の反応性ガス材料で処理した基板の表面と反応して封止薄膜を形成することができ、上記第1の反応性ガス材料は、揮発性の有機金属前駆体化合物である方法が開示されている。この方法は、実質的に大気圧で、または大気圧よりも大きな圧力で実施され、堆積中の上記基板の温度は250℃未満である。
（もっと読む）

【課題】半導体装置の層間絶縁膜として用いられる有機ＳＯＧ膜にコンタクトを形成する際のポイズンドビアの発生を抑制する。
【解決手段】半導体基板４２上に配置した複数の下層配線４６とその間隙４７とを覆って、有機ＳＯＧ膜を塗布し平坦化する。有機ＳＯＧ膜をイオン注入により改質し、コンタクトホール５６より深い位置まで改質ＳＯＧ膜５２に変える。特に、下層配線４６の上からずれて形成されるコンタクトホール５６ｂは、下層配線４６の上面より低い位置まで到達する。改質ＳＯＧ膜５２は、このコンタクトホール５６ｂが到達する深さより深い位置まで形成される。この改質ＳＯＧ膜５２の形成後、コンタクトホール５６が形成される。コンタクトホール５６の内部には、未改質の有機ＳＯＧ膜５０が現れず、プラグ６０を埋め込む際にポイズンドビアとなることが防止される。 （もっと読む）

【課題】比較的低温で成膜してもクリーニング時のエッチングレートを比較的小さくでき、もってクリーニング時の膜厚の制御性を向上させることができ、且つエッチングストッパ膜や層間絶縁膜等の絶縁膜として十分機能する絶縁膜を形成することができる成膜方法を提供する。
【解決手段】複数枚の被処理体Ｗが収容されて真空引き可能になされた処理容器４内に、シラン系ガスと窒化ガスとボロン含有ガスと炭化水素ガスとを供給して被処理体の表面にＳｉＢＣＮ薄膜を形成する成膜方法において、シラン系ガスとボロン含有ガスと炭化水素ガスの３種類のガスの同時供給と窒化ガスの供給とを間欠的に且つ交互に行うようにする。これにより、比較的低温で成膜してもクリーニング時のエッチングレートを比較的小さくでき、クリーニング時の膜厚の制御性を向上させる。 （もっと読む）

【課題】アルミニウム酸化物層の形成方法及びそれを利用した電荷トラップ型メモリ素子の製造方法を提供する。
【解決手段】下部膜上に非晶質アルミニウム酸化物層を形成する第１ステップと、非晶質アルミニウム酸化物層上に結晶質補助層を形成する第２ステップと、非晶質アルミニウム酸化物層を結晶化する第３ステップと、を含むことを特徴とするアルファアルミニウム酸化物層の形成方法及びそれを利用したメモリ素子の製造方法である。前記第２ステップは、非晶質アルミニウム酸化物層上に非晶質補助層を形成するステップと、非晶質補助層を結晶化するステップと、を含む。 （もっと読む）

【課題】誘電体層内の各部分におけるチタン含有率のばらつきが抑制され特性が良好な誘電体層を有する圧電素子の製造方法を提供すること
【解決手段】本発明にかかる圧電素子１００の製造方法は、基体１０の上方に下部電極２０を形成する工程と、下部電極２０の上方に複数の原料層が積層された前駆体層を形成する第１工程、および、前駆体層を結晶化させて層状部３１１を形成する第２工程の組を、１または複数回行い誘電体層３０を形成する工程と、誘電体層３０の上方に上部電極４０を形成する工程と、を含み、誘電体層３０は、一般式ＡＢＯ_３で示されるペロブスカイト型酸化物からなり、前記Ａサイトは、鉛（Ｐｂ）を含み、前記Ｂサイトは、ジルコニウム（Ｚｒ）およびチタン（Ｔｉ）を含み、複数の原料層の平均チタン含有率は、下層の原料層の平均チタン含有率ほど小さい。 （もっと読む）

【課題】本発明は、フローティングゲート及びコントロールゲートの間に形成する誘電体膜を第１の絶縁膜、第２の絶縁膜及び第３の絶縁膜の積層構造で形成するが、第２の絶縁膜を高誘電体膜で形成して半導体素子の電気的特性を向上させ、第２の絶縁膜にプラズマ処理工程を行って第２の絶縁膜の表面を均一にすると共に、第２の絶縁膜の結晶化を抑制し、半導体メモリ素子の漏洩電流の発生を防止することができる半導体メモリ素子の誘電体膜形成方法を提供することを可能にすることを目的としている。
【解決手段】 半導体基板上に高誘電体膜を形成する段階と、高誘電体膜を結晶化しないながら膜質を均一にするプラズマ処理工程を行う段階とを含む構成としたことを特徴とする。 （もっと読む）

【課題】低リーク電流、高移動度の半導体装置を提供すること。
【解決手段】基板上にシリコン酸化膜、第一のハフニウム含有窒化シリケート膜、第二のハフニウム含有窒化シリケート膜が順次積層されたゲート絶縁膜、および金属シリサイド電極が積層されたゲート構造を含むＭＩＳＦＥＴを有し、前記第一のハフニウム含有窒化シリケート膜中のハフニウム原子濃度が５〜１０％であり、窒素原子濃度が５〜１０％であり、前記第二のハフニウム含有窒化シリケート膜中のハフニウム原子濃度が５０〜６０％であり、窒素原子濃度が２０〜４５％であり、前記ゲート絶縁膜の膜厚が１．８〜３．０ｎｍであることを特徴とする半導体装置。 （もっと読む）

【課題】 相互接続積層物内の誘電層間にナノスケール波形界面を有するデバイス構造を提供する。
【解決手段】 相互接続積層物においてナノメートル・スケール波形界面を有する界面を含む誘電複合構造は、接着強度および界面破壊靭性の向上をもたらす。また、波形接着促進物層（１１４）を更に含んで固有の界面接着を更に向上させる複合構造も記載する。また、自己アセンブリング・ポリマー系およびパターン転送プロセスを用いてこれらの構造を可能とするための、ナノメートル・スケール波形界面を形成するための方法も記載する。 （もっと読む）

【課題】MOSFET等のデバイスのための高誘電率膜の製造方法を提供する。
【解決手段】Si基板101上のSiO₂膜（又はSiON膜）102上にHf金属膜103をスパッタし、それを熱酸化処理してHfSiO膜104を形成する。その上にTi金属膜105をスパッタし、それを熱酸化処理して、TiO₂膜106を形成する。TiO_２膜106上に、TiN金属膜107を堆積させる。これら一連の処理は、大気に晒すことなく真空中で一貫して行われる。形成されたTiN/TiO₂/HfSiO/SiO₂/Si構造は、EOT<1.0nm, 低リーク電流, ヒステリシス<20mVを満たしている。 （もっと読む）

誘電性領域および導電性領域を含む、パターン化半導体基板表面を提供することと、両親媒性表面調整剤を誘電性領域に塗布し、誘電性領域を調整することと、を含む、パターン化半導体基板を調整する方法が提示される。いくつかの実施形態では、誘電性領域を調整することは、誘電性領域のぬれ角を調整することを含む。いくつかの実施形態では、ぬれ角を調整することは、誘電性領域の表面を親水性にすることを含む。いくつかの実施形態では、方法は、水溶液をパターン化半導体基板表面に塗布することをさらに含む。いくつかの実施形態では、導電性領域は、水溶液によって、選択的に増強される。いくつかの実施形態では、方法は、低誘電率材料から形成される誘電性領域を提供することをさらに含む。いくつかの実施形態では、両親媒性表面調整剤を塗布することは、低誘電率領域の後続プロセスとの相互作用を調整する。
（もっと読む）

【課題】絶縁性が高い銅配線構造の半導体装置を提供することである。
【解決手段】ダマシン配線構造を有する半導体装置において、
前記半導体装置の配線層は配線銅および配線間絶縁膜を具備し、
前記配線間絶縁膜は、
エッチングレートが異なる複数の絶縁膜による積層構造で構成され、
少なくとも一つの絶縁膜が銅拡散耐性を持つ樹脂で構成され、
前記複数の絶縁膜は、ビア部分の導体に圧縮応力が作用する組み合わせからなる。 （もっと読む）

【課題】層間絶縁膜として低誘電率膜のように機械的強度が低い膜を用いた場合であっても配線の集積度が高く且つ信頼性を確保できる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上にトランジスタ１２等の半導体素子を被覆する第１の層間絶縁膜１６を形成した後、ヤング率が低い低誘電率膜からなる下層側層間絶縁膜Ａと、シリコン酸化膜等のようにヤング率が高く且つ密着性及び耐湿性が優れた膜からなる上層側層間絶縁膜Ｂを形成する。電極パッド７０の直下域の下層側層間絶縁膜Ａ内にはダミー配線及びダミープラグとともに、半導体素子に電気的に接続された有効配線を配置する。また、電極パッド７０の直下域の上層側層間絶縁膜Ｂ内にはダミー配線及びダミープラグのみを配置し、電極パッド７０に応力が印加されたときに下層側層間絶縁膜Ａよりも上層側層間絶縁膜Ｂに大きな応力が印加されるようにする。 （もっと読む）

【課題】浮遊ゲート電極または制御ゲート電極の特性ばらつきを可及的に抑制し、トンネル絶縁膜の信頼性の低下を防止し、かつストレス誘起リーク電流を抑制することを可能にする。
【解決手段】第１導電型の半導体層を有する基板１と、半導体層に対向して設けられた一対の第２導電型のソース／ドレイン領域１２と、ソース／ドレイン領域間の半導体層上に設けられた第１の絶縁膜１４と、第１の絶縁膜上に設けられ、ソース／ドレイン領域が対向する方向に沿って亜粒界１７が形成された単結晶の半導体を含む浮遊ゲート電極１６と、浮遊ゲート電極上に設けられた第２の絶縁膜１８と、第２の絶縁膜上に設けられた制御ゲート電極２０と、を有するメモリセルと、を備えている。 （もっと読む）

【課題】ＡＬＤモードとＣＶＤモードの利点を組み合わせる方法を提供すること。
【解決手段】原子層堆積法（ＡＬＤ）により１つの層を堆積し、パルス化学気相堆積法（ＣＶＤ）により別の層を堆積する。ＡＬＤ部分では、反応物の逐次的かつ交互のパルスを流す。パルスＣＶＤ部分では、２つのＣＶＤ反応物を流す。少なくとも第１のＣＶＤ反応物はパルスとして流され、このパルスは第２のＣＶＤ反応物のフローと少なくとも部分的にオーバーラップする。本発明により、例えばナノラミネート膜を形成することができる。好ましくは、第１ＣＶＤ反応物より長い合計持続時間の間、第２ＣＶＤ反応物を反応チャンバへ流すことによって高品質の層が形成される。いくつかの実施形態では、第３反応物のパルスは、パルスの長さの少なくとも約１．７５倍の持続時間によって分離されている。好ましくは、第１ＣＶＤ反応物１パルス当たり約８分子層未満の材料が堆積される。 （もっと読む）

【課題】微細ＭＯＳＦＥＴのゲート絶縁膜に高誘電率膜を用いた場合でも、使い易いゲート閾値電圧をもった半導体装置（特に、ＰチャネルＭＯＳＦＥＴ）とその製造方法を実現する。
【解決手段】ゲート電極／アルミニウムを含みシリコン酸化膜より大きな比誘電率をもった高誘電率絶縁膜／シリコン酸化膜／シリコン基板とし、熱処理によってシリコン酸化膜、あるいはシリコン酸化膜とシリコン基板との界面にアルミニウム原子あるいはアルミニウムイオンを拡散させた拡散層を設ける。高誘電率絶縁膜としては、比率が２：８から８：２の酸化ハフニウムと酸化アルミニウムの積層膜あるいは混合膜とし、熱処理は、５００から１０００℃で、１から１００秒程度の熱処理とする。 （もっと読む）

【課題】 ｎ型ＦＥＴ及びｐ型ＦＥＴのドレイン電流の増加（電流駆動能力の向上）を図る。
【解決手段】 半導体基板に形成されたｎ型及びｐ型ＦＥＴを有する半導体装置の製造であって、前記ｐ型ＦＥＴのゲート電極と前記半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、前記ｎ型及びｐ型ＦＥＴ上にこれらのゲート電極を覆うようにして、前記ｎ型ＦＥＴのチャネル形成領域に引っ張り応力を発生させる第１の絶縁膜を形成する（ａ）工程と、エッチング処理を施して、前記ｐ型ＦＥＴ上の前記第１の絶縁膜を選択的に除去する（ｂ）工程と、前記ｎ型及びｐ型ＦＥＴ上にこれらのゲート電極を覆うようにして、前記ｐ型ＦＥＴのチャネル形成領域に圧縮応力を発生させる第２の絶縁膜を形成する（ｃ）工程と、前記ｎ型ＦＥＴ上の前記第２の絶縁膜を選択的に除去する（ｄ）工程とを有する。 （もっと読む）

【課題】
シリコン基板上に（１１０）配向したＰｔ薄膜を形成し、優れた特性の強誘電体素子を得ることを目的とする。
【解決手段】
ＭＦＭＩＳ構造２の最下層のシリコン基板４上には、γ−Ａｌ_２Ｏ_３膜６が形成されている。γ−Ａｌ_２Ｏ_３膜６の直上には、酸化物導電体であるＬａＮｉＯ_３膜８が形成されている。ＬａＮｉＯ_３膜８の直上には、下部電極材料であるＰｔ膜１０が形成され、さらにその直上に強誘電体材料であるＰＺＴ薄膜１０が形成されている。ＰＺＴ薄膜１０の上面には、上部電極であるＰｔ層１２が形成されている。 （もっと読む）