半導体装置の製造方法
【課題】半導体装置の層間絶縁膜として用いられる有機ＳＯＧ膜にコンタクトを形成する際のポイズンドビアの発生を抑制する。
【解決手段】半導体基板４２上に配置した複数の下層配線４６とその間隙４７とを覆って、有機ＳＯＧ膜を塗布し平坦化する。有機ＳＯＧ膜をイオン注入により改質し、コンタクトホール５６より深い位置まで改質ＳＯＧ膜５２に変える。特に、下層配線４６の上からずれて形成されるコンタクトホール５６ｂは、下層配線４６の上面より低い位置まで到達する。改質ＳＯＧ膜５２は、このコンタクトホール５６ｂが到達する深さより深い位置まで形成される。この改質ＳＯＧ膜５２の形成後、コンタクトホール５６が形成される。コンタクトホール５６の内部には、未改質の有機ＳＯＧ膜５０が現れず、プラグ６０を埋め込む際にポイズンドビアとなることが防止される。
【解決手段】半導体基板４２上に配置した複数の下層配線４６とその間隙４７とを覆って、有機ＳＯＧ膜を塗布し平坦化する。有機ＳＯＧ膜をイオン注入により改質し、コンタクトホール５６より深い位置まで改質ＳＯＧ膜５２に変える。特に、下層配線４６の上からずれて形成されるコンタクトホール５６ｂは、下層配線４６の上面より低い位置まで到達する。改質ＳＯＧ膜５２は、このコンタクトホール５６ｂが到達する深さより深い位置まで形成される。この改質ＳＯＧ膜５２の形成後、コンタクトホール５６が形成される。コンタクトホール５６の内部には、未改質の有機ＳＯＧ膜５０が現れず、プラグ６０を埋め込む際にポイズンドビアとなることが防止される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に有機ＳＯＧ（Spin On Glass）膜を用いた層間絶縁膜に関する。
【背景技術】
【０００２】
近年、半導体集積回路のさらなる高集積化を実現するために、配線の微細化および多層化を進めることが要求されている。配線の多層化においては各配線層間に設ける層間絶縁膜の表面が平坦でないと、当該層間絶縁膜の上部に形成された配線に段差が生じて断線などの故障が引き起こされる。そのため、層間絶縁膜の表面を平坦化する平坦化技術が重要となる。
【０００３】
平坦化を図る上で最も多用される層間絶縁膜としてＳＯＧ膜がある。ＳＯＧとは、シリコン化合物を有機溶剤に溶解した溶液、および、その溶液から形成される二酸化シリコンを主成分とする膜の総称である。ＳＯＧ膜を形成するには、まず、シリコン化合物を有機溶剤に溶解した溶液を基板上に滴下して基板を回転させる。すると、当該溶液の被膜は、配線によって形成される基板上の段差に対して、その凹部には厚く、その凸部には薄く、段差を緩和するように形成される。その結果、当該溶液の被膜の表面は平坦化される。次に、熱処理が施されると、有機溶剤が蒸発すると共に重合反応が進行して、表面が平坦なＳＯＧ膜が形成される。
【０００４】
ＳＯＧ膜には、シリコン化合物中に有機成分を含まない無機ＳＯＧ膜と、シリコン化合物中に有機成分を含む有機ＳＯＧ膜とがある。これらのうち、有機ＳＯＧ膜は、無機ＳＯＧ膜に比べ熱処理時におけるクラックの発生が抑制され、膜厚を０．５〜１μm 程度にすることができる。従って、有機ＳＯＧ膜を用いれば、膜厚の大きな層間絶縁膜を得ることができ、基板上の大きな段差に対しても十分な平坦化が可能である。
【０００５】
図９〜図１２は、有機ＳＯＧ膜を層間絶縁膜として用いた従来の半導体装置の製造方法を説明するための、主要な工程での断面図である。この半導体装置では、半導体基板２上に絶縁膜４が形成され、その上に複数の下層配線６が配置される。下層配線６の表面を薄いシリコン酸化膜８で覆った後、有機ＳＯＧが塗布される。有機ＳＯＧは下層配線６の間隙を埋め、さらに下層配線６の上に厚く積層し、その上面がなだらかに平坦化された有機ＳＯＧ膜１０を形成する（図９）。
【０００６】
ここで、有機ＳＯＧ膜は、密度が低いため、基本的に水分を吸収しやすい性質を有している。また、有機ＳＯＧ膜は、プラズマに対する耐性が低い。このため、有機ＳＯＧ膜１０に下層配線６に対するコンタクトホールを形成する際にマスクとして用いたレジストを、プラズマエッチングを用いたアッシング処理により除去する工程にて、コンタクトホール内の有機ＳＯＧ膜の露出面から有機成分が脱離し得る。有機成分が脱離した有機ＳＯＧ膜の露出面は、水分の吸収が活発になる。この場合、コンタクトホール内に金属材料からなるプラグを形成する際に、有機ＳＯＧ膜の露出部分から水分が放出されるため、その放出された水分に起因してプラグに空洞が形成されるいわゆるポイズンドビア（poisoned via）現象が発生し得る。その結果、プラグの抵抗値が上昇したり、断線不良などが発生するという不都合がある。
【０００７】
そこで、上記した不都合を解消するために、イオン注入により有機ＳＯＧ膜を改質する技術が提案されている。このイオン注入１２により、有機ＳＯＧ膜１０に含まれる有機成分が分解され、高密度化された改質ＳＯＧ膜１４が形成される（図１０）。
【０００８】
この改質ＳＯＧ膜１４の上にシリコン酸化膜１６が形成される（図１１）。
【０００９】
続いて、シリコン酸化膜１６の上にレジストで形成されたエッチングマスクを用いて、改質ＳＯＧ膜１４およびシリコン酸化膜８，１６を異方性エッチングし、下層配線６の上面に達するコンタクトホール１８を形成する。そして、このコンタクトホール１８内に、タングステン（Ｗ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）などの金属材料を埋め込んでプラグ２０を形成する（図１２）。
【００１０】
ちなみに、既に述べたように有機ＳＯＧ膜１０は比較的厚く塗布できる。このことは平坦化に有利である一方で、イオン注入により改質すべき膜厚も大きくなる。例えば、下層配線６の上には、０．５〜１μｍ程度の厚みに有機ＳＯＧ膜が積層される。
【特許文献１】特開２００３−２３４４０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
下層配線６に対するコンタクトホール１８は基本的には、コンタクトホール１８ａのようにその底面が下層配線６の上面内に位置するように形成されるので、下層配線６上に存在する有機ＳＯＧ膜１０を改質すれば、ポイズンドビア現象は防止できるはずである。しかし、コンタクトホール１８はコンタクトホール１８ｂのように下層配線６上からずれた位置に形成されることもある。この場合、コンタクトホール１８ｂは、例えば、下層配線６の上面より低い位置までオーバーエッチングされ得る。そのため、改質ＳＯＧ膜１４が下層配線６の上面近傍までしか形成されない場合、コンタクトホール１８の下部に改質されていない有機ＳＯＧ膜１０が露出し、ポイズンドビアの原因になり得るという問題があった。
【００１２】
本発明はこの問題を解決するためになされたものであり、半導体装置の有機ＳＯＧ膜の改質においてポイズンドビアの発生が好適に抑制される製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る半導体装置の製造方法は、有機ＳＯＧを塗布し平坦化して、半導体基板上に形成された配線層及び当該配線層の下地の表面を覆う絶縁膜となる有機ＳＯＧ膜を形成する工程と、前記有機ＳＯＧ膜にイオン注入を行うことにより、前記絶縁膜に形成された開口部が到達可能な深さを超える深さまで前記有機ＳＯＧ膜を改質する改質工程と、前記改質工程後の前記絶縁膜をエッチングして、前記開口部を形成する工程と、を有する方法である。
【発明の効果】
【００１４】
本発明によれば、開口部が到達可能な深さを超える深さまで有機ＳＯＧ膜が改質される。ここで、開口部が到達可能な深さは、エッチングストッパとなり得る配線層が存在しない位置での開口部の深さに相当する。この深さより深い位置まで改質ＳＯＧ膜を形成することで、コンタクトホールの位置が配線層の上面からずれた場合でも、当該コンタクトホールの下部に未改質の有機ＳＯＧ膜が露出することが防止されるので、ポイズンドビアの発生が抑制される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１６】
図１は本発明の実施形態である半導体装置の模式的な断面図である。本半導体装置４０では、半導体基板４２上に形成されたシリコン酸化膜４４を下地として、その上に所定の間隔を隔てて複数の下層配線４６が形成される。
【００１７】
下層配線４６の側面及び上面と、下層配線４６の間隙４７に露出するシリコン酸化膜４４には、シリコン酸化膜４８が形成される。なお、シリコン酸化膜４８を設けることで、後述する有機ＳＯＧ膜５０が下層配線４６及びシリコン酸化膜４４に好適に密着し得る。
【００１８】
シリコン酸化膜４８上には、有機ＳＯＧ膜５０及び改質ＳＯＧ膜５２が、下層配線４６の間隙４７等の段差を埋め込んで積層される。これらＳＯＧ膜５０，５２の厚みは、改質ＳＯＧ膜５２の表面にて下層配線４６の段差の影響が緩和され、上層配線５４の形成に十分な平坦性が得られるように設計される。
【００１９】
改質ＳＯＧ膜５２は、下層配線４６を覆って塗布された有機ＳＯＧ膜にホウ素イオン（Ｂ＋）をイオン注入する改質処理によって形成される。その有機ＳＯＧ膜のうち改質されずに残った部分が図１に示す有機ＳＯＧ膜５０である。イオン注入による改質は有機ＳＯＧ膜の特性を変化させ、これにより、改質ＳＯＧ膜５２は、イオンが到達せずに当初の状態に留まる有機ＳＯＧ膜５０とは特性に違いを有する。
【００２０】
改質ＳＯＧ膜５２をどの程度の厚みに形成するか、換言すれば、当初の有機ＳＯＧ膜を改質する目的深さは、下層配線４６に対するコンタクトホール５６が到達し得る深さとの兼ね合いを考慮して設計される。すなわち、コンタクトホール５６の内面に有機ＳＯＧ膜５０が露出しないようにしてポイズンドビア現象を防止するために、改質ＳＯＧ膜５２はコンタクトホール５６の到達深さより深い位置まで形成される。具体的には、コンタクトホール５６ａのように、確実に下層配線４６上にコンタクトホール５６が形成されるならば、改質ＳＯＧ膜５２は基本的に、下層配線４６上でのシリコン酸化膜４８の表面に達すれば足りるが、実際には、目合わせずれ等によってコンタクトホール５６ｂのように、その形成位置が下層配線４６上からずれ得る。コンタクトホール５６の形成では、その底面が下層配線４６の上面が好適に露出するようにオーバーエッチングが行われる。そのため、コンタクトホールが下層配線４６の上からずれた場合には、当該コンタクトホールは下層配線４６の上面より低い位置までエッチングされ得る。この場合に対応して、改質ＳＯＧ膜５２は、図１に示すように下層配線４６の段差より低い位置まで形成され、具体的には、その深さは、コンタクトホール５６のオーバーエッチング量に応じて定められ、コンタクトホール５６ｂが到達し得る深さより深く設定される。
【００２１】
改質ＳＯＧ膜５２上には、シリコン酸化膜５８が形成される。コンタクトホール５６はシリコン酸化膜５８の積層後に形成される。コンタクトホール５６ａ，５６ｂ内には、チタン（Ｔｉ）層と窒化チタン（ＴｉＮ）層とのバリア層（図示せず）と、そのバリア層を介して形成されたタングステン（Ｗ）とを含むプラグ６０がそれぞれ形成される。また、プラグ６０の上面に接触するように、上層配線５４が形成される。
【００２２】
次に、半導体装置４０の製造方法について説明する。図２〜図８は、半導体装置４０の製造方法を説明するための模式的な断面図である。
【００２３】
まず、図２に示すように、半導体基板４２上に、シリコン酸化膜４４を形成する。シリコン酸化膜４４の上面に接触するように、複数の下層配線４６を相互間に間隙４７を設けて配置する。下層配線４６は、アルミニウム（Ａｌ）などの金属材料で、例えば、約０．５μｍ前後の厚みに形成される。
【００２４】
その後、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いて、下層配線４６の側面及び上面と、シリコン酸化膜４４の露出した上面とに、シリコン酸化膜４８を薄く堆積する。
【００２５】
次に、シリコン酸化膜４８の上に、有機ＳＯＧ膜５０ａを塗布、成膜する。この有機ＳＯＧ膜５０ａは、有機ＳＯＧの材料となるシリコン化合物をアルコール系溶媒に溶かした溶液をスピンコート法により塗布することにより行われる。塗布された溶液は、下層配線４６相互間の間隙４７に入り込み、下層配線４６と間隙４７との段差を緩和する。当該溶液の被膜の表面を十分に平坦化する上では、溶液の被膜を厚くすることが有効である。有機ＳＯＧはこの膜厚を厚くする点で好適であり、一度の塗布で、例えば、下層配線４６上にて０．５μｍ程度の厚みの被膜を形成できる。
【００２６】
その後、熱処理により被膜中のアルコール系溶媒を蒸発させ、シリコン化合物の重合反応を進行させて、表面がなだらかに平坦化された有機ＳＯＧ膜５０ａが形成される（図３）。
【００２７】
次に、イオン注入法による有機ＳＯＧ膜５０ａの改質を行う。この有機ＳＯＧ膜５０ａの改質は、上述のように、この後に形成されるコンタクトホール５６の到達深さを考慮して設定される目的深さまで行われる。
【００２８】
例えば、下層配線４６の厚みを０．５μｍ程度とすると、下層配線４６上と間隙４７との段差も０．５μｍ程度となる。この段差を平滑化するために下層配線４６上にて有機ＳＯＧ膜５０ａを０．５μｍの厚みに積層すると、間隙４７部分での有機ＳＯＧ膜５０ａの厚みは１μｍ程度となる。この例において、目的深さは例えば、０．８μｍに設定され得る。
【００２９】
このような比較的大きな目的深さに対し、本実施形態の半導体装置の製造方法では、改質処理は複数段階に分けて行われ、例えば、予備改質工程と本改質工程との２段階に分けて行われる。第１段階の予備改質工程では、目的深さより浅い中間深さまでを改質し、第２段階の本改質工程で、目的深さまでを改質する。改質の深さは、イオン注入のエネルギーやイオン種により調節することができる。本実施形態の予備改質工程と本改質工程では、同一のイオン種、例えば、Ｂ＋イオンをエネルギーを変えて注入する。すなわち、予備改質工程は、本改質工程よりも低いエネルギーでイオン注入を行う。
【００３０】
例えば、中間深さは、下層配線４６上での有機ＳＯＧ膜５０ａの膜厚に応じた値に設定することができる。この場合、予備改質工程にて、間隙４７による段差より上に位置する有機ＳＯＧ膜５０ａの上部層の膜厚の全部又は大部分が改質され（図４）、本改質工程は、間隙４７に充填された有機ＳＯＧ膜５０ａを主に改質することができる（図５）。例えば、０．４〜０．５μｍ程度の中間深さまでの予備改質工程は、７０ｋｅＶ程度のエネルギーでＢ＋イオンを注入することで実現可能であり、さらにその下から目的深さ０．８μｍまでの本改質工程は、１４０ｋｅＶ程度のエネルギーでＢ＋イオンを注入することで実現可能である。
【００３１】
有機ＳＯＧ膜５０ａのうちのＢ＋イオンが注入された部分は、有機成分が含まれず、かつ、水分および水酸基がわずかしか含まれない高密度化された改質ＳＯＧ膜に改質される。このようにして、予備改質工程にて、上部改質ＳＯＧ膜５２ｕが形成され（図４）、本改質工程にて、下部改質ＳＯＧ膜５２ｄが形成され（図５）、これら上部改質ＳＯＧ膜５２ｕと下部改質ＳＯＧ膜５２ｄとによって図１に示す改質ＳＯＧ膜５２が構成される。
【００３２】
有機ＳＯＧ膜５０ａのうち間隙４７により形成される段差の上端より上の部分（以下、上部層と称する）は、その下が下層配線４６であるか間隙４７であるかの相違による影響が小さく、基本的に一様な層を構成する。上述のように、上部改質ＳＯＧ膜５２ｕはこの上部層の全部又は大半の膜厚を改質して形成される。一方、下部改質ＳＯＧ膜５２ｄは有機ＳＯＧ膜５０ａのうち上部改質ＳＯＧ膜５２ｕより下に残る部分である下部層５０ｂを改質して形成される。この下部層５０ｂは、下層配線４６と間隙４７とに応じた凹凸を有し、上部層より不均一性が大きい。このことから、予備改質工程にて発生する上部層内でのストレスの不均一性は、本改質工程にて発生する下部層でのストレスの不均一性に比べて小さく、上部改質ＳＯＧ膜５２ｕでは、上部層及び下部層を一度に改質する場合に比べてクラックが発生しにくいことが期待できる。
【００３３】
なお、予備改質工程にて改質する膜厚は上部層の全部でなくてもよいが、当該膜厚が小さくなるほど、本改質工程にて改質すべき下部層５０ｂの膜厚が増加して、本改質工程で生じる下部層のストレスの不均一性が大きくなり、その影響を受けて上部改質ＳＯＧ膜５２ｕにクラックが発生しやすくなることが考えられる。一方、予備改質工程にて改質する膜厚を過度に増加させると、やはり上部改質ＳＯＧ膜５２ｕにクラックが発生しやすくなると考えられる。すなわち、予備改質工程にて改質する具体的な膜厚は、このトレードオフの関係下にてクラックが発生しない範囲内で任意に設定することができる。
【００３４】
次に、図６に示すように、プラズマＣＶＤ法を用いて、改質ＳＯＧ膜５２（上部改質ＳＯＧ膜５２ｕ）の上面上に、シリコン酸化膜５８を形成する。そして、シリコン酸化膜５８の上面を、ＣＭＰ法を用いて研磨することにより平坦化する。
【００３５】
このシリコン酸化膜５８上に、フォトリソグラフィー技術を用いて、パターン化されたレジスト７０を形成する。そして、このレジスト７０をマスクとして、異方性エッチング技術を用いて、コンタクトホール５６を形成する（図７）。
【００３６】
コンタクトホール５６の形成後、レジスト７０をプラズマエッチングを用いたアッシング処理により除去する。そして、コンタクトホール５６内に、プラグ６０を形成する。プラグ６０は、コンタクトホール５６の内壁面を覆うバリア層と、当該バリア層の内側の開口部を埋めるタングステン（Ｗ）とで構成される。バリア層は、スパッタ法により堆積されたＴｉ膜と、その上にさらにＣＶＤ法により堆積されたＴｉＮ膜とで形成される。バリア層の形成後、コンタクトホール５６内にＣＶＤ法でタングステン（Ｗ）を堆積する。そして、表面を、ＣＭＰ法を用いてシリコン酸化膜５８の上面が露出するまで研磨する。これにより、図８に示すような、下層配線４６と接続されるプラグ６０が形成される。
【００３７】
最後に、シリコン酸化膜５８及びプラグ６０の上面上とに、金属膜（図示せず）を堆積した後、フォトリソグラフィー技術及び異方性エッチング技術を用いてその金属膜をパターニングすることによって、図１に示したような、上層配線５４を形成する。このようにして、半導体装置４０が完成される（図８）。
【００３８】
なお、本実施形態では、有機ＳＯＧ膜の改質を２回の改質工程で行ったが、さらに多くの回数の改質工程に分けて行っても良い。一方、上述の実施形態ではクラックの発生を抑制する観点から改質工程を複数回に分けて行う例を示したが、クラックの発生等の問題がなければ、コンタクトホール５６が到達可能な深さを超える深さまで、有機ＳＯＧ膜５０ａを一度に改質してもよい。そのような場合として例えば、改質すべき有機ＳＯＧ膜の厚みが比較的薄い場合が挙げられる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態である半導体装置の模式的な断面図である。
【図２】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図３】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図４】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図５】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図６】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図７】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図８】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図９】有機ＳＯＧ膜を層間絶縁膜として用いた従来の半導体装置の製造方法を説明する断面図である。
【図１０】有機ＳＯＧ膜を層間絶縁膜として用いた従来の半導体装置の製造方法を説明する断面図である。
【図１１】有機ＳＯＧ膜を層間絶縁膜として用いた従来の半導体装置の製造方法を説明する断面図である。
【図１２】有機ＳＯＧ膜を層間絶縁膜として用いた従来の半導体装置の製造方法を説明する断面図である。
【符号の説明】
【００４０】
４０ 半導体装置、４２ 半導体基板、４４ シリコン酸化膜、４６ 下層配線、４７ 間隙、４８ シリコン酸化膜、５０，５０ａ 有機ＳＯＧ膜、５０ｂ 下層部、５２ 改質ＳＯＧ膜、５２ｕ 上部改質ＳＯＧ膜、５２ｄ 下部改質ＳＯＧ膜、５４ 上層配線、５６，５６ａ，５６ｂ コンタクトホール、５８ シリコン酸化膜、６０ プラグ、７０ レジスト。
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に有機ＳＯＧ（Spin On Glass）膜を用いた層間絶縁膜に関する。
【背景技術】
【０００２】
近年、半導体集積回路のさらなる高集積化を実現するために、配線の微細化および多層化を進めることが要求されている。配線の多層化においては各配線層間に設ける層間絶縁膜の表面が平坦でないと、当該層間絶縁膜の上部に形成された配線に段差が生じて断線などの故障が引き起こされる。そのため、層間絶縁膜の表面を平坦化する平坦化技術が重要となる。
【０００３】
平坦化を図る上で最も多用される層間絶縁膜としてＳＯＧ膜がある。ＳＯＧとは、シリコン化合物を有機溶剤に溶解した溶液、および、その溶液から形成される二酸化シリコンを主成分とする膜の総称である。ＳＯＧ膜を形成するには、まず、シリコン化合物を有機溶剤に溶解した溶液を基板上に滴下して基板を回転させる。すると、当該溶液の被膜は、配線によって形成される基板上の段差に対して、その凹部には厚く、その凸部には薄く、段差を緩和するように形成される。その結果、当該溶液の被膜の表面は平坦化される。次に、熱処理が施されると、有機溶剤が蒸発すると共に重合反応が進行して、表面が平坦なＳＯＧ膜が形成される。
【０００４】
ＳＯＧ膜には、シリコン化合物中に有機成分を含まない無機ＳＯＧ膜と、シリコン化合物中に有機成分を含む有機ＳＯＧ膜とがある。これらのうち、有機ＳＯＧ膜は、無機ＳＯＧ膜に比べ熱処理時におけるクラックの発生が抑制され、膜厚を０．５〜１μm 程度にすることができる。従って、有機ＳＯＧ膜を用いれば、膜厚の大きな層間絶縁膜を得ることができ、基板上の大きな段差に対しても十分な平坦化が可能である。
【０００５】
図９〜図１２は、有機ＳＯＧ膜を層間絶縁膜として用いた従来の半導体装置の製造方法を説明するための、主要な工程での断面図である。この半導体装置では、半導体基板２上に絶縁膜４が形成され、その上に複数の下層配線６が配置される。下層配線６の表面を薄いシリコン酸化膜８で覆った後、有機ＳＯＧが塗布される。有機ＳＯＧは下層配線６の間隙を埋め、さらに下層配線６の上に厚く積層し、その上面がなだらかに平坦化された有機ＳＯＧ膜１０を形成する（図９）。
【０００６】
ここで、有機ＳＯＧ膜は、密度が低いため、基本的に水分を吸収しやすい性質を有している。また、有機ＳＯＧ膜は、プラズマに対する耐性が低い。このため、有機ＳＯＧ膜１０に下層配線６に対するコンタクトホールを形成する際にマスクとして用いたレジストを、プラズマエッチングを用いたアッシング処理により除去する工程にて、コンタクトホール内の有機ＳＯＧ膜の露出面から有機成分が脱離し得る。有機成分が脱離した有機ＳＯＧ膜の露出面は、水分の吸収が活発になる。この場合、コンタクトホール内に金属材料からなるプラグを形成する際に、有機ＳＯＧ膜の露出部分から水分が放出されるため、その放出された水分に起因してプラグに空洞が形成されるいわゆるポイズンドビア（poisoned via）現象が発生し得る。その結果、プラグの抵抗値が上昇したり、断線不良などが発生するという不都合がある。
【０００７】
そこで、上記した不都合を解消するために、イオン注入により有機ＳＯＧ膜を改質する技術が提案されている。このイオン注入１２により、有機ＳＯＧ膜１０に含まれる有機成分が分解され、高密度化された改質ＳＯＧ膜１４が形成される（図１０）。
【０００８】
この改質ＳＯＧ膜１４の上にシリコン酸化膜１６が形成される（図１１）。
【０００９】
続いて、シリコン酸化膜１６の上にレジストで形成されたエッチングマスクを用いて、改質ＳＯＧ膜１４およびシリコン酸化膜８，１６を異方性エッチングし、下層配線６の上面に達するコンタクトホール１８を形成する。そして、このコンタクトホール１８内に、タングステン（Ｗ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）などの金属材料を埋め込んでプラグ２０を形成する（図１２）。
【００１０】
ちなみに、既に述べたように有機ＳＯＧ膜１０は比較的厚く塗布できる。このことは平坦化に有利である一方で、イオン注入により改質すべき膜厚も大きくなる。例えば、下層配線６の上には、０．５〜１μｍ程度の厚みに有機ＳＯＧ膜が積層される。
【特許文献１】特開２００３−２３４４０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
下層配線６に対するコンタクトホール１８は基本的には、コンタクトホール１８ａのようにその底面が下層配線６の上面内に位置するように形成されるので、下層配線６上に存在する有機ＳＯＧ膜１０を改質すれば、ポイズンドビア現象は防止できるはずである。しかし、コンタクトホール１８はコンタクトホール１８ｂのように下層配線６上からずれた位置に形成されることもある。この場合、コンタクトホール１８ｂは、例えば、下層配線６の上面より低い位置までオーバーエッチングされ得る。そのため、改質ＳＯＧ膜１４が下層配線６の上面近傍までしか形成されない場合、コンタクトホール１８の下部に改質されていない有機ＳＯＧ膜１０が露出し、ポイズンドビアの原因になり得るという問題があった。
【００１２】
本発明はこの問題を解決するためになされたものであり、半導体装置の有機ＳＯＧ膜の改質においてポイズンドビアの発生が好適に抑制される製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る半導体装置の製造方法は、有機ＳＯＧを塗布し平坦化して、半導体基板上に形成された配線層及び当該配線層の下地の表面を覆う絶縁膜となる有機ＳＯＧ膜を形成する工程と、前記有機ＳＯＧ膜にイオン注入を行うことにより、前記絶縁膜に形成された開口部が到達可能な深さを超える深さまで前記有機ＳＯＧ膜を改質する改質工程と、前記改質工程後の前記絶縁膜をエッチングして、前記開口部を形成する工程と、を有する方法である。
【発明の効果】
【００１４】
本発明によれば、開口部が到達可能な深さを超える深さまで有機ＳＯＧ膜が改質される。ここで、開口部が到達可能な深さは、エッチングストッパとなり得る配線層が存在しない位置での開口部の深さに相当する。この深さより深い位置まで改質ＳＯＧ膜を形成することで、コンタクトホールの位置が配線層の上面からずれた場合でも、当該コンタクトホールの下部に未改質の有機ＳＯＧ膜が露出することが防止されるので、ポイズンドビアの発生が抑制される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１６】
図１は本発明の実施形態である半導体装置の模式的な断面図である。本半導体装置４０では、半導体基板４２上に形成されたシリコン酸化膜４４を下地として、その上に所定の間隔を隔てて複数の下層配線４６が形成される。
【００１７】
下層配線４６の側面及び上面と、下層配線４６の間隙４７に露出するシリコン酸化膜４４には、シリコン酸化膜４８が形成される。なお、シリコン酸化膜４８を設けることで、後述する有機ＳＯＧ膜５０が下層配線４６及びシリコン酸化膜４４に好適に密着し得る。
【００１８】
シリコン酸化膜４８上には、有機ＳＯＧ膜５０及び改質ＳＯＧ膜５２が、下層配線４６の間隙４７等の段差を埋め込んで積層される。これらＳＯＧ膜５０，５２の厚みは、改質ＳＯＧ膜５２の表面にて下層配線４６の段差の影響が緩和され、上層配線５４の形成に十分な平坦性が得られるように設計される。
【００１９】
改質ＳＯＧ膜５２は、下層配線４６を覆って塗布された有機ＳＯＧ膜にホウ素イオン（Ｂ＋）をイオン注入する改質処理によって形成される。その有機ＳＯＧ膜のうち改質されずに残った部分が図１に示す有機ＳＯＧ膜５０である。イオン注入による改質は有機ＳＯＧ膜の特性を変化させ、これにより、改質ＳＯＧ膜５２は、イオンが到達せずに当初の状態に留まる有機ＳＯＧ膜５０とは特性に違いを有する。
【００２０】
改質ＳＯＧ膜５２をどの程度の厚みに形成するか、換言すれば、当初の有機ＳＯＧ膜を改質する目的深さは、下層配線４６に対するコンタクトホール５６が到達し得る深さとの兼ね合いを考慮して設計される。すなわち、コンタクトホール５６の内面に有機ＳＯＧ膜５０が露出しないようにしてポイズンドビア現象を防止するために、改質ＳＯＧ膜５２はコンタクトホール５６の到達深さより深い位置まで形成される。具体的には、コンタクトホール５６ａのように、確実に下層配線４６上にコンタクトホール５６が形成されるならば、改質ＳＯＧ膜５２は基本的に、下層配線４６上でのシリコン酸化膜４８の表面に達すれば足りるが、実際には、目合わせずれ等によってコンタクトホール５６ｂのように、その形成位置が下層配線４６上からずれ得る。コンタクトホール５６の形成では、その底面が下層配線４６の上面が好適に露出するようにオーバーエッチングが行われる。そのため、コンタクトホールが下層配線４６の上からずれた場合には、当該コンタクトホールは下層配線４６の上面より低い位置までエッチングされ得る。この場合に対応して、改質ＳＯＧ膜５２は、図１に示すように下層配線４６の段差より低い位置まで形成され、具体的には、その深さは、コンタクトホール５６のオーバーエッチング量に応じて定められ、コンタクトホール５６ｂが到達し得る深さより深く設定される。
【００２１】
改質ＳＯＧ膜５２上には、シリコン酸化膜５８が形成される。コンタクトホール５６はシリコン酸化膜５８の積層後に形成される。コンタクトホール５６ａ，５６ｂ内には、チタン（Ｔｉ）層と窒化チタン（ＴｉＮ）層とのバリア層（図示せず）と、そのバリア層を介して形成されたタングステン（Ｗ）とを含むプラグ６０がそれぞれ形成される。また、プラグ６０の上面に接触するように、上層配線５４が形成される。
【００２２】
次に、半導体装置４０の製造方法について説明する。図２〜図８は、半導体装置４０の製造方法を説明するための模式的な断面図である。
【００２３】
まず、図２に示すように、半導体基板４２上に、シリコン酸化膜４４を形成する。シリコン酸化膜４４の上面に接触するように、複数の下層配線４６を相互間に間隙４７を設けて配置する。下層配線４６は、アルミニウム（Ａｌ）などの金属材料で、例えば、約０．５μｍ前後の厚みに形成される。
【００２４】
その後、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いて、下層配線４６の側面及び上面と、シリコン酸化膜４４の露出した上面とに、シリコン酸化膜４８を薄く堆積する。
【００２５】
次に、シリコン酸化膜４８の上に、有機ＳＯＧ膜５０ａを塗布、成膜する。この有機ＳＯＧ膜５０ａは、有機ＳＯＧの材料となるシリコン化合物をアルコール系溶媒に溶かした溶液をスピンコート法により塗布することにより行われる。塗布された溶液は、下層配線４６相互間の間隙４７に入り込み、下層配線４６と間隙４７との段差を緩和する。当該溶液の被膜の表面を十分に平坦化する上では、溶液の被膜を厚くすることが有効である。有機ＳＯＧはこの膜厚を厚くする点で好適であり、一度の塗布で、例えば、下層配線４６上にて０．５μｍ程度の厚みの被膜を形成できる。
【００２６】
その後、熱処理により被膜中のアルコール系溶媒を蒸発させ、シリコン化合物の重合反応を進行させて、表面がなだらかに平坦化された有機ＳＯＧ膜５０ａが形成される（図３）。
【００２７】
次に、イオン注入法による有機ＳＯＧ膜５０ａの改質を行う。この有機ＳＯＧ膜５０ａの改質は、上述のように、この後に形成されるコンタクトホール５６の到達深さを考慮して設定される目的深さまで行われる。
【００２８】
例えば、下層配線４６の厚みを０．５μｍ程度とすると、下層配線４６上と間隙４７との段差も０．５μｍ程度となる。この段差を平滑化するために下層配線４６上にて有機ＳＯＧ膜５０ａを０．５μｍの厚みに積層すると、間隙４７部分での有機ＳＯＧ膜５０ａの厚みは１μｍ程度となる。この例において、目的深さは例えば、０．８μｍに設定され得る。
【００２９】
このような比較的大きな目的深さに対し、本実施形態の半導体装置の製造方法では、改質処理は複数段階に分けて行われ、例えば、予備改質工程と本改質工程との２段階に分けて行われる。第１段階の予備改質工程では、目的深さより浅い中間深さまでを改質し、第２段階の本改質工程で、目的深さまでを改質する。改質の深さは、イオン注入のエネルギーやイオン種により調節することができる。本実施形態の予備改質工程と本改質工程では、同一のイオン種、例えば、Ｂ＋イオンをエネルギーを変えて注入する。すなわち、予備改質工程は、本改質工程よりも低いエネルギーでイオン注入を行う。
【００３０】
例えば、中間深さは、下層配線４６上での有機ＳＯＧ膜５０ａの膜厚に応じた値に設定することができる。この場合、予備改質工程にて、間隙４７による段差より上に位置する有機ＳＯＧ膜５０ａの上部層の膜厚の全部又は大部分が改質され（図４）、本改質工程は、間隙４７に充填された有機ＳＯＧ膜５０ａを主に改質することができる（図５）。例えば、０．４〜０．５μｍ程度の中間深さまでの予備改質工程は、７０ｋｅＶ程度のエネルギーでＢ＋イオンを注入することで実現可能であり、さらにその下から目的深さ０．８μｍまでの本改質工程は、１４０ｋｅＶ程度のエネルギーでＢ＋イオンを注入することで実現可能である。
【００３１】
有機ＳＯＧ膜５０ａのうちのＢ＋イオンが注入された部分は、有機成分が含まれず、かつ、水分および水酸基がわずかしか含まれない高密度化された改質ＳＯＧ膜に改質される。このようにして、予備改質工程にて、上部改質ＳＯＧ膜５２ｕが形成され（図４）、本改質工程にて、下部改質ＳＯＧ膜５２ｄが形成され（図５）、これら上部改質ＳＯＧ膜５２ｕと下部改質ＳＯＧ膜５２ｄとによって図１に示す改質ＳＯＧ膜５２が構成される。
【００３２】
有機ＳＯＧ膜５０ａのうち間隙４７により形成される段差の上端より上の部分（以下、上部層と称する）は、その下が下層配線４６であるか間隙４７であるかの相違による影響が小さく、基本的に一様な層を構成する。上述のように、上部改質ＳＯＧ膜５２ｕはこの上部層の全部又は大半の膜厚を改質して形成される。一方、下部改質ＳＯＧ膜５２ｄは有機ＳＯＧ膜５０ａのうち上部改質ＳＯＧ膜５２ｕより下に残る部分である下部層５０ｂを改質して形成される。この下部層５０ｂは、下層配線４６と間隙４７とに応じた凹凸を有し、上部層より不均一性が大きい。このことから、予備改質工程にて発生する上部層内でのストレスの不均一性は、本改質工程にて発生する下部層でのストレスの不均一性に比べて小さく、上部改質ＳＯＧ膜５２ｕでは、上部層及び下部層を一度に改質する場合に比べてクラックが発生しにくいことが期待できる。
【００３３】
なお、予備改質工程にて改質する膜厚は上部層の全部でなくてもよいが、当該膜厚が小さくなるほど、本改質工程にて改質すべき下部層５０ｂの膜厚が増加して、本改質工程で生じる下部層のストレスの不均一性が大きくなり、その影響を受けて上部改質ＳＯＧ膜５２ｕにクラックが発生しやすくなることが考えられる。一方、予備改質工程にて改質する膜厚を過度に増加させると、やはり上部改質ＳＯＧ膜５２ｕにクラックが発生しやすくなると考えられる。すなわち、予備改質工程にて改質する具体的な膜厚は、このトレードオフの関係下にてクラックが発生しない範囲内で任意に設定することができる。
【００３４】
次に、図６に示すように、プラズマＣＶＤ法を用いて、改質ＳＯＧ膜５２（上部改質ＳＯＧ膜５２ｕ）の上面上に、シリコン酸化膜５８を形成する。そして、シリコン酸化膜５８の上面を、ＣＭＰ法を用いて研磨することにより平坦化する。
【００３５】
このシリコン酸化膜５８上に、フォトリソグラフィー技術を用いて、パターン化されたレジスト７０を形成する。そして、このレジスト７０をマスクとして、異方性エッチング技術を用いて、コンタクトホール５６を形成する（図７）。
【００３６】
コンタクトホール５６の形成後、レジスト７０をプラズマエッチングを用いたアッシング処理により除去する。そして、コンタクトホール５６内に、プラグ６０を形成する。プラグ６０は、コンタクトホール５６の内壁面を覆うバリア層と、当該バリア層の内側の開口部を埋めるタングステン（Ｗ）とで構成される。バリア層は、スパッタ法により堆積されたＴｉ膜と、その上にさらにＣＶＤ法により堆積されたＴｉＮ膜とで形成される。バリア層の形成後、コンタクトホール５６内にＣＶＤ法でタングステン（Ｗ）を堆積する。そして、表面を、ＣＭＰ法を用いてシリコン酸化膜５８の上面が露出するまで研磨する。これにより、図８に示すような、下層配線４６と接続されるプラグ６０が形成される。
【００３７】
最後に、シリコン酸化膜５８及びプラグ６０の上面上とに、金属膜（図示せず）を堆積した後、フォトリソグラフィー技術及び異方性エッチング技術を用いてその金属膜をパターニングすることによって、図１に示したような、上層配線５４を形成する。このようにして、半導体装置４０が完成される（図８）。
【００３８】
なお、本実施形態では、有機ＳＯＧ膜の改質を２回の改質工程で行ったが、さらに多くの回数の改質工程に分けて行っても良い。一方、上述の実施形態ではクラックの発生を抑制する観点から改質工程を複数回に分けて行う例を示したが、クラックの発生等の問題がなければ、コンタクトホール５６が到達可能な深さを超える深さまで、有機ＳＯＧ膜５０ａを一度に改質してもよい。そのような場合として例えば、改質すべき有機ＳＯＧ膜の厚みが比較的薄い場合が挙げられる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態である半導体装置の模式的な断面図である。
【図２】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図３】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図４】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図５】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図６】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図７】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図８】図１に示した半導体装置の製造方法を説明するための模式的な断面図である。
【図９】有機ＳＯＧ膜を層間絶縁膜として用いた従来の半導体装置の製造方法を説明する断面図である。
【図１０】有機ＳＯＧ膜を層間絶縁膜として用いた従来の半導体装置の製造方法を説明する断面図である。
【図１１】有機ＳＯＧ膜を層間絶縁膜として用いた従来の半導体装置の製造方法を説明する断面図である。
【図１２】有機ＳＯＧ膜を層間絶縁膜として用いた従来の半導体装置の製造方法を説明する断面図である。
【符号の説明】
【００４０】
４０ 半導体装置、４２ 半導体基板、４４ シリコン酸化膜、４６ 下層配線、４７ 間隙、４８ シリコン酸化膜、５０，５０ａ 有機ＳＯＧ膜、５０ｂ 下層部、５２ 改質ＳＯＧ膜、５２ｕ 上部改質ＳＯＧ膜、５２ｄ 下部改質ＳＯＧ膜、５４ 上層配線、５６，５６ａ，５６ｂ コンタクトホール、５８ シリコン酸化膜、６０ プラグ、７０ レジスト。
【特許請求の範囲】
【請求項１】
半導体基板上に形成された配線層と、前記配線層及び当該配線層の下地の上を覆う絶縁膜と、前記絶縁膜に形成された開口部に埋め込まれ前記配線層の上面に接触する埋込電極とを備えた半導体装置の製造方法において、
有機ＳＯＧを塗布し平坦化して、前記絶縁膜となる有機ＳＯＧ膜を形成する工程と、
前記有機ＳＯＧ膜にイオン注入を行うことにより、前記開口部が到達可能な深さを超える深さまで前記有機ＳＯＧ膜を改質する改質工程と、
前記改質工程後の前記絶縁膜をエッチングして、前記開口部を形成する工程と、
を有することを特徴とする製造方法。
【請求項２】
半導体基板上に形成された絶縁膜と、前記絶縁膜の厚みの途中深さまで形成された開口部と、前記開口部に埋め込まれた埋込金属部とを備えた半導体装置の製造方法において、
有機ＳＯＧを塗布し平坦化して、前記絶縁膜となる有機ＳＯＧ膜を形成する工程と、
前記有機ＳＯＧ膜にイオン注入を行うことにより、前記開口部が到達可能な深さを超える深さまで前記有機ＳＯＧ膜を改質する改質工程と、
前記改質工程後の前記絶縁膜をエッチングして、前記開口部を形成する工程と、
を有することを特徴とする製造方法。
【請求項１】
半導体基板上に形成された配線層と、前記配線層及び当該配線層の下地の上を覆う絶縁膜と、前記絶縁膜に形成された開口部に埋め込まれ前記配線層の上面に接触する埋込電極とを備えた半導体装置の製造方法において、
有機ＳＯＧを塗布し平坦化して、前記絶縁膜となる有機ＳＯＧ膜を形成する工程と、
前記有機ＳＯＧ膜にイオン注入を行うことにより、前記開口部が到達可能な深さを超える深さまで前記有機ＳＯＧ膜を改質する改質工程と、
前記改質工程後の前記絶縁膜をエッチングして、前記開口部を形成する工程と、
を有することを特徴とする製造方法。
【請求項２】
半導体基板上に形成された絶縁膜と、前記絶縁膜の厚みの途中深さまで形成された開口部と、前記開口部に埋め込まれた埋込金属部とを備えた半導体装置の製造方法において、
有機ＳＯＧを塗布し平坦化して、前記絶縁膜となる有機ＳＯＧ膜を形成する工程と、
前記有機ＳＯＧ膜にイオン注入を行うことにより、前記開口部が到達可能な深さを超える深さまで前記有機ＳＯＧ膜を改質する改質工程と、
前記改質工程後の前記絶縁膜をエッチングして、前記開口部を形成する工程と、
を有することを特徴とする製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００９−６４８５８（Ｐ２００９−６４８５８Ａ）
【公開日】平成２１年３月２６日（２００９．３．２６）
【国際特許分類】
【出願番号】特願２００７−２２９７８０（Ｐ２００７−２２９７８０）
【出願日】平成１９年９月５日（２００７．９．５）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
【公開日】平成２１年３月２６日（２００９．３．２６）
【国際特許分類】
【出願日】平成１９年９月５日（２００７．９．５）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
[ Back to top ]