【課題】酸化剤の供給量や供給時間を増大させることなく酸化膜の被覆性やローディング効果を改善する。
【解決手段】少なくとも１枚の基板を処理室内に搬入する基板搬入工程と、前記基板を加熱しながら第１の反応物質と酸素原子を含む第２の反応物質とを前記処理室内に交互に供給して前記基板上に酸化膜を形成する酸化膜形成工程と、前記基板を前記処理室内から搬出する基板搬出工程と、備え、前記酸化膜形成工程では、基板温度が前記第１の反応物質の自己分解温度以下であり、前記第２の反応物質に紫外領域の光を照射することを特徴とする半導体デバイスの製造方法が提供される。 （もっと読む）

【課題】低温処理で、所望のＳｉＮ膜を製造できるようにする。
【解決手段】処理対象に対して窒素系ガス（窒素（Ｎ_２）ガス、アンモニア（ＮＨ_３）ガス、ジアジン（Ｎ_２Ｈ_２）ガス、ヒドラジン（Ｎ_２Ｈ_４）ガスなど）を供給する手段と、前記処理対象に対してシリコン系ガス（アミノ基、ジメチルアミノ基又はエチルアミノ基を有するもの。シランガス、ジシランガス、ジシラザンガスなど）を供給する手段と、前記各ガスの供給時に前記処理対象を減圧環境とする手段とを備える。 （もっと読む）

【課題】酸化膜の形成に自由度をもたせる。低温で窒素成分を低減または含まない酸化膜を形成する。バッチ方式の成長装置にて低温で厚い酸化膜膜を形成する。
【解決手段】アルキル基或いはアルコキシ基を含むシリコン系のガス又はシロキサンガス又はシラザンガスと、前記ガスを酸化させる酸化剤とを、減圧状態で５００℃以下の温度下で反応させる。前記ガスに対して、シランガス、ジシランガス、リン系ガス、又は、ボロン系ガスを添加剤として反応させる。 （もっと読む）

【課題】良好な形状のｓｉｎｇｌｅ ｍｅｔａｌ／ｄｕａｌ ｈｉｇｈ−ｋ構造を形成し、ｎＭＯＳ、ｐＭＯＳそれぞれに適したフラットバンド電圧を得ることができる半導体装置を得ること。
【解決手段】本発明の一実施形態における半導体装置１００は、第１導電型のＭＯＳＦＥＴ１０と、第２導電型のＭＯＳＦＥＴ２０を有する。第１および第２導電型のＭＯＳＦＥＴ１０，２０は、半導体基板１上に形成された第１の絶縁膜２と、第１の絶縁膜２上に形成され、第１の絶縁膜２よりも誘電率の高い絶縁材料からなる第２の絶縁膜４と、第２の絶縁膜４上に形成され、第２の絶縁膜４に拡散して仕事関数を制御する材料を含むメタル層５を下層に有するゲート電極７と、を備える。また、第２導電型のＭＯＳＦＥＴ２０は、第１の絶縁膜２と第２の絶縁膜４との間に形成され、仕事関数を制御する材料が第１の絶縁膜２界面に拡散するのを防止する拡散防止膜３をさらに備える。 （もっと読む）

ビスアミノシラシクロブタンと、窒素供給ガス、酸素供給ガスおよびこれらの混合物から選択した原料ガスとの反応ガス混合物の熱重合によるシリコン含有薄膜の生成方法。堆積膜は窒化ケイ素、炭窒化ケイ素、二酸化ケイ素または炭素ドープ二酸化ケイ素であってもよい。これら膜は、半導体デバイスにおける誘電体、不動態化膜、バリア膜、スペーサ、ライナおよび／またはストレッサとして有用である。
（もっと読む）

【課題】 ＣＺ基板を用いた絶縁ゲート型の半導体装置の製造方法において、ゲート酸化膜の絶縁耐圧を十分に確保することができる製造方法を提供すること。
【解決手段】 プラズマＣＶＤ法によって、ＣＺ基板６の表面に水素が含有されたゲート酸化膜１０を形成する工程と、ゲート酸化膜１０を熱処理する工程を備えている。ゲート酸化膜１０を熱処理することによって、ゲート酸化膜１０内の水素と、ゲート酸化膜１０とＣＺ基板６の界面近傍のＣＺ基板６内に存在する酸素析出欠陥との間で還元反応が生じる。これによって、ＣＺ基板６内の酸素が除去され、ゲート酸化膜１０の絶縁耐圧を十分に確保することができる。 （もっと読む）

【課題】原料ガスを間欠的に供給する際に、安全性を維持しつつ多量の原料ガスを処理容器内へ供給することができ、この結果、成膜レートを向上できるのみならず、膜中における原料ガスに含まれる元素の濃度をコントロールして、例えばこの元素濃度を高くすることが可能な成膜方法を提供する。
【解決手段】被処理体Ｗが収容されて真空引き可能になされた処理容器４内で被処理体Ｗの表面に薄膜を形成する成膜方法において、処理容器４内へ原料ガスを、間に間欠期間を挟んで複数回供給して原料ガスを被処理体Ｗの表面に吸着させる吸着工程と、処理容器４内へ反応ガスを供給して被処理体Ｗの表面に吸着している原料ガスと反応させて薄膜を形成する反応工程とを交互に複数回繰り返し行うようにする。 （もっと読む）

【課題】半導体装置の製造に使用されるシリコン酸化膜の下地依存性を改善することによって、シリコン酸化膜の狭スペースへの埋め込み性やモフォロジーを向上させる。
【解決手段】半導体素子部を有するＳｉ基板１の表面に有機基を含まないＳｉ含有分子を吸着させ、Ｓｉ含有分子による吸着層１２を形成する。あるいは、Ｓｉ基板１上にＳｉリッチなＳｉＮ系保護膜を形成する。吸着層１２またはＳｉリッチなＳｉＮ系保護膜上から有機シリコン材料ガスとオゾン等の活性化された酸素を含むガスとを供給し、Ｓｉ基板１上にシリコン酸化物からなる絶縁膜１３を形成する。 （もっと読む）

窒化ケイ素系誘電体層を堆積する方法が提供される。該方法は、ケイ素前駆体及びラジカル窒素前駆体を堆積チャンバーに導入することを含む。前記ケイ素前駆体は、Ｎ−Ｓｉ−Ｈ結合、Ｎ−Ｓｉ−Ｓｉ結合及び／又はＳｉ−Ｓｉ−Ｈ結合を有する。前記ラジカル窒素前駆体は、内包酸素を実質的に含まない。前記ラジカル窒素前駆体は、堆積チャンバーの外で発生させる。前記ケイ素前駆体及び前記ラジカル窒素前駆体は、相互作用して前記窒化ケイ素系誘電体層を形成する。
（もっと読む）

【課題】基板表面の荒れを抑制して基板を処理できる工程を備える半導体装置の製造方法を提供する。
【解決手段】処理室内に、表面に２ｎｍ以下の酸化膜が形成されている基板を搬入する工程（ステップ３０２）と、その後、処理室内でＮ_２Ｏガスによりパージを行う工程（ステップ３０５）と、その後、処理室内で基板を処理する工程（ステップ３０６）と、その後、処理室内から基板を搬出する工程（ステップ３０９）と、を備える。 （もっと読む）

【課題】真空容器内の回転テーブルに基板を回転方向に並べて載置し、また互いに反応する複数の反応ガスの処理領域をこの基板の回転方向に沿って形成し、回転テーブルを回転させてこれらの複数の処理領域に基板を順番に通過させて反応生成物の層を多数積層して薄膜を形成するにあたり、基板へのガス流を一定化して面内及び面間において膜厚が均一及び膜質が均質且つ良好な薄膜を得ること。
【解決手段】夫々の反応ガスの処理領域から各々の反応ガスを排気する排気路を個別に設けると共にこれらの処理領域の間に分離領域を設けて、基板へのガス流が一定化するように、これらの排気路から排気するガス流量比及び真空容器内の圧力を調整する。 （もっと読む）

【課題】原料ガスの混合を十分に低減して適切な分子層堆積を実現すると共に、スループットを向上し得る成膜装置及び成膜方法を提供する。
【解決手段】成膜装置１０は、気密可能な円筒状の容器２１内に設けられ、開口部を有し、容器の中心軸に沿った第１の方向に一の間隔で配列される複数の第１板状部材２３ｂと、第１の方向に一の間隔で配列され、複数の第１板状部材２３ｂが有する開口部の内側を往復運動可能な複数の第２板状部材２４ｂとを備える。複数の第１板状部材２３ｂのうち第１の一対の第１板状部材２３ｂにより、容器の内周面に向かう第２の方向に第１のガスが流れる第１の流路が画成され、複数の第１板状部材２３ｂのうち第２の一対の第１板状部材２３ｂにより、第２の方向に第２のガスが流れる第２の流路が画成され、複数の第２板状部材２４ｂのうち一対の第２板状部材２４ｂの間に基板が保持される。 （もっと読む）

【課題】微細化を行っても、書き込み/消去特性、繰り返し特性、およびリテンション特性に優れたＭＯＮＯＳ型メモリセルを提供する。
【解決手段】不揮発性半導体記憶装置のメモリセルは、ＭＯＮＯＳ型の構造をしており、電荷蓄積層が複数の絶縁物層から構成される。それらの絶縁膜の隣接する層間の伝導帯端エネルギーと価電子帯端エネルギーの関係は、トンネル絶縁膜からブロック絶縁膜に向かって、次第に大きくなるか、または、次第に小さくなるかのいずれかである。さらに、ブロック絶縁膜の比誘電率をε_rとすれば、電荷蓄積層とブロック絶縁膜の間のエネルギー障壁は、電子に対して4.5ε_r^-2/3(eV)以上、3.8eV以下、正孔に対して4.0ε_r^-2/3(eV)以上、3.8eV以下である。 （もっと読む）

【課題】 シリコン窒化膜などの面内均一性の向上、ステップカバレッジの向上及びＩ−Ｖ耐圧特性などの膜質の向上を図ることができるとともに、単位層ごとに成膜後、表面処理して薄膜を積層形成することができる単位層ポスト処理を用いた触媒化学蒸着法による成膜方法を提供する。
【解決手段】 反応容器２内にシランガスとアンモニアガスを含む混合ガスを原料ガスとして矩形パルス状に導入し、触媒体８により原料ガスを接触熱分解して基板５にシリコン窒化膜を成膜する成膜工程と、アンモニアガスを触媒体８に接触させた後に基板５上のシリコン窒化膜表面に晒す一の表面処理工程と、水素ガスを触媒体８に接触させた後に基板５上のシリコン窒化膜表面に晒す他の表面処理工程とを１サイクルとして、この一サイクルの工程を繰り返して単位層ごとにポスト処理した薄膜を積層する。 （もっと読む）

【課題】基板の温度の昇降を効率化することが可能な成膜装置、成膜方法を提供する。
【解決手段】開示される成膜装置は、基板を放射加熱する加熱部７と、成膜装置の容器内に回転可能に設けたサセプタ２と、サセプタ２の一の面に設けた基板載置領域２４と、一の面に第１反応ガスを供給する第１反応ガス供給部３１と、第１反応ガス供給部３１と離間し、一の面に第２反応ガスを供給する第２反応ガス供給部３２と、第１反応ガスが供給される第１処理領域Ｐ１と第２反応ガスが供給される第２処理領域Ｐ２との間に位置する分離領域Ｄと、容器の中央に位置し、一の面に沿って第１分離ガスを吐出する吐出孔を有する中央領域Ｃと、排気口６２とを備える。分離領域Ｄは、第２分離ガスを供給する分離ガス供給部４１と、第２分離ガスが回転方向に対し両方向に流れる狭隘な空間をサセプタ２上に形成する天井面とを含む。 （もっと読む）

【課題】 化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成する。
【解決手段】 ＣＶＤ反応が生じる条件下で基板に対してジクロロシランを供給して、基板上に数原子層以下のシリコン膜を形成する工程と、ノンプラズマの雰囲気下で基板に対してアンモニアを供給して、シリコン膜のアンモニアによる窒化反応が飽和しない条件下でシリコン膜を熱窒化する工程と、を交互に繰り返すことで、化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成する。 （もっと読む）

【課題】薄い絶縁物の分子層で覆われたＳｉ基板表面にＣＶＤ法により誘電体膜を形成する際のインキュベーション時間をなくし、得られる誘電体膜の均一性を向上させると同時に、誘電体膜の膜厚方向の組成を制御する。
【解決手段】Ｓｉ基板上への誘電体膜の形成方法は、前記Ｓｉ基板上に第一の金属の気相分子化合物を実質的に一様に吸着させ、前記Ｓｉ基板上を前記第一の金属の気相分子化合物により覆う第一の工程と、前記Ｓｉ基板を覆う前記第一の金属の気相分子化合物を酸化雰囲気中で分解し、前記Ｓｉ基板上に前記第一の金属を含む第一の誘電体分子層を形成する第二の工程と、前記Ｓｉ基板上に第二の金属の気相分子化合物を実質的に一様に吸着させ、前記Ｓｉ基板上を前記第二の金属の気相分子化合物により覆う第三の工程と、前記Ｓｉ基板を覆う前記第二の金属の気相分子化合物を酸化雰囲気中で分解し、前記第一の誘電体分子層上に前記第二の金属を含む第二の誘電体分子層を形成する第四の工程と、を含む （もっと読む）

原子層を基板（６）の表面（４）に堆積させるための装置（２）。装置（２）は前駆体注入ヘッド（１０）を含み、前駆体注入ヘッド（１０）は前駆体供給部（１２）と、使用時に前駆体注入ヘッド（１０）と基板表面（４）とに界接する堆積空間（１４）とを備える。前駆体注入ヘッド（１０）は、基板表面（４）に接触させる前駆体ガスを前駆体供給部（１２）から堆積空間（１４）に注入するように構成される。装置（２）は、堆積空間（１４）と基板（６）との間の相対運動を基板表面（４）の平面で行うように構成される。装置（２）には、注入された前駆体ガスを基板表面（４）に隣接した堆積空間（１４）に閉じ込めるように構成された閉じ込め構造（２６）が設けられる。 （もっと読む）

【課題】半導体装置の製造方法において、絶縁膜の誘電率を低く維持すると共に、半導体装置の信頼性を高めること。
【解決手段】シリコン基板１の上方に層間絶縁膜２９を形成する工程と、層間絶縁膜２９に配線溝２９ａを形成する工程と、層間絶縁膜２９の上面と配線溝２９ａの中とに導電膜２７を形成する工程と、導電膜２７を研磨することにより、層間絶縁膜２９の上面から導電膜２７を除去すると共に、配線溝２９ａの中に導電膜２７を残す工程と、導電膜２７の表面を還元性プラズマに曝す工程と、導電膜２７の表面にシリサイド層３４を形成する工程と、シリサイド層３４の表面に窒化層３６を形成する工程と、炭素を含むガス又は液に層間絶縁膜２９の上面を曝す工程と、層間絶縁膜２９の上面に紫外線を照射する工程と、導電膜２７の上にバリア絶縁膜４０を形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】Ｂｕｌｋ Ｆｉｎ構造の製造に於いて、ハードマスクの側面の後退・破損を発生させること無く、パッド酸化膜のサイドエッチ量を最小限度にとどめて、ゲート加工等の後工程を行うに際して良好な形状を有するＦｉｎ構造を実現する。
【解決手段】シリコン基板１上に、所定の間隔ＳＤを隔てて配列し且つ各々が所定の方向へ延在すると共に、所定の高さＤを有する複数のシリコン柱体１Ｆを形成する。その際に、各シリコン柱体１Ｆの上面には、パッド酸化膜２及びハードマスク３が順次に形成される。その後、酸素ガス、アルゴンガス、水素ガス及びシリコンガスをベースとなる反応ガスとして用いるＰＶＤ法によって、隣り合うシリコン柱体１Ｆによって形成されるリセス１Ｒを完全に充填すると共に、リセス１Ｒの上方及びハードマスク３の上方にまで至る埋め込み酸化膜５を堆積する。この堆積時に、幅Ｗのハードマスク３の側面は削除されない。 （もっと読む）