【課題】 多結晶シリコンのような半導体粒子を安定して高効率に結晶化するとともに高い結晶性を持った結晶シリコン粒子を低コストで製造することができる半導体粒子表面の珪素化合物被膜の形成方法を提供することである。
【解決手段】 半導体粒子１０１表面に珪素化合物被膜を形成する際に、半導体粒子１０１を載置した台板１０２を揺動または回転させることにより半導体粒子１０１と台板１０２との接触を低減させる半導体粒子１０１表面の珪素化合物被膜の形成方法を用いる。 （もっと読む）

急激な金属−絶縁体遷移を行う基板と、基板上に電気伝導度及び熱伝導性の良好なペーストでコーティングまたは蒸着された金属層と、を備える金属−絶縁体遷移を行うウェーハである。これにより、ヒータや基板ホルダーに直接接着せず、直径の大きいウェーハを量産しうる。
（もっと読む）

【課題】酸化膜形成前の半導体層上にエッチング液の薬液成分が残留することを抑制できる半導体装置の製造方法を提供する。
【解決手段】第１の素子領域１ａ及び第２の素子領域１ｂそれぞれに第１の酸化膜３ａを形成する工程と、第１の素子領域１ａに位置する第１の酸化膜３ａをマスク膜で覆う工程と、前記マスク膜をマスクとしたエッチングを行うことにより、第２の素子領域１ｂに位置する第１の酸化膜３ａを除去する工程と、前記マスク膜をマスクとして酸化処理を行うことにより、第２の素子領域１ｂに、第１の酸化膜３ａより薄い第２の酸化膜３ｃを形成する工程と、エッチング液を用いて前記マスク膜を除去する工程と、第２の酸化膜３ｃをエッチングにより除去する工程と、半導体層１を熱酸化することにより、第１の素子領域１ａに位置する第１の酸化膜３ａを厚くし、かつ第２の素子領域１ｂに位置する半導体層１に第３の酸化膜３ｄを形成する工程と、を具備する。 （もっと読む）

【課題】３種類のゲート絶縁膜を有するＭＯＳ型半導体装置の製造において、トランジスタの特性異常等を防止できるようにする。
【解決手段】トレンチ分離領域１０５によって互いに分離されている入出力ＭＯＳＦＥＴ活性領域、第１の内部ＭＯＳＦＥＴ活性領域及び第２の内部ＭＯＳＦＥＴ活性領域のそれぞれの上に、相対的に最も厚い第１のゲート酸化膜１０６を形成する。その後、第１の内部ＭＯＳＦＥＴ活性領域上の第１のゲート酸化膜１０６を除去した後、第１の内部ＭＯＳＦＥＴ活性領域上に、相対的に２番目に厚い第２のゲート酸化膜１０８を形成する。その後、第２の内部ＭＯＳＦＥＴ活性領域上の第１のゲート酸化膜１０６を除去した後、第２の内部ＭＯＳＦＥＴ活性領域上に、相対的に最も薄い第３のゲート酸化膜１１０を形成する。 （もっと読む）

【課題】容易に製造することができ、小さな面積で高機能を付加することのできる、立体構造を有してなる半導体装置およびその製造方法を提供する。
【解決手段】シリコン（Ｓｉ）半導体からなる基板１上に、部分的に基板１表面から浮き上がって形成された、立体構造のシリコン酸化膜２を有してなる半導体装置１０とする。例えば、上記立体構造のシリコン酸化膜２上に抵抗素子や容量素子を形成し、これらを立体構造とすることで、平面構造の抵抗素子や容量素子に較べて、小さな面積で大きな抵抗値や容量値を付加させることができる。また、上記立体構造はシリコン酸化膜２が部分的にシリコン基板１表面から浮き上がって形成されたものであり、当該半導体装置１０は、水素アニール処理によって容易に製造することができる。 （もっと読む）

【課題】電気的特性の優れた絶縁層や半導体層を備えた高品質のＭＯＳ型半導体等の電子デバイス材料の製造方法。
【解決手段】単結晶シリコンを主成分とする被処理基体上にＣＶＤ処理を施して絶縁膜を形成する工程と、前記被処理基体を、複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して処理ガスにマイクロ波を照射することにより生成したプラズマに晒し、このプラズマを用いて前記絶縁膜を改質する工程と、を含む。 （もっと読む）

【課題】全体の厚みを薄膜化しつつ高移動度を実現可能な半導体装置の製造方法を得ること。
【解決手段】半導体基板上に界面層として該半導体基板に接するシリコン酸窒化膜を形成する工程と、前記シリコン酸窒化膜上にゲート絶縁膜として前記シリコン酸窒化膜に接するハフニウムシリケート膜を形成し、前記シリコン酸窒化膜と前記ハフニウムシリケート膜との接触面において互いの構成元素を相互拡散させて前記シリコン酸窒化膜の膜厚を薄膜化する工程と、前記ハフニウムシリケート膜上にゲート電極を形成する工程と、を含む。 （もっと読む）

【課題】 ピンホール部の絶縁性が確保された絶縁層を含む太陽電池用基板およびその製造方法、ならびに、その基板を用いた太陽電池、および太陽電池の製造方法を提供する。
【解決手段】 （ｉ）金属板１１上に、ゾル・ゲル法で第１の絶縁材料からなる絶縁層１２を形成する工程と、（ii）絶縁層１２のピンホール部分に面する金属板１１の表面に、第２の絶縁材料からなる絶縁部１４を形成する工程とを含む。 （もっと読む）

【課題】 第１の活性領域には第１のゲート絶縁膜を、第２の活性領域には第２のゲート絶縁膜をそれぞれ分けて形成するに際して、エッチングによる表面損傷を回復させてトランジスタの十分な電気特性を得るとともに、設計自由度を拡張させて装置の更なる高集積化を可能とする。
【解決手段】 第２のゲート絶縁膜１０２の被加工端部１０２ａが第１のゲート絶縁膜１０１の被加工端部１０１ａと一部重畳するようにパターニングする（図２（ａ））。そして、第１及び第２のゲート絶縁膜１０１，１０２が上記のように一部重畳した状態で、表面回復処理を行う（図２（ｂ））。 （もっと読む）

【課題】 シリコン基板の主面上に形成された非常に軽微なダメージのプラズマダメージ層であっても検出することのできる技術を提供する。
【解決手段】 シリコン基板上に例えば酸化シリコン膜からなる層間絶縁膜を形成し（ステップＳ１、Ｓ２）、この層間絶縁膜にコンタクトホールを形成するためプラズマエッチングする（ステップＳ３）。このプラズマエッチングはシリコン基板が露出するまで行われるため、シリコン基板の主面上にはプラズマダメージ層が形成される。このシリコン基板を酸化し（ステップＳ４）、シリコン基板上に形成された酸化膜の膜厚を測定（ステップＳ５）することで、プラズマダメージ層の検出、評価を行う。 （もっと読む）

【課題】二酸化シリコン換算膜厚が５ｎｍ未満の極薄ゲート絶縁膜上にメタルゲート電極を形成したＭＩＳＦＥＴにおいて、メタルゲート電極を酸化させることなくゲート絶縁膜の欠陥を修復する。
【解決手段】単結晶シリコン基板１の主面上に形成した二酸化シリコン換算膜厚が５ｎｍ未満のゲート絶縁膜９Ａ上にゲート電極材料であるＷ膜１１Ａを形成した後、水分／水素分圧比がＷ膜１１Ａを実質的に酸化せず、シリコンを酸化するような割合に設定された水分＋水素混合ガス雰囲気中でシリコン基板１を熱処理することにより、Ｗ膜１１Ａ直下のゲート絶縁膜９Ａの欠陥を修復する。 （もっと読む）

本発明は、低誘電率を有する材料(60)を生成する方法に関し、ヘリウム及びネオン以外の希ガスの注入で二酸化ケイ素中に空孔(66)を形成するステップを含む。本発明は、また、１０¹⁶原子／ｃｍ² より多い注入量でのヘリウム及びネオン以外の希ガスの注入により形成された空孔(66)を有し、低誘電率を有する二酸化ケイ素を含む領域が互いを隔てるところの複数の金属トラックを備える素子に関する。
（もっと読む）

【課題】 半導体装置製造プロセスを、テストピースなしに、所望の工程通り又は修正しながら進行することを可能とする半導体装置の製造方法を提供すること。
【解決手段】 複数の工程からなる半導体装置の製造方法において、前記複数の工程の少なくとも１つにおける実観測データを得る工程と、ａｂｉｎｉｔｉｏ分子動力学プロセスシミュレータ又は経験的ポテンシャルを与えた分子動力学ミュレータにより、前記複数の工程の少なくとも１つにおける予測データを得る工程と、前記予測データと実観測データとを逐次、実時間で比較検定する工程と、前記比較検定により、製造工程因子の設定値と、前記実観測データから推測される前記複数の製造工程因子との間に有意差が認められた場合、前記製造工程因子を逐次実時間で修正処理する工程とを具備することを特徴とする。 （もっと読む）

【課題】同一半導体基板上に形成された複数種類のゲート絶縁膜の膜厚及び電気的特性のバラツキを防止する。
【解決手段】同一半導体基板１上に、互いに膜厚が異なる複数種類のゲート絶縁膜５，１１をもって複数の素子形成領域３ａ，３ｂが形成されている。ゲート絶縁膜５，１１上にポリシリコンからなるゲート電極１３ａ，１３ｂが形成されている。ゲート絶縁膜５，１１は単層膜で形成されている。各々のゲート絶縁膜５，１１上に形成されたゲート電極１３ａ，１３ｂは同一のポリシリコン膜から同時に形成されたものである。 （もっと読む）

【課題】トンネル酸化膜の膜質のさらなる向上や、フローティングゲートにおけるデータ保持特性等のメモリ特性のさらなる向上を達成することができる不揮発性メモリ素子のトンネル酸化膜の窒化処理方法を提供すること。
【解決手段】不揮発性メモリ素子におけるトンネル酸化膜１０２に窒化処理を施すに際し、窒素ガスを含む処理ガスを用いたプラズマ処理により、トンネル酸化膜の表面部分に窒化領域１０３を形成する。 （もっと読む）

ゲート絶縁膜として所望の特性を有するＨｆ_１−ｘＡｌ_ｘ（０＜ｘ＜０．３）の酸化膜を形成することのできる半導体装置の製造方法を提供する。
半導体装置の製造方法は、（ａ）反応室内でシリコン基板を加熱する工程と、（ｂ）加熱したシリコン基板上に酸化シリコンより高い比誘電率を有し、Ｎを取り込んだＨｆ_１−ｘＡｌ_ｘＯ：Ｎ膜（０．１＜ｘ＜０．３）を熱ＣＶＤで堆積する工程であって、原料ガスと窒化ガスと窒化促進ガスとを含む成膜ガスを前記シリコン基板の表面に供給する工程と、を含む。
（もっと読む）

ゲート絶縁膜としてフラットバンド電圧の変化ΔＶｆｂが小さなＨｆ_１ｘＡｌ_ｘ（０＜ｘ＜０．３）の酸化膜を形成することのできる半導体装置の製造方法を提供する。 半導体装置の製造方法は、（ａ）反応室内でシリコン基板を加熱する工程と、（ｂ）前記加熱したシリコン基板上に酸化シリコンより高い比誘電率を有する高誘電率絶縁膜を熱ＣＶＤで堆積する工程であって、原料ガスと水素ガスとを含む成膜ガスを前記シリコン基板の表面に供給する工程と、を含む。
（もっと読む）

【課題】 薄膜化されたゲート酸化膜の形成方法において、ラジカル酸化装置を用い、トランジスタの閾値電圧ばらつきを最小とする好適なゲート酸化膜形成方法を提供する。
【解決手段】 ラジカル酸化法を用いたゲート酸化膜の形成方法においては、シリコン界面における不純物の偏析を一定にするためＯＨ種密度を均一にし、さらにＯＨ種及び酸素種を含めた総酸化種密度を均一化させることによりトランジスタの閾値電圧ばらつきを最小にする。酸化膜厚の均一性のよい圧力より１〜２ｔｏｒｒ低い圧力範囲において、ＯＨ種密度ばらつきが最小となり、不純物偏析ばらつきを最小とすることでトランジスタの閾値電圧を均一にすることが出来る。 （もっと読む）

【課題】本発明は、微細な形状を有する半導体領域の形成方法を提供する。バラツキの少ない半導体装置の作製方法を提供する。また、少ない原料でコスト削減が可能であり、且つ歩留まりが高い半導体装置の作製方法を提供する。
【解決手段】 本発明は、半導体膜の一部にレーザ光を照射し、絶縁層を形成した後、該絶縁層をマスクとして半導体膜をエッチングして、所望の形状を有する半導体領域を形成した後、該半導体領域を用いる半導体装置を作製する。本発明では、公知のレジストを用いたフォトリソグラフィー工程を用いずとも、所定の場所に微細な形状を有する半導体領域を形成することが可能である。 （もっと読む）

【課題】 ｐ型ドーパントであるボロンの突き抜け防止のために、高誘電膜（Ｈｉｇｈ−ｋ膜）中に入れる窒素が、Ｈｉｇｈ−ｋ膜とシリコン基板との界面に達するのを防止する。
【解決手段】 シリコン基板４００上のシリコン酸化膜４１１を酸化処理した後、その上にＨｉｇｈ−ｋ膜４１２を形成する。このＨｉｇｈ−ｋ膜４１２上にＡＬＤ法などにより１０Å以下の極薄のシリコン窒化膜４１３を形成する。その後、プラズマ活性化された窒素含有ガスによりシリコン窒化膜４１３を窒化処理してＨｉｇｈ−ｋ膜４１２の表面を窒化する。 （もっと読む）