【課題】結晶化半導体薄膜に対して適正かつ効率的なフォトマスクの作成を可能にする。
【解決手段】薄膜トランジスタ回路は各々所定サイズを越える結晶粒ＳＸを収容する複数の結晶粒規定領域１０に２次元的に区画される結晶化半導体薄膜５と、各々のチャネル領域ＣＨが対応結晶粒規定領域１０内の中央に配置される複数の薄膜トランジスタと、複数の薄膜トランジスタを相互接続する配線部とを備える。 （もっと読む）

【課題】 動作検証内容に応じた特性ライブラリを作成することにより高精度の動作検証ができる半導体集積回路の動作検証システム及び動作検証方法を提供する。
【解決手段】回路セル設計レイアウト情報を入力して、仕上がりレイアウトを予測し、ネットリスタ８を用いて、仕上がり予測レイアウト情報に基づいてネットリスト変換を行ない、消費電力についての動作検証に用いる第１ネットリスト４ａと、遅延についての動作検証に用いる第２ネットリスト４ｂと、容量についての動作検証に用いる第３ネットリスト４ｃとを作成する。回路シミュレータ９により、各ネットリスト４ａ，４ｂ，４ｃを用いて、動作検証を行なった結果は、第１〜第３特性ライブラリ５〜７に格納される。 （もっと読む）

セルをアレイ中に配置する方法が開示されている。方法は、第１のアレイ中にセルを複数回（６００、６０２、６０４）配置する工程を含む。セルは、また第２のアレイ中にも複数回（６０６、６０８、６１０）配置される。第２のアレイは、第１のアレイからオフセット距離（Ｏ_２）だけ離して隣接して配置される。
（もっと読む）

【課題】
従来のレイアウト設計法では、半導体集積回路上で局所的に消費電流が大きくなる場合などの消費電流分布の偏りが考慮されていなかった。
【解決手段】
本発明は、最上層配線と下層配線とを電気的に接続する電源接続セルを配置する半導体集積回路のレイアウト設計方法であって、半導体集積回路上に複数の機能ブロックの配置を設定する工程と、機能ブロック配置領域外の半導体集積回路形成領域に電源接続セルを複数配置する工程と、電源接続セルの配置に基づいて、最上位配線の電圧降下の影響を解析する工程とを有している。 （もっと読む）

【課題】３値出力多チャンネル半導体集積回路のレイアウトに関し、半導体集積回路の集積度向上と、出力特性を安定化させるための、最適な半導体集積回路レイアウトの設計を提供する。
【解決手段】３値出力回路は、出力ボンディングパッドを中心に一方に第２ハイサイドトランジスタ５、ダイオード８、第２レベルシフト回路７を配置し、もう一方にはローサイドトランジスタ１０、第１ハイサイドトランジスタ４、第１レベルシフト回路６、プリドライバ９を配置することによって、各セルを１列に配置し、第２ハイサイドトランジスタ５とローサイドトランジスタ１０は出力ボンディングパッド１１を挟み、前記第１レベルシフト回路６と前記第２レベルシフト回路７と前記プリドライバ９のセル幅は、前記ローサイドトランジスタ１０のセル幅に相当する。 （もっと読む）