【課題】消費電力及びクロックスキューが小さく、かつ、大規模な半導体集積回路においても、クロック信号を供給するクロック駆動セルの負荷容量が小さいクロック分配回路を提供する。
【解決手段】機能ブロック１００の領域１０，２０にそれぞれ、第１の方向に延びるクロック基幹配線１１，２１、第２の方向に延びるクロック支線配線群１２，２２、およびクロック駆動セル１３，２３が、それぞれ配置されている。領域１０のクロック同期セル群１４は、クロック基幹配線１１またはクロック支線配線群１２と接続されている一方、領域２０のクロック同期セル群２４は、クロック基幹配線２１またはクロック支線配線群２２と接続されている。クロック基幹配線１１，２１は、第１の方向においてクロック支線配線群１２，２２が存在する範囲に限って延びている。 （もっと読む）

【課題】本発明は、ＥＭＩノイズの低減の効果を最大限に発揮させる配線パターンを有する半導体装置及び半導体集積回路装置を提供することを目的とする。
【解決手段】内部回路１０と、
該内部回路よりも外側に配置され、外部接続用の電源端子パッドＰｄｖ及び接地端子パッドＰｄｇと接続されて電源電位及び接地電位が供給される外周電源配線２０と、
前記内部回路と前記外周電源配線との間に設けられ、前記外周電源配線から前記内部回路に前記電源電位を供給する内部回路電源電位供給用配線３１及び前記接地電位を供給する内部回路接地電位供給用配線３２を有する半導体装置１００であって、
前記内部回路電源電位供給用配線と前記内部回路接地電位供給用配線は、配線間容量Ｃが発生するように近接して配置され、前記内部回路との接続点Ｙｖ、Ｙｇ及び前記外周電源配線との接続点Ｘｖ、Ｘｇが各々１箇所のみであることを特徴とする。 （もっと読む）

【課題】設計工数をほとんど増加させることなく、マクロセルの配置ミスを容易に発見することができる集積回路装置のレイアウト設計方法及び製造方法、マクロセル、集積回路装置並びに電子機器を提供すること。
【解決手段】本発明の集積回路装置のレイアウト設計方法は、マクロセルに形成された所定のデザインルールを満たさない第１のダミーパターンに対応させて、マクロセルの配置予定領域の一部に所定のデザインルールを満たさない第２のダミーパターンを作成（Ｓ２０）し、マクロセルを配置し（Ｓ３０）、マクロセル配置後のレイアウトパターンが所定のデザインルールを満たすかチェックする（Ｓ４０）。マクロセルが配置予定領域に配置された場合は第１、第２のダミーパターンによって形成されるダミーパターンは所定のデザインルールを満たし、マクロセルが配置予定領域に配置されなかった場合は当該ダミーパターンは所定のデザインルールを満たさない。 （もっと読む）

【課題】大規模マクロセルが搭載されていても、入出力用セルと論理ゲートセルとの配線長を短くすることができる半導体集積回路を提供する。
【解決手段】半導体集積回路のチップ１００には、チップの外周部領域にチップの辺に沿って大規模マクロセル１ａ〜１ｊが配置され、その大規模マクロセルの配置領域よりも内側の入出力セル配置領域２０に入出力セル２が配置され、その入出力セル配置領域２０よりも内側の論理セル配置領域３０に論理セル３が配置される。 （もっと読む）

【課題】ＩＲＤｒｏｐやＥＭＩの低減等が可能な半導体集積回路の設計方法等を提供する。
【解決手段】この半導体集積回路の設計方法は、複数のリーフセルを複数のグループにグループ分けするステップと、複数のグループの各々に対して、クロック信号の入り口としての代表セルを設けるステップと、複数のグループの各々に対して、代表セルとリーフセルの各々との間のクロック信号の遅延が略同等になるように、代表セル及びリーフセルをグループ配置領域内に配置するステップと、複数のグループをレイアウト領域内に配置するステップと、複数のグループにクロック信号を供給するためのクロックルートセルと複数のグループ内の代表セルとの間にクロックツリーシンセシスを行うステップと、を含む。 （もっと読む）

【課題】半導体回路のタイミング検証に用いるデータの増加を抑えつつ、適切にダミーメタルを挿入する。
【解決手段】本方法は、半導体回路のタイミング検証処理を実施する前に、半導体回路のレイアウトデータに対して、ダミーメタルの配置パターンを表すダミーパターンテンプレートを当該ダミーパターンテンプレートの原点位置を変更しつつ仮に重ね合わせ配置して、その原点位置を最適化し、タイミング検証処理を実施して問題がないことが確認された場合、レイアウトデータに対して、ダミーパターンテンプレートの原点位置に当該ダミーパターンテンプレートを重ね合わせ配置して、ダミーメタル挿入後のレイアウトデータを生成する。 （もっと読む）

【課題】スタンダードセル方式のＣＭＯＳ半導体集積回路にて、近接位置にある論理ゲートセル間の配線接続においても上層配線の配線資源を消費していたことにより、配線資源不足で論理ゲートセルの敷詰め密度を上げられず、レイアウト面積の増大を招いていた。
【解決手段】論理ゲートセルの端子構造を特別なものとし、論理ゲートセル同士を特定の近接位置に配置したときに、第一および第二の金属配線層のみで配線接続を完結することにより、上層の配線資源を増加させることでレイアウト面積を削減する。 （もっと読む）

【課題】アンテナエラーを低減すること等が可能なセルライブラリ等を提供する。
【解決手段】セルライブラリに含まれるセル３０は、セル３０の内部に信号を入力するための入力ピン３２と、セル３０の左辺と入力ピン３２との間に配置され、最上層以外の配線層の配線の配置を防止するための仮想的な第１の障害物３４と、第１の障害物３４を挟んでセル３０の左辺に沿って配置され、全ての配線層の配線の配置を防止するための仮想的な一対の第２の障害物３５、３６と、を含む。 （もっと読む）

【課題】切断された電気ヒューズの切断状態を良好に保つ。
【解決手段】半導体装置２００は、基板上に形成された下層配線１２０と、下層配線１２０上に下層配線１２０に接続して設けられたビア１３０と、ビア１３０上にビア１３０に接続して設けられた上層配線１１０とを含み、切断状態において、上層配線１１０を構成する導電体が上層配線１１０の外方に流出してなる流出部が形成されることにより切断される電気ヒューズ１００と、少なくとも上層配線１１０と同層に形成され、上層配線１１０に生じる熱を吸収するガード上層配線１５２（導電吸熱部材）とを含む。 （もっと読む）

【課題】高速化を維持しつつ、レイアウトサイズを増大させることなしに配線間スキューを大幅に低減できる半導体集積回路装置の配線方法及び半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置において、第１コンポーネントと第２コンポーネントとを接続する信号線は、電気的に直列に接続された第１、第２、第３及び第４の部分を有する複数の第１の配線と、電気的に接続された第５及び第６の部分を有する複数の第２の配線とが交互に配置されて形成され、第２の部分の抵抗率は第１の抵抗率であり、第１、第３、第４、第５及び第６の部分の抵抗率は第１の抵抗率より低い第２または第３の抵抗率であって、且つ、第２の部分の抵抗値は複数の第１の配線ごとに異なり、複数の第１の配線は、配線長の和が小さい順に所定の位置から奇数番目に配置され、複数の第２の配線は、配線長の和が大きい順に前記所定の位置から偶数番目に配置される。 （もっと読む）

【課題】 関連技術のバス型クロック分配回路は、各分岐配線による反射波形が駆動波形に重なり合い、スイッチング誤りやジッタの要因を内在しており高周波回路に適用するにあたり分配可能な距離やファンアウト数が厳しく制約される。
【解決手段】 入力した、或いは発生したクロック信号を複数段のバッファを通じ順序回路に供給するクロック分配回路であって、複数段の一つ以上について、バッファの出力、或いは発生回路の出力を次段の複数のバッファの入力に一筆書き形状で接続する第１の伝送路（伝送路４）を備え、第１の伝送路が、配線路と、上層メタル配線と下層メタル配線間の接続を鈍角で行うビア群とを有する。 （もっと読む）

【課題】トランジスタが励起する電磁波を有効利用することによって、電源ノイズを発生させず高い性能を有する半導体集積回路を提供する。
【解決手段】 オンチップインバータは孤立電磁波を励起すると見なすと考える孤立電磁波コンセプトにより、半導体集積回路内の金属配線を設計し解析する。設計や解析には孤立電磁波のアナライジングモデル又は、オンチップインバータのゲート遅延時間に円周率を掛けた値の逆数として求められる周波を有する一つの正弦波を有する単一正弦波を92%以上の確かさで使用する。孤立電磁波コンセプトを適用すると半導体集積回路内のオンチップ電源分配回路を電磁波理論に基づいてほぼ理想的に設計することが出来る。本発明において、オンチップ電源分配回路は低インピーダンス損失線路を使用して構成される。低インピーダンス損失線路は陽極導体、陰極導体、および損失を有する絶縁膜で構成される。 （もっと読む）

【課題】本発明は、ブロック回路を制御する制御回路の配置に対して良否判定が完了するまでの期間を短縮できる配置検証装置を提供することを目的とする。
【解決手段】本発明は、半導体装置を構成する制御対象のブロック回路と、ブロック回路を制御する制御回路とを所定のフロアに配置し、制御回路の配置に対して良否判定を行う配置検証装置である。そして本発明に係る配置検証装置は、回路仕様に基づき、ブロック回路をフロアに配置するフロアプラン生成部と、フロアに配置したブロック回路、及び回路仕様に記載の制御回路を、所定の基準に基づき階層的にグループ化し、グループツリーを生成するグルーピング生成部と、所定の条件及びグルーピング生成部で生成したグループツリーに基づき、制御回路をフロアに配置する制御回路配置部と、制御回路配置部による制御回路の配置に対して良否判定を行う良否判定部とを備える。 （もっと読む）

【課題】 この発明は、半導体LSIチップ上およびプリント回路基板上で、半導体LSIチップ上のインバータのスイッチング速度に匹敵する電気による超高速での情報処理や信号伝送を可能とするとともに、不要電磁波の発生と漏洩を抑止する。
【解決手段】 回路システムを構成するスイッチング回路の機能を孤立電磁波の励起作用とし、前記スイッチング回路に接続される電源分配回路に、特性インピーダンスが信号伝送用線路に比べて充分低く、線路を構成する絶縁材料の誘電体損失が比較的大きい低インピーダンス損失線路を使用する。前記低インピーダンス損失線路と前記スイッチング回路の間に低インピーダンス損失線路はない線路が接続される場合は、該線路の長さが前記孤立電磁波の波長の20倍以下であって、前記孤立電磁波が該線路中を往復する時間内は前記スイッチング回路の状態を変化させないように回路が形成される。 （もっと読む）

【課題】電磁ノイズや、クロストークノイズが少なく、信号品格（シグナルインテグリティ）が高く、高性能で電磁環境適合性に優れた半導体集積回路を提供する。
【解決手段】半導体集積回路の多層配線構造を損失電源線路１４と損失信号線路１５で構成し、損失電源線路１４の途中または全てを、損失電源線路１４から直流を受電するトランジスタに接続される損失信号線路１５の特性インピーダンスに対して１／３以下の特性インピーダンスを有する低インピーダンス損失線路１３とし、半導体集積回路の回路設計に孤立電磁波コンセプトを適用する。以上により、電磁波理論に忠実な半導体集積回路の設計や解析を容易に行うことが出来るので、信号品格問題、電磁ノイズ問題、クロストーク問題の解決に、従来のディジタル回路解析並の手法で取り組むことが可能となる。 （もっと読む）

【課題】基板上に形成される、ワード線長およびビット線長が異なるＳＲＡＭの動作速度を、簡単な構成により最適化する半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、基板上の第１の領域に形成された第１のＳＲＡＭ２０Ａと、基板上の第２の領域に形成された第２のＳＲＡＭ２０Ｂと、を備え、第１のＳＲＡＭ２０Ａでは、ワード線ＷＬの方がビット線ＢＬよりも長く、第２のＳＲＡＭ２０Ｂでは、ビット線ＢＬの方がワード線ＷＬよりも長く、第１のＳＲＡＭ２０Ａでは、ワード線ＷＬが、ビット線ＢＬを構成する配線層よりも下の配線層に形成され、第２のＳＲＡＭ２０Ｂでは、ビット線ＢＬが、ワード線ＷＬを構成する配線層よりも下の配線層に形成される。 （もっと読む）

【課題】層間絶縁膜の剥離を検出する半導体装置を提供する。
【解決手段】半導体チップ２の外周に沿って層間絶縁膜の剥離を検出するための信号を伝送する検査配線３が形成されている。検査配線３に検出信号を供給するための検出回路４と、検査配線３を流れた検出信号を出力するための出力端子５と、半導体チップ２に設けられた内部回路６と、内部回路６からの出力信号と、検査配線３を流れた検出信号とのいずれか一方を選択して出力端子５に供給する出力切替回路７を備える。検査配線３は適当な間隔毎に切断され、層間配線１０を通して最上層配線８に載せ替えて接続されている。以上の構成により、測定端子数を増やすことなく層間絶縁膜の剥離を容易に検出することが可能となり、さらに層間絶縁膜の接着を補強することができる。 （もっと読む）

【課題】複数の電源電圧を使用する半導体装置において、安定的な電源電圧の供給、および設計の自由度を確保しつつ、回路面積の増大を抑制する。
【解決手段】第３固定電位線が平行に複数配線されている。第３固定電位線と直交する方向に、第１固定電位線および第２固定電位線を含む高電位側固定電位線群が、所定間隔で複数配線されている。隣接する一対の第３固定電位線と、隣接する一対の高電位側固定電位線群とで囲まれ、第１素子または第２素子が配置される配置領域において、一対の第３固定電位線間に、第１固定電位線または第２固定電位線のいずれかが配線されている。第２素子用の配置領域では、その配置領域を形成する一対の第３固定電位線間に、その配置領域を形成する一対の高電位側固定電位線群にそれぞれ含まれる、一対の第２固定電位線間が結ばれて第２固定電位線が配線されている。 （もっと読む）

【課題】ブロック配置を含むＩＣ設計作業において、やり直し等を削減でき、設計の工数等を低減でき、設計効率を向上できる技術を提供する。
【解決手段】本ブロック配置方法及びプログラムでは、実配置処理の前の段階で、ブロック配置領域の大きさを見積もり、局所的配線混雑の発生を判定し、その結果に基づいてユーザによるブロックの最適な位置の決定を可能とする。Ｓ１でブロック間接続情報を抽出し、Ｓ２でブロックの回路ゲート物量情報を抽出する。Ｓ３，Ｓ４でユーザによりＧＵＩの画面でブロックの位置を決定する。Ｓ５で配線の要求混雑度を評価して画面に表示する。Ｓ６でユーザにより配置の妥当性を判定し、ＯＫであれば、Ｓ７で実現性の高いブロック配置情報が出力される。 （もっと読む）

【課題】 半導体装置のレイアウト方法が多様化しても、高速化を図ることが可能な半導体モジュール及び半導体装置の配置方法を提供にする。
【解決手段】 基板上に、複数の半導体装置１０が信号バス配線２０を介して配置された半導体モジュールである。一対の第１の半導体装置１０同士が、一対の第１の半導体装置１０の間に位置する第２の半導体装置１０を跨いで信号バス配線２０を介して接続されている。 （もっと読む）