【課題】隣接するビアの配線長又は配線面積を抽出し、これに基づく検証を可能とする半導体装置の設計検証装置を提供する。
【解決手段】ビアが配置された配線レイアウトデータにおいて、ビアの大きさを大きくしたOversize領域を求め、Oversize領域によって分割される配線部をWireとする。Oversize領域内において、ビアの元の大きさの形状からOversize領域の所定のエッジまでの距離が所定値以下の領域をCrossとする。残りのOversize領域内の領域をHaloとする。１つのCrossに対し、これに接続したWireとHaloの総合の面積、あるいは、Wireの面積に対するCrossの数が所定値以上の場合に、不適切なビアの配置であると判断する。 （もっと読む）

【課題】低コストで半導体集積回路の製造が可能な半導体集積回路のレイアウト装置を提供する。
【解決手段】半導体集積回路内の回路部分の配置及び配線を行う半導体集積回路のレイアウト装置において、ライブラリ、デザインルール、レイアウト、ネットリストを読み込む入力部と、ライブラリ、デザインルール、レイアウト、ネットリストの情報をもとに、表示部にレイアウト表示を行うための処理を行い、また、操作部からの操作により制御が行われる本体部と、本体部を制御するための操作を行う操作部と、表示画面においてレイアウト表示するとともに、表示画面には表示されないものであって、レイアウト表示されている配線と電気的に接続される回路情報を表示するための表示部を有することを特徴とする半導体集積回路のレイアウト装置を提供することにより上記課題を解決する。 （もっと読む）

【課題】対象配線を複数本の細幅配線で配置する際、配線障害物が配置される領域を考慮すること。
【解決手段】複数のマクロとその接続とを表す回路図データを生成する（Ｓ１）。次に、回路図データに基づいて、複数のマクロの各々とそれに接続されるノード間の配線を表すネットリストを生成する（Ｓ２）。ネットリストに基づいて、複数の配線のうちの対象配線を表し、且つ、その幅が最も狭い細幅配線の本数を含む分割形状データを生成する（Ｓ３、Ｓ４）。次に、複数のマクロを座標領域に配置する（Ｓ５）。次に、座標領域の複数のマクロが配置される領域以外の領域に対象配線を配置するための配線経路を決定し、配線経路に基づいて、分割形状データに含まれる本数を１層あたりの本数と積層数とに変更する（Ｓ６）。 （もっと読む）

【課題】クロックゲーティング回路の配置位置に依存しない適切なクロックパスを配線し、クロックスキューの調整の容易化を図ること。
【解決手段】設計支援装置４００は、第１のレイアウトデータ２００の中から選択されたクロックゲーティング回路の出力先ＦＦを特定部４０１により特定し、クロックゲーティング回路が削除されてクロックツリーが構築された第２のレイアウトデータ４１０を取得部４０２により取得し、第２のレイアウトデータ４１０内の特定されたＦＦごとに、ＦＦの出力元のクロックバッファを探索部４０５により探索し、特定されたＦＦの中から探索されたクロックバッファごとに出力先ＦＦ群を選択部４０６により選択し、ＦＦ群ごとにクロックバッファの配置位置情報を出力部４０７により出力する。 （もっと読む）

【課題】半導体装置の診断の所要時間を短縮し、且つ、診断の精度を向上させるための半導体装置の診断装置及び診断方法を提供する。
【解決手段】発光解析によって取得された半導体装置の各セルのトランジスタの発光像情報、並びにレイアウトを含む設計情報に基づいて、発光像情報の発光位置情報に対応する故障セルリストを作成し、設計情報から接続関係を示すトランジスタ回路網リスト及び診断パターンを作成する故障セルリスト作成部１４ａと、設計情報、診断パターン、及び故障辞書に基づいて、セル内のトランジスタの基板電流に関するシミュレーションを実行して、セル内のトランジスタの基板電流を含む発光箇所辞書を作成する発光箇所辞書作成部１４ｃと、発光像情報、設計情報、及び発光箇所辞書に基づいて、第１故障回路網候補の中から第２故障回路網候補を抽出する故障回路網抽出部１４ｄと、第２故障回路網候補を出力する出力部１８と、を備えている。 （もっと読む）

【課題】意図的に導入された実験箇所を含む半導体集積回路装置のレイアウトデータから本来の欠陥のみを抽出する検証装置を提供すること。
【解決手段】検証装置は、設計者により意図的に導入された実験箇所を含む半導体集積回路のレイアウトデータを検証する装置であって、半導体集積回路に対する設計基準および実験箇所を含む１または２以上の検証ルールを生成する検証ルール生成部と、検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを検証ルールのそれぞれについて生成するレイアウトデータ生成部と、実験箇所を検証の対象から除外したレイアウトデータにおいて設計基準を満たさない箇所である欠陥を検証ルールのそれぞれについて抽出する欠陥抽出部とを備える。 （もっと読む）

【課題】半導体のレイアウトパターンのシミュレーションモデルの精度を適切に検証する技術を提供する。
【解決手段】半導体装置のパターンの設計データに基づいて、複数のリソグラフィシミュレーションモデルを用いたシミュレーションを実行することにより複数のシミュレーションパターンを生成する。半導体装置のパターンに対して、２以上の指定領域と、それらの指定領域の各々に対して互いに異なる重みとを指定する。複数のシミュレーションパターンの各々について半導体装置の実パターンとのずれの重み付け平均値を算出する。 （もっと読む）

【課題】シミュレーション結果に基づいて不良部分を検出する手法を用いた場合であっても、端子の位置を固定したまま配置配線データの修正を可能とする。
【解決手段】プリミティブセル群と前記プリミティブセル群に接続される接続配線との位置を示す配置配線データに基づいて、マスクに描かれるマスクパターンを示すマスクデータを取得し、前記マスクデータに基づいて前記マスクパターンの位置を検証し、エラー部分を検出する検証手段と、前記エラー部分に基づいて修正ヒント情報を生成し、前記配置配線データを修正する配置配線手段に対して前記修正ヒント情報を通知する修正ヒント作成手段とを具備し、前記修正ヒント作成手段は、前記プリミティブセル群に含まれる端子群の位置を示す端子情報を取得し、前記端子情報に基づいて、前記端子の位置が前記配置配線手段により変更されないように、前記修正ヒント情報を生成する。 （もっと読む）

【課題】回路レイアウト毎の平坦性評価を高速に実行し、ダミーフィルを支援すること。
【解決手段】レイアウトパターンにＣＭＰを行なった際の高さばらつきが指定された上限となる配線密度、配線周囲長、密度差最大値の範囲をクリティカル領域として求める。そして、入力されたレイアウトパターンをメッシュ分割して各メッシュの配線密度、配線周囲長、密度差最大値をメッシュデータとして算出し、各メッシュのメッシュデータがクリティカル領域にあるか否かを示すクリティカリティマップと、パターン全体の高さばらつきの予測値とを算出する。 （もっと読む）

【課題】 ＭＯＳトランジスタなどの回路素子を共有部分を介して連続接続してなるマルチ素子回路を含む半導体集積回路に係る回路図を設計するのに好適な回路図設計装置、回路図設計プログラム及び回路図設計方法を提供する。
【解決手段】 回路図設計装置１００を、レイアウトされた回路図や選択画面から回路記号を選択する回路記号選択部１２と、表示情報に基づき回路図の表示制御を行う回路図表示制御部１６と、パラメータ設定可能な回路記号に対してマルチ素子回路を生成するためのパラメータを設定するパラメータ設定部１８と、予め設定されたルールと回路記号に対して設定されたパラメータとに基づきマルチ素子回路の接続関係情報を生成する接続関係情報生成部２０と、予め設定された表示方法のルールに基づきマルチ素子回路の回路記号の表示情報を生成する回路表示情報生成部２２とを含んだ構成とした。 （もっと読む）

【課題】セル面積の増大を招くことなく、配線混雑度を容易に確認することが可能で、工程遅延を大幅に短縮することが可能なレイアウト配線混雑予測装置およびその方法、並びにプログラムを提供する。
【解決手段】レイアウト配線混雑予測装置１０は、回路データを提供する回路データ提供部１１、および提供される回路データを有向グラフデータに変換する変換処理部１４、変換処理部１４による有向グラフデータの各ノード配置座標を計算するノード配置座標計算処理部１５、ノード配置座標計算処理部１５で計算した有向グラフデータの各ノード配置座標を基にノード配置密度を計算するノード配置密度計算処理部１６、およびノード配置密度計算処理部１６で計算したノード配置密度がエラー判定閾値より大きい場合にエラーと判定するノード配置密度エラー判定処理部１７を有する。 （もっと読む）

【課題】半導体デバイスのビアの不良率を高精度に予測するモデル、ならびにこの不良率予測モデルに基づく不良率予測工程を有する半導体デバイスの製造方法および不良率予測システムを提供する。
【解決手段】ビア不良率予測工程を有する半導体デバイスの製造方法であって、前記ビア不良率予測工程は、複数のビアチェーンＴＥＧの不良率を計測するステップＳ１０１と、前記ビアチェーンＴＥＧのビア間距離と前記不良率との関係に基づいてビア不良率予測モデル関数を算出するステップＳ１０２と、前記半導体デバイスの実際のレイアウトにおいて、各ビアについて最短隣接ビアを決定し、前記各ビアと前記各ビアに対応する前記最短隣接ビアとの間の最短隣接距離を算出するステップＳ１１０と、前記ビア不良率予測モデル関数と前記最短隣接距離とに基づいて前記各ビアの不良率を予測するステップＳ１１５とを有する。 （もっと読む）

【課題】製造ばらつきを設計段階で予測し設計マスクパターンを補正可能とする。
【解決手段】製造する半導体デバイスのマスクレイアウトデータから半導体基板上に繰り返し配置するデバイスパターンを形成するための設計マスクパターンを抽出し（ステップＳ２）、抽出された設計マスクパターンを、光の干渉で中心の設計マスクパターンの形状に影響を与える範囲まで複数仮配置し（ステップＳ３）、その設計マスクパターンで露光シミュレーションを行い（ステップＳ４）、設計マスクパターンと中心の設計マスクパターンの露光シミュレーション結果との差分（基準差分）を求め（ステップＳ５）、チップレイアウト後に設計マスクパターンを用いて露光シミュレーションを行い（ステップＳ７）、その露光シミュレーション結果と設計マスクパターンとの差分を基準差分と比較し、予測される製造ばらつきに基づいて設計マスクパターンを修正する（ステップＳ８〜Ｓ１１）。 （もっと読む）

【課題】ブロック配置を含むＩＣ設計作業において、やり直し等を削減でき、設計の工数等を低減でき、設計効率を向上できる技術を提供する。
【解決手段】本ブロック配置方法及びプログラムでは、実配置処理の前の段階で、ブロック配置領域の大きさを見積もり、局所的配線混雑の発生を判定し、その結果に基づいてユーザによるブロックの最適な位置の決定を可能とする。Ｓ１でブロック間接続情報を抽出し、Ｓ２でブロックの回路ゲート物量情報を抽出する。Ｓ３，Ｓ４でユーザによりＧＵＩの画面でブロックの位置を決定する。Ｓ５で配線の要求混雑度を評価して画面に表示する。Ｓ６でユーザにより配置の妥当性を判定し、ＯＫであれば、Ｓ７で実現性の高いブロック配置情報が出力される。 （もっと読む）

【課題】多くの種類のキャパシタセルを準備せずに、ノイズ低減に必要な容量を半導体集積回路に追加する。
【解決手段】本発明による半導体集積回路の設計支援装置は、ＤＲＣ部と、修正部とを具備する。ＤＲＣ部は、キャパシタセルにおける内部配線のレイアウト情報と、設計対象の半導体集積回路における信号配線のレイアウト情報とを参照してデザインルールチェック（ＤＲＣ）を行う。修正部は、ＤＲＣ部がエラーと判定した場合、内部配線のレイアウト情報を半導体集積回路における信号配線のレイアウト情報に統合する。又、修正部は、統合されたレイアウト情報から、内部配線におけるエラー箇所を削除する。 （もっと読む）

【課題】プリント配線基板上の電源回路をノイズに対し安定になるように自動的に設計する電源回路の設計支援装置を提供する。
【解決手段】プリント配線基板の情報を入力することにより、電源回路の電源ノイズ特性を導出させ、この電源ノイズ特性が予め決められた判定基準を満たすかどうかを判定し、判定基準を満たさない場合、半導体集積回路内部に容量を追加するという変更を行なうことで、プリント配線基板の電源回路が、ノイズに対し安定に設計されているかが判定できるように構成している。電源ノイズ特性を求める際に、等価回路モデルを用いて回路解析する手法を選択することにより、電源ノイズ特性を精度良く定量的に導出することが可能である。また、追加する容量についても、実際に追加する容量セルの等価回路モデルを使用することにより、容量が内部に追加される半導体集積回路の等価回路モデルを容易に作成できる。 （もっと読む）

【課題】最終的にパッドに印加する電圧を定義することなくレイアウト検証を行うことができるレイアウト検証装置を提供する。
【解決手段】本発明の一態様は、レイアウトの図形データに基づいて、導電層の電位を認識する電位認識処理部と、認識された前記導電層の電位に基づいて、前記半導体装置のレイアウトを検証する電位依存設計基準検証部とを備えたレイアウト検証装置である。本発明によれば、レイアウトがパッドまで設計されていない状態においてもデザインルールを検証することができる。 （もっと読む）

【課題】所定の配線領域内における仕様の回路特性を満たす配線長の配線を自動化することにより、作業負担の軽減化および設計期間の短縮化を図ること。
【解決手段】設計支援装置は、所定の配線領域内に配置された第１および第２の端子を接続する配線経路と、所定の配線領域内でかつ該配線経路と非接続な巡回路とを探索し、探索された配線経路の配線経路長と巡回路の配線経路長とを合わせた配線経路長を算出し、算出された配線経路長が、仕様の回路特性を満たす配線経路長以上か否かを判定し、判定された判定結果を出力する。これにより、探索困難な端子間の最長配線経路の換わりに、比較的に探索容易な端子間の任意の配線経路と巡回路とを合わせた最長配線経路候補を用いて、所定の配線領域における仕様の回路特性を満たす配線経路長の実現可能性を判定することができる。 （もっと読む）

【課題】設計レイアウトに起因する危険箇所を容易に観察可能なレイアウトパターン検査装置を得ること。
【解決手段】設計レイアウトデータから危険回路パターンを抽出する手段と、検査すべき優先度が所定の値以上の危険回路パターンの図形情報と設計レイアウト上の座標情報とを含む抽出エラー図形情報を抽出する手段と、抽出エラー図形情報の設計レイアウト上の座標情報を設計に使用するフォトマスクを基準とした危険回路パターン座標情報に変換する手段と、設計レイアウトデータから危険回路パターン座標情報近傍の切出設計レイアウトデータを切出す手段と、ウェハ上の検査を行うチップと危険回路パターンを含む検査位置とを指定した検査レシピとウェハ上のチップ配置情報とに基づいて作製されたウェハ上の危険回路パターンを撮像する手段と、撮像画像と切出設計レイアウトデータとを比較し危険回路パターンの製造への影響度の高さを判定する手段と、を備える。 （もっと読む）

【課題】設計の初期段階で電源パッドの配置位置による同時スイッチングノイズのリスクを検証し、設計コストを削減する。
【解決手段】電源パッド及びＩＯセルに対応する入出力パッドを仮配置し、前記電源パッド及び前記入出力パッドの座標に基づいてパッケージ図面を作成し、前記パッケージ図面を用いて前記電源パッドのインダクタンスを算出し、前記電源パッドのインダクタンス及び各ＩＯセルのドライブファクタ（Ｄｒｉｖｅ Ｆａｃｔｏｒ）を用いて、前記入出力パッドの各々についてノイズリスクを算出する。ノイズリスクの分布に基づき電源パッドの追加、削除、位置変更等を行う。 （もっと読む）