電源回路の設計支援装置と設計支援方法
【課題】プリント配線基板上の電源回路をノイズに対し安定になるように自動的に設計する電源回路の設計支援装置を提供する。
【解決手段】プリント配線基板の情報を入力することにより、電源回路の電源ノイズ特性を導出させ、この電源ノイズ特性が予め決められた判定基準を満たすかどうかを判定し、判定基準を満たさない場合、半導体集積回路内部に容量を追加するという変更を行なうことで、プリント配線基板の電源回路が、ノイズに対し安定に設計されているかが判定できるように構成している。電源ノイズ特性を求める際に、等価回路モデルを用いて回路解析する手法を選択することにより、電源ノイズ特性を精度良く定量的に導出することが可能である。また、追加する容量についても、実際に追加する容量セルの等価回路モデルを使用することにより、容量が内部に追加される半導体集積回路の等価回路モデルを容易に作成できる。
【解決手段】プリント配線基板の情報を入力することにより、電源回路の電源ノイズ特性を導出させ、この電源ノイズ特性が予め決められた判定基準を満たすかどうかを判定し、判定基準を満たさない場合、半導体集積回路内部に容量を追加するという変更を行なうことで、プリント配線基板の電源回路が、ノイズに対し安定に設計されているかが判定できるように構成している。電源ノイズ特性を求める際に、等価回路モデルを用いて回路解析する手法を選択することにより、電源ノイズ特性を精度良く定量的に導出することが可能である。また、追加する容量についても、実際に追加する容量セルの等価回路モデルを使用することにより、容量が内部に追加される半導体集積回路の等価回路モデルを容易に作成できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＡＤシステムに関し、特に、プリント配線基板（以下、「ＰＣＢ」とも記述する）に実装される半導体集積回路（以下、「ＬＳＩ」とも記述する）及びコンデンサ等の受動部品において、ＰＣＢの電源回路における電圧降下などのノイズ特性を考慮し、ＬＳＩが搭載されたＰＣＢの電源回路がノイズに対し不安定であるかどうかを判定する装置、及び最適な値の内部容量が追加されたＬＳＩとそれが実装されたＰＣＢを短時間で設計することを可能にした電源回路の設計支援装置と設計支援方法に関する。
【背景技術】
【０００２】
従来、ボード上に搭載されたＬＳＩを正常動作させる為に、ＬＳＩ内部の電源−ＧＮＤ間にオンチップキャパシタを搭載し、電源−ＧＮＤ間に生じる電源ノイズを減じるような試みが行われている。
【０００３】
例えば、従来のシステムとして、特許文献１のようなオンチップキャパシタの搭載手法を有する半導体集積回路の設計システムが提案されている。この文献によると、必要な容量のバイパスコンデンサを、より効果的な回路ブロック内部のノイズ源近くに追加することにより、ノイズ発生量を所定の範囲内に抑えることができる半導体集積回路設計装置、それを用いた半導体集積回路設計方法、この方法手順を回路設計に用いた半導体集積回路の製造システムを提供出来る、と記載されている。
【０００４】
この半導体集積回路のパターンを自動生成する半導体集積回路設計装置は、半導体集積回路を構成する回路ブロックのゲートレベル論理回路情報、スタンダードセルライブラリ情報、及びパッケージ情報を入力処理する入力手段と、前記入力手段により入力された情報を用いて、前記回路ブロックに発生するノイズ発生量を見積もるノイズ見積手段と、前記ノイズ見積手段による見積結果に基づいて、前記ノイズ発生量を所定の範囲内に抑えるために前記回路ブロックに搭載することが必要な、電源ノイズ及び基板ノイズ低減用のバイパスコンデンサの容量である容量制約を指定する容量制約指定手段と、前記回路ブロックに搭載されているバイパスコンデンサの容量である搭載容量と、前記容量制約とを比較する比較手段と、前記比較手段による比較において、前記搭載容量が前記容量制約より大きい場合に、当該半導体集積回路のパターンを自動生成する処理を終了する処理終了手段と、前記比較手段による比較において、前記搭載容量が前記容量制約以下の場合に、前記回路ブロック中の所定ノイズ発生量以上の論理ゲートを選択する論理ゲート選択手段と、前記論理ゲート選択手段により選択された論理ゲートにバイパスコンデンサを追加するバイパスコンデンサ追加手段とを有する。
【０００５】
この半導体集積回路設計装置によれば、予めノイズを見積もることで、追加するバイパスコンデンサの容量に制約を与えるので、ノイズ解析処理を繰り返し行う必要が無くなり、短い時間で前記バイパスコンデンサを前記回路ブロック内に追加することができ、この結果、半導体集積回路のノイズ発生量を、短い時間で所定の範囲内に確実に抑えることができる。
【０００６】
さらに、上記した半導体集積回路設計装置の論理ゲート選択手段は、前記入力された情報と、前記半導体集積回路のフロアプランの情報とを用いて、前記回路ブロック中の各論理ゲートのノイズ発生によって影響される度合いであるノイズ影響度を計算し、該ノイズ影響度が最大である論理ゲートを選択し、前記回路ブロック中の大きなノイズを生じているノイズ源の近くに、前記バイパスコンデンサを追加することができ、これにより、より効率的にノイズを低減することができる、と記載されている。
【０００７】
図３０は、特許文献１に示されている低ノイズ設計方法の処理手順を示すフローチャートである。
【０００８】
なお、特許文献２には、半導体装置の電源ノイズの振る舞いを解析する場合に用いる半導体装置モデルの作成方法を開示し、図３１は、半導体装置モデルの作成装置の構成図である。
【０００９】
又、特許文献３には、半導体集積回路の電源モデルとその設計方法が記載され、図３２は、特許文献３に記載された電源モデルの回路図である。
【特許文献１】特開２００６−２２８２５２号公報（請求項１、２、段落００２４、００２５５）
【特許文献２】特開２００４−２３４６１８号公報
【特許文献３】特開２００１−２２２５７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１の技術においては、容量の制約を満たさなかった場合、回路ブロックを変更するという手法を用いている。回路ブロックの変更を伴う場合、他の条件によりＬＳＩが正常動作をしない可能性もある。また、ＬＳＩの設計ルールにより使用される回路ブロックはある程度決定している為、ライブラリの変更を行なわなくてはならない。さらに、そうした手法を用いても、フロアプラン上、追加出来る容量の絶対量は決まっている為、ノイズの大きさによっては、この手法では対応が困難になる場合が生じる。
【００１１】
また、ノイズ発生量を見積もるノイズ見積手段として、入力したデータより、ＬＳＩの等価回路モデルを作成し、そのモデルを解析することによってノイズ発生量を求めているが、モデルの構成はＬＳＩのパッケージまでであり、ＬＳＩが搭載されるＰＣＢに関するモデルは含まれていない。ＬＳＩ内部に生じるノイズには、ＰＣＢの基板共振などの影響で大きく変動することがあり、ＰＣＢの影響が無い場合にはノイズ発生量を正しく見積もれないことになる。ＬＳＩは、実際にはどのようなＰＣＢに搭載されるか限定されているわけではないが、一般的にＰＣＢの影響があることを想定し、その影響を加味した上でノイズ対策が行われたＬＳＩを初期段階から提供することが、ＬＳＩベンダーとしては必要である。
【００１２】
本発明は、上記の課題を解決する為になされたものであり、その目的とするところは、ＰＣＢの設計段階において、ＰＣＢ上に実装されるＬＳＩ及びそのＰＣＢの電源回路において、ＰＣＢの電源ノイズを定量的に評価し、ＬＳＩが搭載されるＰＣＢの電源回路がノイズに対し安定かどうかを判定すると共に、判定結果に基づいて、容量が追加されたＬＳＩの構造及びＬＳＩが実装されるＰＣＢの電源回路を短時間でかつ精度良く求める電源回路の設計支援装置と設計支援方法を提供する。
【課題を解決するための手段】
【００１３】
本発明は、上記した目的を達成するために、基本的には、以下に記載されたような技術構成を採用するものである。
【００１４】
即ち、本発明に係わる電源回路の設計支援装置の第１の態様は、
少なくとも半導体集積回路及び受動部品を含むプリント配線基板上の電源回路をノイズに対し安定に動作するように、該電源回路の設計を支援する電源回路の設計支援装置であって、
該電源回路を構成するプリント配線基板、半導体集積回路及び受動部品の所定の入力情報を入力する入力手段と、
該入力手段より入力される該入力情報に基づき、該電源回路のノイズの特性である電源ノイズ特性を導出する電源ノイズ特性導出手段と、
該電源回路における電源ノイズ特性の許容される条件を格納すると共に、該半導体集積回路に追加出来る内部容量値の許容される条件を格納する判定基準データベースと、
該電源ノイズ特性導出手段により導出された電源ノイズ特性と該判定基準データベースから得られた電源ノイズ特性の許容される条件とを比較し、該電源回路の電源ノイズ特性が所定の条件を満たしているかどうか判定する電源ノイズ判定手段と、
該電源ノイズ判定手段において、該条件を満たさない場合、該半導体集積回路内部に容量を追加する変更を行い、変更された情報を該電源ノイズ特性導出手段へ入力する内部容量追加手段と、
該内部容量追加手段により追加された内部容量の値と該判定基準データベースより得られた該半導体集積回路に追加出来る内部容量値の許容される条件とを比較し、該半導体集積回路に必要な該内部容量値を追加出来るかどうかを判定する搭載容量条件判定手段と、
で構成したことを特徴とするものであり、
又、第２の態様は、
該電源ノイズ特性導出手段は、
該入力情報から該電源回路の等価回路モデルを生成する等価回路モデル生成手段と、
該等価回路モデルを解析して、電源ノイズ特性を導出する演算手段とからなることを特徴とするものであり、
又、第３の態様は、
該等価回路モデル生成手段は、
少なくとも該プリント配線基板に関する所定の入力情報に基づき、該プリント配線基板に関する等価回路モデルを生成する基板等価回路モデル生成手段と、
該半導体集積回路に関する所定の入力情報に基づき、該半導体集積回路の等価回路モデルを生成するＬＳＩ等価回路モデル生成手段と、
からなることを特徴とするものであり、
又、第４の態様は、
該内部容量追加手段では、該半導体集積回路内部に実際に追加される容量セルの等価回路モデルを、該半導体集積回路の該等価回路モデルに追加するように構成したことを特徴とするものであり、
又、第５の態様は、
該基板等価回路モデル生成手段は、該プリント配線基板の等価回路モデルに該受動部品の等価回路モデルを結合するように構成されていることを特徴とするものであり、
又、第６の態様は、
該基板等価回路モデル生成手段は、電源配線の物理構造と電気的特性情報とに基づいて等価回路モデルを作成するフィールドソルバを具備することを特徴とするものであり、
又、第７の態様は、
該搭載容量条件判定手段において、条件が満たされないと判断された場合、該半導体集積回路のチップサイズの変更を行い、変更された情報を該電源ノイズ特性導出手段へ入力するチップサイズ変更手段を更に備えることを特徴とするものである。
【００１５】
本発明では、入力情報として、ＬＳＩに関してはＬＳＩの全回路接続情報や内部レイアウト情報が含まれるＬＳＩの設計情報、及び、ＬＳＩの正常動作が可能な電源ノイズ特性の許容値、チップサイズの情報、追加される容量セルのデータ等を含めたＬＳＩデータベースを用意する。また、ＰＣＢ及び実装される部品に関しては、レイアウト情報であるＣＡＤデータ及び部品の等価回路の情報である部品データベースを用意する。これらの入力情報から、ＬＳＩの電源系から生じるノイズの特性である電源ノイズ特性を導出する。
【００１６】
次に、データベースに含まれる、そのＰＣＢにおける電源回路のＬＳＩの電源ノイズの許容値の特性である電源ノイズ条件を読み出し、導出された電源ノイズ特性と電源ノイズ条件とを比較し、その電源回路が安定かどうかの判定を行う。この処理によって、ＬＳＩが実装されたＰＣＢの電源回路が、ノイズに対し安定に設計されているかを自動的に判定することが出来る。
【００１７】
また、定量的に電源の電源ノイズ特性を導出するには、ＬＳＩが実装されたＰＣＢの電源系の特性を精度良く見積もった等価回路のモデルを解析するという手段を用いることで実現可能である。この場合、ＬＳＩの等価回路モデルの生成手法としては、ＬＳＩの電源端子に流れる電流を精度良く再現出来るモデルがＬＳＩの設計情報から生成される手法を用いれば、ＬＳＩの設計情報から自動的にモデルが生成出来る。
【００１８】
また、ＰＣＢの電源回路がノイズに対し安定でないと判定された場合、ノイズに対し安定な構造になるようにＬＳＩに内部容量を追加して、回路構造を変更するという方法を用いる。具体的には、ＬＳＩ内部に用意されている容量セルのモデルを追加してＬＳＩの構造を変更させる。追加する内部容量の値は、等価式によって決定することも出来るし、実際に容量セルを追加したＬＳＩの等価回路モデルを作成し、そのモデルを使用したＰＣＢの電源ノイズの解析を行って決定しても良い。容量セルを追加したことによるＬＳＩの回路構造の処理は、ＬＳＩのレイアウトデータがあればそれほど複雑ではなく、変更された構造における回路モデルから再度電源ノイズ特性を導出し、電源ノイズ条件を満たすかどうかを判定することで、追加される内部容量の値が決定される。変更を行う指針についても、ライブラリの中に用意しておけば、自動的に容量値が必要な値になるまで容量セルが追加されるという変更を行うことが可能になる。電源ノイズ条件を満たす構造が作成されるまで、この操作を繰り返すことにより、自動的にノイズに対し安定であるＬＳＩ及びＰＣＢの電源回路の構造を設計することが可能になる。
【００１９】
次に、データベースに含まれる、そのＬＳＩのチップにおける追加出来る容量の限界値である搭載容量条件を読み出し、そのＬＳＩチップが先述した手法で求められた追加する内部容量を搭載可能かどうかの判定作業を行う。この搭載容量条件は、ＬＳＩのチップによって異なり、チップ内の空きスペースと容量セルのサイズによって決まる値である。この処理によって、ＬＳＩの内部容量の追加により、ＰＣＢの電源回路が、ノイズに対し安定であるかどうかを自動的に判定することが出来る。
【００２０】
また、上記操作において、当該ＬＳＩのチップの搭載容量条件が満たされない場合には、ＬＳＩのチップサイズを変更し、搭載容量条件を変更することによって、ＰＣＢの電源回路がノイズに対し安定になるように設計するという方法も選択出来る。基本的には、ＬＳＩとして同じ機能を有しており、チップサイズが大きめのものを用意しておき、搭載容量条件を大きめになるように変更することにより、ＰＣＢの電源回路をノイズに対し安定に設計することが出来る。
【００２１】
これは、ＬＳＩデータベース内に、異なるチップサイズを複数用意しておき、最初に用意していたサイズでは搭載容量条件を満たさない場合、より大きめのサイズのものが選択され、最初に用意していたものと置き換えるといった処理の指針をライブラリの中に用意しておけば、自動的にＰＣＢ上で、ノイズに対し安定であるように容量セルが追加されたＬＳＩが自動的に作成されることになる。
【００２２】
さらに、上記手法を適用したプログラム及びシステムを実現することによって、入力情報及びデータベースから自動的に、ＰＣＢの電源回路が安定に設計されているかどうかの判定、及びＰＣＢ上で安定動作するように内部容量が追加されたＬＳＩの構造を作成することが出来る。また、基板レイアウトの入力情報としてＣＡＤデータを使用することにより、ＰＣＢの電源回路のデータとリンクさせて、容易にＬＳＩの設計を行うことが出来る。
【発明の効果】
【００２３】
本発明は、上記したように構成したので、以下のような効果を奏する。
【００２４】
電源ノイズ条件、及び搭載容量条件を判定することにより、ＰＣＢの電源回路がノイズに対し安定に設計されているかの判断、及びノイズに対し安定であるＬＳＩが実装されたＰＣＢの電源回路の設計が容易にできるようになる。
【００２５】
入力データにＬＳＩの設計情報と動作状態、追加される容量セルのデータ、レイアウト、サイズ等を含むＬＳＩデータベース、ＰＣＢの配線のレイアウト情報等の構造情報と部品の等価回路等を含む部品のデータベース、及び電源ノイズ条件と搭載容量条件を含む判定基準のデータベースを用意することにより、ＬＳＩやＰＣＢの電源回路の設計に対して深い知識を有していない者でも、ＰＣＢの電源回路が安定であるかどうかの判定を行うことが可能になる。
【００２６】
また、判定基準を満たさないＰＣＢの電源回路が存在した場合、構造をどのように変更するかの変更指針を用意しておくことにより、判定基準を満たすように、ＬＳＩに内部容量を追加する操作を行い、自動的にノイズに対し安定であるように設計されたＬＳＩ及びＰＣＢの電源回路の構造を得ることも可能になる。
【００２７】
さらに、ＬＳＩ及びＰＣＢの特性を再現した等価回路モデルを用いて解析を行うことにより、電源回路がノイズに対し安定に設計されているかどうかを、現実的な時間で容易に判定することが可能となる。また、電源ノイズ特性を絶対値で導出することが可能であり、定量的な評価及び対策を行うことが可能になる。
【００２８】
また、ＬＳＩベンダーが、ノイズに対しより安定なＬＳＩを提供するために、本発明のシステムを利用することも可能である。ベンダー側としては、ユーザーが使用すると考えられるようなＰＣＢ、もしくは標準的なＰＣＢのデータを用いて、本発明のシステムにより、ノイズに対し安定に動作するような容量セルを追加したＬＳＩを設計しておくことにより、ユーザーに対して安定した動作を行なうＬＳＩを提供することが可能になる。
【００２９】
さらに、ＬＳＩベンダーとしては、提供するＬＳＩを実装するＰＣＢのデータを複数種類用意し、それぞれのＰＣＢのデータにおいて、本発明のシステムにより、提供するＬＳＩを実装するにふさわしいＰＣＢ構造を提案することも可能になる。
【発明を実施するための最良の形態】
【００３０】
次に、本発明の実施の形態について説明する。
（第１の実施の形態）
はじめに、本発明の第１の実施の形態について図面を参照して詳細に説明する。
【００３１】
図１に、本発明の第１の実施の形態のシステム構成を示す。入力装置（１）からＬＳＩを実装したＰＣＢを構成する回路の設計情報とデータベースを備えた入力情報を電源ノイズ導出手段（２）に入力する。次に、電源ノイズ導出手段（２）において、ＰＣＢ上の電源から生じるノイズの特性を導出する。次に、電源ノイズ条件判定手段（３）において、このＬＳＩの実装されたＰＣＢの電源回路が安定に設計されているかを自動的に判定する。具体的には、電源ノイズ特性導出手段（２）において導出された電源ノイズ特性と、本発明の特徴である判定基準データベース（４）に備えられている電源ノイズ条件とを比較し、電源ノイズ特性が電源ノイズ条件を満たしているかどうかを判定する。
【００３２】
電源ノイズ特性として挙げられるものは、電源−ＧＮＤ間の電圧変動、電源を流れる電流、電源から発生する電磁界放射等があり、電源ノイズ導出手段（２）ではそれらのうちどれか一つの特性を求めるだけで良い。また、判定基準データベース（４）に備えられている電源ノイズ条件とは、求められた特性における限界値を示すような条件であれば良い。
【００３３】
あらかじめ複数の電源ノイズ条件の特性が判定基準データベース（４）に備えられていれば、電源ノイズ導出手段（２）で求めた特性と、ふさわしい電源ノイズ条件とを比較するようにしてもよい。ここで、電源ノイズ判定手段（３）にてこのＰＣＢの電源回路が、電源ノイズ条件を満たさないと判定された場合、内部容量追加手段（５）において、電源ノイズ条件を満たす為に必要な内部容量がＬＳＩに追加される。ここで追加される内部容量は、等価式等により電源ノイズ条件を満たす値をそのまま追加しても良いし、指針に従いある一定値が選択されて追加されるようにしておいても良い。そして、電源ノイズ導出手段（２）において、内部容量が追加されたＬＳＩが実装されたＰＣＢの電源回路において、電源ノイズ特性を導出する。そして再度、電源ノイズ条件判定手段（３）において、このＬＳＩの実装されたＰＣＢの電源回路が、安定に設計されているかを自動的に判定する、という操作を繰り返す。
【００３４】
そして、電源ノイズ判定手段（３）にてこのＰＣＢの電源回路が、電源ノイズ条件を満たすと判定された場合、搭載容量条件判定手段（６）において、追加される内部容量が、実際にＬＳＩに搭載可能かどうかを自動的に判定する。
【００３５】
具体的には、電源ノイズ条件判定手段（３）において電源ノイズ条件を満たすと判定された場合の追加内部容量値と、本発明の特徴である判定基準データベース（４）に備えられているＬＳＩチップ内に搭載出来る容量値の限界値である搭載容量条件とを比較し、追加内部容量値が搭載容量条件を満たしているかどうかを判定する。なお、最初に入力された条件において、電源ノイズ条件を満たした場合、追加内部容量値は０になる。次に、搭載容量条件判定手段（６）における結果が出力装置（７）に出力され、システムでの処理が完了する。
【００３６】
図６は本発明の第１の実施の形態の処理を示したフローチャートである。この処理は、回路設計情報の入力処理（Ｓ１）から始まる。ここで入力される情報は、図１８に示されるようなＬＳＩ及びその他の部品が実装されて電源回路を構成しているＰＣＢを例に取ると、そのレイアウトや実装されるＬＳＩその他の部品の情報等、電源回路における電圧変動特性を導出するのに必要な情報である。これらの情報は、図１の入力装置（１）より入力される。次に、入力された回路設計情報から、電源ノイズ特性導出処理（Ｓ２）が行われる。この処理は、図１の電源ノイズ特性導出手段（２）において行われる。この処理により、このＰＣＢにおける電源ノイズ特性が導出される。
【００３７】
次に、導出された電源ノイズ特性と判定基準との比較処理である電源ノイズ特性判定処理（Ｓ３）及び判定処理（Ｓ４）が行われる。この処理は、図１の電源ノイズ条件判定手段（３）において行われる。ここで、判定基準データベース（４）内に備えられた電源ノイズ条件と求められた電源ノイズ特性との比較処理が行われ、ＰＣＢの電源回路が安定に設計されているかどうかが判定される。判定基準を満たすかどうかの判定処理（Ｓ４）の結果、判定基準を満たさないと判定された場合、内部容量追加処理（Ｓ５）が行われる。この処理は、図１の内部容量追加手段（５）において行われる。
【００３８】
この処理により、ＬＳＩに内部容量が追加される。この内部容量追加処理（Ｓ５）において、内部容量が追加されたＬＳＩのデータは、自動的に入力され、電源ノイズ特性導出処理（Ｓ２）において、再度内部容量が追加されたＬＳＩの情報を用い、改めて電源ノイズ特性を導出するという操作を繰り返す。一方、判定基準を満たすかどうかの判定処理（Ｓ４）の結果、判定基準を満たすと判定された場合、追加内部容量と判定基準との比較の処理である搭載容量比較処理（Ｓ６）が行われる。この処理は、図１の搭載容量条件判定手段（６）において行われる。ここで、判定基準データベース（４）内に備えられた搭載容量条件と、求められた追加内部容量値との比較処理が行われ、実際に追加内部容量値をＬＳＩチップ内に搭載可能かどうかが判定される。
【００３９】
次に、結果出力処理（Ｓ７）において、判定された結果を出力する処理を行う。この処理により結果が、図１の出力装置（７）に出力される。この時、出力される結果としては、ＰＣＢの電源回路がノイズに対し安定に設計されているかどうかの判定結果、安定に設計されていない場合に必要なＬＳＩへの追加内部容量値、及びその追加内部容量値がそのＬＳＩチップに搭載可能かどうかの判定結果のみでなく、内部容量が追加される前後でのそれぞれの電源ノイズ特性、及び電源ノイズ条件、搭載容量条件との比較が図示された結果等が含まれていても良い。これらの結果により、どれだけのマージンを持った設計となっているか、どの周波数範囲で問題があるか等を絶対量で評価することが可能となる。
（第２の実施の形態）
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。
【００４０】
図２に、本発明の第２の実施の形態のシステム構成を示す。
【００４１】
第２の実施の形態は、図１における電源ノイズ特性導出手段（２）として、電源ノイズ等価回路解析手段（８）が設けられる構成である。この電源ノイズ等価回路解析手段（８）は、入力装置（１）から入力される回路の設計情報からＰＣＢの電源回路の等価回路モデルを生成する等価回路モデル生成手段（９）、及び生成された等価回路モデルを用いて電源ノイズ特性を導出する演算手段（１０）を備える。また、図１における内部容量追加手段（５）として、容量モデル追加手段（１１）を備える。この容量モデル追加手段（１１）は、入力装置（１）から入力される回路の設計情報から実際にＬＳＩチップ内部に追加される容量セルの等価回路のモデル（以下、「容量モデル」とも記述する）を、等価回路モデル生成手段（９）で作成されたＬＳＩの等価回路モデル（以下、「ＬＳＩ等価回路モデル」とも記述する）に追加する手段である。
【００４２】
等価回路モデル生成手段（９）は、大きく分けて２種類の手段を備える。そのうち一方の手段は、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報及び部品データベースからプリント基板の等価回路モデル（以下、「基板等価回路モデル」とも記述）を作成する基板等価回路モデル作成手段である。この基板等価回路モデル作成手段には、基板の断面構造や材質、レイアウト等の情報を入力することによって、基板のベタ層や配線等の等価回路モデルを作成することが可能である、フィールドソルバを備えていても良い。
【００４３】
もう一方の手段は、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベースから図１５（ａ）または図１５（ｂ）に記述されるようなＬＳＩの等価回路モデルを作成するＬＳＩ等価回路モデル作成手段である。このＬＳＩ等価回路モデル作成手段には、特許文献２や特許文献３に記述されるような、ＬＳＩの全回路接続情報からＬＳＩの等価回路モデルを自動的に作成する手段を備えていても良い。また、演算手段（１０）には、ＳＰＩＣＥに代表されるような回路解析エンジンや、電磁界解析エンジン等が備えられていてもよく、必要な電源ノイズ特性の解析が実行される。
【００４４】
図７は、本発明の第二の実施の形態の処理を示したフローチャートである。このフローチャートは、図６に記述された電源ノイズ特性導出処理（Ｓ２）として、等価回路モデル生成処理（Ｓ８）と回路解析処理（Ｓ９）とが行われる構成である。このうち、等価回路モデル生成処理（Ｓ８）は、図２における等価回路モデル生成手段（９）において行われる。一方、回路解析処理（Ｓ９）は、図２における演算手段（１０）において行われる。等価回路モデル生成処理（Ｓ８）とは、図２における入力装置（１）から入力された回路設計情報から、ＬＳＩが実装されたＰＣＢの電源系全体を示す等価回路モデル（以下、「電源系等価回路モデル」）を作成する処理である。
【００４５】
また、回路解析処理（Ｓ９）とは、作成された電源系等価回路モデルを用いて電源ノイズ特性を解析する処理であり、この処理により、ＰＣＢにおける電源ノイズ特性が導出される。また、図６に記述された内部容量処理（Ｓ５）として、容量モデル追加処理（Ｓ１０）が行われる構成である。この容量モデル追加処理（Ｓ１０）は、図２における容量モデル追加手段（１１）において行われる。
【００４６】
ここで、図９は、等価回路モデル生成処理（Ｓ８）を説明したフローチャートである。まず、基板情報入力処理（Ｓ１３）により、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報及び部品データベースが図２における入力装置（１）から入力される。次に、基板等価回路モデル生成処理（Ｓ１４）が行われ、ＬＳＩを除く、実装される受動部品を含めた基板等価回路モデルが、図２における等価回路モデル生成手段（９）において生成される。次に、ＬＳＩ情報入力処理（Ｓ１５）により、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベース、追加される容量セルの情報等が図２における入力装置（１）から入力される。
【００４７】
次に、ＬＳＩ等価回路モデル生成処理（Ｓ１６）により、入力された情報からＬＳＩの電源に流れる電流や等価アドミタンス、ＬＳＩ電源配線のインピーダンス等、ＬＳＩの電源系の特性を見積もったＬＳＩ等価回路モデルが、図２における等価回路モデル生成手段（９）において生成される。このとき、ＬＳＩ等価回路モデルとしては、図１６（ａ）に示したような簡易構成のモデルと、図１６（ｂ）に示すような、位置情報や解析する周波数範囲を考慮し、ＬＳＩ内を分割したモデル等が考えられるが、その構造の選択もデータベース内に記されているとする。次に、電源系等価回路モデル生成処理（Ｓ１７）により、生成された基板等価回路モデルとＬＳＩ等価回路モデルが結合されて、電源系等価回路モデルが図２における等価回路モデル生成手段（９）において生成され、この処理は終了する。
【００４８】
ここで、基板等価回路モデルの生成（Ｓ１３、Ｓ１４）と、ＬＳＩ等価回路モデルの生成（Ｓ１５、Ｓ１６）の処理の順序は逆になっても良い。また、先に基板情報入力処理（Ｓ１３）とＬＳＩ情報入力処理（Ｓ１５）が行われてから、基板等価回路モデル生成処理（Ｓ１４）とＬＳＩ等価回路モデル生成処理（Ｓ１５）が行われるような順序を選択しても良い。
【００４９】
図１０は、図２の等価回路モデル生成手段（９）内の、基板等価回路モデルを作成する手段内部に、フィールドソルバが備えられている場合の、図９における基板等価回路モデル生成処理（Ｓ１３、Ｓ１４）の具体的処理を示したフローチャートである。まず、基板電源系の構造入力処理（Ｓ１８）が行われ、求めるプリント基板における基板の電源系の構造情報が図２における入力装置（１）から入力される。ここで入力される具体的な情報は、図１８に示すようなＬＳＩその他部品が実装された電源供給系回路を構成しているＰＣＢを例に取ると、この場合は、電源がベタプレーン構造をしている為、その基板の電源構造のレイアウト情報に加え、図１３（ａ）に例示するような、基板の電源層、グランド層、絶縁層の層構成と寸法及びそれぞれの導電率（σ）や比誘電率（εｒ）、誘電正接（ｔａｎδ）などの構造、材料特性に関する数値情報である。
【００５０】
一方、図１３（ｂ）に示されるように電源がマイクロストリップ配線の構造をしていた場合でも同様に、層構成及び線幅、線長を含めた各部の寸法と、それぞれの材料特性に関する数値情報である。層構成及び各部の寸法は、プリント配線基板の設計ＣＡＤシステムで持っている情報から抽出することが可能である。また、図１３で例示されているのは、ある配線パターンの基板の構成（断面図）であるが、ここで材料定数の代わりに、例えば銅などの材料名を入力し、内部のデータベースから導電率に置き換えるなどの処理を行うことも可能である。こうして、基板の電源回路の電気的等価回路を求めるのに必要な、各部のパラメータ及び部品のデータベースが入力される。
【００５１】
次に、ソルバ処理（Ｓ１９）が実行され、基板電源系の等価回路モデルの作成が行われる。この処理は、図２の等価回路モデル生成手段（９）内に備えられたフィールドソルバによって行われる。ここで行われる処理とは、プリント配線基板における配線パターンの物理的な寸法、材料定数及び層構成等のパラメータをもとに、ＳＰＩＣＥなどの回路シミュレータで使用するための、抵抗、インダクタンス、キャパシタンス、コンダクタンスで表した単位長さあたりの集中定数もしくは分布定数で表現された等価回路モデルを作成する処理である。このフィールドソルバとして、ＰＥＥＣ（Ｐａｒｔｉａｌ Ｅｌｅｍｅｎｔ Ｅｑｕｉｖａｌｅｎｔ Ｃｉｒｃｕｉｔ）法やＦＥＭ（Ｆｉｎｉｔｅ Ｅｌｅｍｅｎｔ Ｍｅｔｈｏｄ）法等を適用した電磁界解析エンジンが備えられているとしてよい。この処理が行われ得られた単位長さ辺りの等価回路モデルの一例を図１４（ａ）に示す。このモデルは集中定数で定義されており、配線の単位長さ当たりの抵抗、インダクタンス、容量、コンダクタンスの値はそれぞれ、ＲＵ、ＬＵ、ＣＵ、ＧＵとなっている。また、ＲＵ及びＬＵは、モデルの単位長さ当たりのインピーダンスＺＵを表し、ＣＵ及び１／ＧＵはモデルの単位長さ当たりのアドミタンスＹＵを表している。
【００５２】
もし、図１３（ａ）のように、電源がベタプレーン構造をしていた場合には、この単位長さ当たりのモデルを図１４（ｂ）のように組み合わせ、ベタプレーン構造を表現する。一方、図１３（ｂ）のような配線構造をしていた場合、この単位長さ当たりのモデルを図１４（ｃ）のようにラダー状に組み合わせ、配線構造を表現する。このように記述された単位長さ当たりのモデルが、寸法分接続されることにより、基板の電源の等価回路モデルが生成されるが、勿論集中定数記述では無く分布定数記述で表現されていても構わない。
【００５３】
次に、部品データ入力処理（Ｓ２０）が行われ、実装されているＬＳＩ以外の部品のデータベースが、図２における入力装置（１）から入力される。ここで入力される具体的な情報は、図１８に示されるＰＣＢを例にとると、直流電源（レギュレータ）及び対策部品（チップコンデンサ）のデータベースであり、ここではデータベース内に各部品の等価回路モデルが入力されるとする。次に、モデル結合処理（Ｓ２１）により、ソルバ処理（Ｓ１９）により生成された基板電源における基板単体の等価回路モデルと、各部品の等価回路モデルが、実際のＰＣＢのレイアウトに合わせ、図２の等価回路モデル生成手段（９）内で結合され、この処理は終了する。
【００５４】
こうして、ＰＣＢにおける基板等価回路モデルが生成される。なお、処理の順番としては、部品データ入力処理（Ｓ２０）が最初に行われた後、基板電源系の構造情報の入力処理（Ｓ１８）とソルバ処理（Ｓ１９）が行われても良く、先に基板電源系の構造情報の入力処理（Ｓ１８）と部品データ入力処理（Ｓ２０）が同時に行われた後にソルバ処理（Ｓ１９）が行われても良い。
【００５５】
図１１は、図９におけるＬＳＩ等価回路モデルの生成（Ｓ１５、Ｓ１６）の具体的処理を示したフローチャートである。このとき、図２の等価回路モデル生成手段（９）内のＬＳＩ等価回路モデルの作成手段として、特許文献２や特許文献３に記述されている、ＬＳＩ等価回路モデル作成システムが備えてあるものとする。
【００５６】
先ず、図１０の処理と同様に、ＬＳＩ情報入力処理（Ｓ２２）により、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベース、追加される容量セルの情報等が図２における入力装置（１）から入力される。次に、動作部分モデル生成処理（Ｓ２３）により、ＬＳＩの設計情報からＬＳＩの電源端子に流れる電流を等価的に流せるように記述されたＬＳＩの動作部分が、図２における等価回路モデル生成手段（９）において生成される。ここで生成されるＬＳＩの動作部分のモデル３１は、図１５に記述されているように電流源で記述することも出来るが、同等の電流を流すトランジスタで記述されていても良く、それらのモデルは、特許文献２や特許文献３に示される方法によって設計情報から自動的に生成が可能である。
【００５７】
ここで、ＬＳＩの動作部分のモデルに記述される、もしくはトランジスタ記述されたモデルで等価的に流れる電源電流の波形の一例を図１７（ａ）に示す。この波形は、時間変動する電流波形を表したものであるが、必要に応じて、図１７（ｂ）に記述されたような周波数特性を示す波形に変換しても良い。これらの波形の変換は、フーリエ変換、もしくは逆フーリエ変換によって容易に変換が可能である。また、電源回路の電圧の周波数特性を求める場合には、必要に応じて、簡単の為周波数が変動しても一定の振幅を示す交流電源波形に置き換えても良い。
【００５８】
次に、アドミタンスモデル生成処理（Ｓ２４）により、ＬＳＩ内の等価的なアドミタンスを表現したアドミタンスモデルが、図２における等価回路モデル生成手段（９）において生成される。ここで生成される図１５に例示したＬＳＩのアドミタンスモデル３２は、容量や抵抗で構成されたモデルで表現出来るが、透過的なトランジスタ記述されたモデルで記述されていても良く、それらのモデルも特許文献２や特許文献３に示される方法によって設計情報から自動的に生成が可能である。次に、電源分配回路モデル生成処理（Ｓ２５）により、ＬＳＩの電源分配回路モデルが、図２における等価回路モデル生成手段（９）において生成される。ここで生成される電源分配回路モデルは、ＬＳＩの動作部分モデルとアドミタンスモデルとを合わせたＬＳＩ等価回路モデルと、ＬＳＩの２種類の電源端子（電源端子、ＧＮＤ端子）間に接続されるモデルであり、図１８に例示したＰＣＢにおいては、ＬＳＩ内の電源配線のモデルだけではなく、パッケージのモデルを含むものとしても良い。
【００５９】
この電源分配回路モデルの構造としては、図１５（ａ）に例示したように簡単なインダクタンスのモデル３３で表現しても良いが、状況に応じて図１５（ｂ）に例示したように複数の回路ブロックが結合して構成される等価回路によって表現された構造になっていても良い。この電源分配回路のモデルは、データベース内に等価回路モデルを用意しておいてそれを読み込んでも良いが、特許文献２に記述された方法で作成する、もしくは構造や材料定数と言ったパラメータである入力情報から、図２の等価回路モデル生成手段（９）内に備えられたフィールドソルバによるソルバ処理によって作成するような方法を選択しても良い。
【００６０】
次に、モデル結合処理（Ｓ２６）により、作成されたＬＳＩの動作部分モデルとアドミタンスモデルと電源分配回路モデルを結合させ、図１５に例示されるようなＬＳＩの等価回路モデルが生成され、この処理が終了する。こうして、ＰＣＢに実装されるＬＳＩの等価回路モデルが生成される。なお、各モデルの作成処理（Ｓ２３、Ｓ２４、Ｓ２５）の順番は、適宜前後させることも可能である。
【００６１】
こうした過程を経て、図７における等価回路モデル生成処理（Ｓ８）により、図１８のＰＣＢの電源回路モデルの一例は、図１９のようになる。図９における基板等価回路モデルの生成（Ｓ１３、Ｓ１４）の処理により、基板の電源系のモデル、直流電源モデル、チップコンデンサモデルが作成される。
【００６２】
また、図９におけるＬＳＩ等価回路モデルの生成（Ｓ１５、Ｓ１６）により、ＬＳＩ等価回路モデル、電源分配回路モデル及びパッケージモデルが作成され、図９の電源系等価回路モデル生成処理（Ｓ１７）により、これらのモデルが結合され、ＰＣＢの電源系等価回路モデルが生成される。なお、基板の電源モデルにおいて、端の部分ではインピーダンスが２倍（２ＺＵ）、アドミタンスが１／２もしくは１／４（ＹＵ／２もしくはＹＵ／４）となっているが、これはＰＥＥＣ法では端の部分がこのような値となる。また、メッシュの数及びサイズはあくまでも１例であり、メッシュサイズによりＹＵの値は変動する。
【００６３】
図２１は、図２０で例示されたようなＰＣＢの電源系等価回路モデルを用いて、図７の回路解析処理（Ｓ９）として、回路の過渡解析を行い、電源ノイズ特性として電源電圧変動特性を求めた場合の一例である。この電圧変動特性が、図２の判定基準データベース（４）内より読み込まれる電源ノイズ条件を満たしているか、図２の電源ノイズ条件判定手段（３）内で自動判定が行われることになる。ここで、電源ノイズ条件が、直流電圧ＶＣＣより降下する値がΔＶＤＬ以内であり、かつＬＳＩのスイッチング動作が生じる時間（ｅｘ．ｔ＝０）から電圧変動が収まるまでの戻り時間（例えばスイッチング動作が生じてから電圧変動の幅が１％以内になるまでの時間）がｔＲＬ以内という条件を満たさないといけないとする。
【００６４】
例えば、ＬＳＩへの観測点における電源電圧波形Ａの特性においては、電圧降下値ΔＶＤＡは、ΔＶＤＡ＜ΔＶＤＬという条件は満たしているが、戻り時間ｔＲＡは、ｔＲＡ＜ΔｔＲＬという条件を満たさないので、この電源電圧波形Ａが生じる回路では、ＰＣＢの電源回路はノイズに対し安定でないと判定される。
【００６５】
一方、ＬＳＩへの観測点における電源電圧波形Ｂの特性においては、戻り時間ｔＲＢは、ｔＲＢ＜ΔｔＲＬという条件は満たしているが、電圧降下値ΔＶＤＢは、ΔＶＤＢ＜ΔＶＤＬという条件を満たさないので、この電源電圧波形Ｂが生じる回路でも、ＰＣＢの電源回路はノイズに対し安定でないと判定される。なお、ここでの電源ノイズ条件として電圧降下値と戻り時間の両者で検討することにしたが、電圧降下値だけが条件になっている場合も考えられる。その場合、電源電圧波形Ａが生じる回路においてはＰＣＢの電源回路はノイズに対し安定であると判断され、電源電圧波形Ｂが生じる回路においてＰＣＢの電源回路はノイズに対し安定でないと判定されることになる。
【００６６】
また、図１８で例示されたようなＰＣＢの電源系等価回路モデルである図１９の回路モデルにおいて、電源電圧の時間変動特性として図示された点（この場合はＬＳＩの直下である５５で示した点）での電圧値をモニターしているが、別のモニター点（例えば電源プレーンの端における電源−グランド間の電圧）での電圧値の特性において、電源ノイズ条件が設定されていても良い。こうして、図１８で例示されたようなＰＣＢの電源系等価回路モデルを図７の回路解析処理（Ｓ９）を行った結果より、電源ノイズ特性比較処理（Ｓ３）が、図２における電源ノイズ判定手段内（３）で実行される。そしてその結果、判定基準を満たすかどうかの判定処理（Ｓ４）が、同様に図２における電源ノイズ判定手段（３）内で実行される。
【００６７】
ここで、図２における判定基準データベース（４）内には複数の電源ノイズ条件が用意されており、電源ノイズ特性比較処理（Ｓ３）及び判定処理（Ｓ４）では、電源ノイズ特性導出処理（Ｓ２）において得られる電源ノイズ特性に対応した電源ノイズ条件を自動的に選択して読み込み、比較処理（Ｓ３）及び判定処理（Ｓ４）を行なう、というようなシステム構成とすることも可能である。
【００６８】
例えば、判定基準データベース（４）内に、電源電圧の時間変動特性に対するノイズ条件と電源電圧の周波数特性に対するノイズ条件が用意されているとする。ここで、ＬＳＩ等価回路のモデルとして、図１７（ａ）に示したような電源電流の時間波形を出力するモデルを用い、電源ノイズ特性導出処理（Ｓ２）において、電源ノイズ特性として電源電圧の時間変動特性を求めた場合、それに対応する電源ノイズ条件としては、電源電圧の時間変動に対するものとなるので、判定基準データベース（４）内から電源電圧の時間変動に対するノイズ条件が自動的に選択されて読み込まれることになる。また、図１７（ｂ）に示したような電源電流の周波数特性を出力するモデルを用い、電源ノイズ特性導出処理（Ｓ２）において、電源ノイズ特性として電源電圧の周波数変動特性を求めた場合、それに対応する電源ノイズ条件としては、電源電圧の周波数変動に対するものとなるので、判定基準データベース（４）内から電源電圧の周波数変動に対するノイズ条件が自動的に選択されて読み込まれることになる。
【００６９】
ここで、用意される電源ノイズ条件としては、電源電圧の時間変動特性または周波数特性だけではなく、例えば、ＬＳＩの電源端子電流の時間変動特性または周波数特性等が用意されていても良い。この場合でも、電源ノイズ特性として、ＬＳＩの電源端子電流の時間変動特性が得られた場合には、判定基準データベース（４）内から電源端子電流の時間変動特性が、又、電源端子電流の周波数変動特性が得られた場合には、電源端子電流の周波数変動特性がそれぞれ自動的に選択されることになる。
【００７０】
ここで、判定処理（Ｓ４）において、電源ノイズ特性において判定基準を満たさない、と判定されたとき、容量モデル追加処理（Ｓ１０）が、図２における容量モデル追加手段（１１）内で実行される。ここでは、判定基準データベース内に、“電源ノイズ条件を満たさない場合、一定量の容量セルをＬＳＩチップ内に追加する”というルールが決められており、予めＬＳＩの設計情報及びデータベースの入力処理（Ｓ２２）により図２の入力装置（１）により入力されていた容量セルの等価回路モデルが、ある一定量分、ＬＳＩ等価回路モデル内に追加される。この処理により、ＬＳＩは容量セルがある一定値分追加された新たな構造のＬＳＩとなり、この新たな構造情報が入力され、再度等価回路モデル生成処理（Ｓ８）が実行される。
【００７１】
そして、図７における判定処理（Ｓ４）において判定基準を満たすまで、同じ処理が繰り返される。ここで、容量セルモデル４１は、図２０（ａ）に示したように、動作部分モデル３１及びアドミタンスモデル３２に対して並列に追加されても良いが、実際の接続情報を反映して図２０（ｂ）のように、電源分配回路３３内に接続されるような構造で追加されても良い。
【００７２】
また、この処理は、図１１に示すＬＳＩ等価回路モデルの生成のフローチャートにおいては内部容量モデル追加処理（Ｓ２７）であり、作成されたＬＳＩの動作部分モデルとアドミタンスモデルと電源分配回路モデルに、容量セルモデルが追加され、モデル結合処理（Ｓ２６）において、これらのモデルが結合され、容量セルが追加されたＬＳＩの等価回路モデルが生成されることになる。
【００７３】
ここで、容量セルの追加により、ＬＳＩの電源分配回路や、動作部分、アドミタンスの形状に変更を伴わない場合には、ＬＳＩ等価回路モデルを構成する各モデルの生成処理（Ｓ２３からＳ２５）の処理は行われず、前回生成されたＬＳＩ等価回路モデルがそのまま使用されても良い。同様に、容量セルの追加により基板の電源系の構造情報に影響が無い場合、図１０に示す基板等価回路モデル生成処理は行われず、前回生成された基板等価回路モデルがそのまま使用されても良い。
【００７４】
前述した処理を行い、判定処理（Ｓ４）により電源ノイズ特性において判定基準を満たす、と判定されたとき、搭載容量比較処理（Ｓ６）が、図２における搭載容量条件判定手段（６）において行われる。ここで、判定基準データベース（４）に格納された搭載容量条件の判定基準の一例として、ＬＳＩのデータベース内にある追加可能な容量セルのサイズ（以下、「搭載容量サイズ」とも記述する）と、判定処理（Ｓ４）で電源ノイズ特性において判定基準を満たすと判定されたときに追加されている容量値を持つ容量セルのサイズ（以下、「必須追加容量サイズ」）とを比較し、前者が後者以上の値の場合、ＬＳＩチップ内に追加内部容量値が搭載可能である、というものが用意されていたとする。
【００７５】
この搭載容量比較処理（Ｓ６）による判定結果が、図２の出力装置（７）に、出力されることになる。この時出力される結果としては、ＰＣＢの電源回路がノイズに対し安定に設計されているかどうかの判定結果、安定に設計されていない場合に必要なＬＳＩへの追加内部容量値、及びその追加内部容量値がそのＬＳＩチップに搭載可能かどうかの判定結果のみでなく、内部容量が追加される前後でのそれぞれの電源ノイズ特性、及びそれぞれの電源系等価回路モデル、電源ノイズ条件、搭載容量条件との比較が図示された結果等が含まれていても良い。これらの結果により、どれだけのマージンを持った設計となっているか、どの周波数範囲で問題があるか等を絶対量で評価することが可能となる。
【００７６】
本実施の形態において、ＰＣＢの電源回路の等価回路モデルの生成処理、電源ノイズ特性の解析処理、及びＬＳＩが安定に動作するように設計されているかどうかの判定処理は、入力したデータに対し一定の処理を行わせるだけであるので、自動化が可能であり、ＬＳＩやプリント基板配線について深い知識を有さない人間でも、容易に電源回路が安定かつ低ノイズに設計されているかどうかの判定を行うことが出来る。また、ＬＳＩの等価回路モデルの作成手法及び装置は、既存の技術を流用することが可能であり、基板の等価回路モデル作成用のフィールドソルバや回路解析ツールも市販のものを流用することが可能であるので、本発明のシステムは容易に構築すること可能である。
【００７７】
また、このようにＰＣＢ上の一種類の電源系においてその電源回路が安定に設計されているかどうか、ＬＳＩチップ内に追加容量をどれだけ追加すれば安定に動作するか、実際にＬＳＩ内に安定動作するだけの容量を追加することが可能かどうかを自動的に判定することが出来るので、順次、他の電源系にも同じ処理を繰り返すことで、ＰＣＢ上の電源系全てが構成する電源回路が安定に設計されているかどうか、ＬＳＩチップ内に追加容量をどれだけ追加すれば安定に動作するか、実際にＬＳＩ内に安定動作するだけの容量を追加することが可能かどうかを自動的に判定することも可能になる。
（第３の実施の形態）
次に、本発明の第３の実施の形態について図面を参照して詳細に説明する。
【００７８】
図３に、本発明の第３の実施の形態のシステム構成を示す。
【００７９】
第３の実施の形態は、図２に示す第２の実施の形態のシステム構成に、チップサイズ変更手段（１２）を備えた構成になっている。このチップサイズ変更手段（１２）は、搭載容量条件判定手段（６）で、ＬＳＩチップが追加容量に対し電圧変動条件を満たさないと判定されたときには、入力装置から入力されるＬＳＩのチップサイズ、またそれに伴うパッケージや基板の情報の変更を行い、変更された回路記述の情報を電源ノイズ等価回路解析手段（８）内に入力する手段である。このチップサイズ変更手段（１２）を備えることにより、常にＰＣＢの電源回路を安定な構造に設計し直すことが可能になる。
【００８０】
図８は、本発明の第３の実施の形態の処理を示したフローチャートである。このフローチャートは、図７に記述された第２の実施の形態の処理を示したフローチャートにおいて、搭載容量比較処理（Ｓ６）及び判定処理（Ｓ１１）を行い、判定基準を満たさなかった場合、ＬＳＩのチップサイズを変更し、回路の構造を変更して再度入力する処理（Ｓ１２）が備えられたフローチャートである。
【００８１】
図７のフローチャートと同様、図３の入力装置（１）から回路情報の入力処理（Ｓ１）が行われ、図３の等価回路モデル生成手段（９）内で、入力された情報からＰＣＢの電源系等価回路モデルの生成処理（Ｓ８）が行われ、図３の演算手段（１０）内で電源系等価回路モデルを用いた回路解析処理（Ｓ９）が行われ、図３の電源ノイズ判定手段（３）において、解析された電源ノイズ特性と図３の判定基準データベース（４）から読み込まれる電源ノイズ条件との比較処理（Ｓ３）が行われた後、電源ノイズ条件を満たすかどうかの判定処理（Ｓ４）が行われる。
【００８２】
この処理で判定基準を満たさない場合、容量モデル追加処理（Ｓ１０）が、図３の容量モデル追加手段（１１）内で行われ、容量モデルが追加される新たな入力情報により再度、電源系等価回路モデルの生成処理（Ｓ８）が行われる。一方、判定処理（Ｓ４）で判定基準を満たした場合、搭載容量比較処理（Ｓ６）及び判定処理（Ｓ１１）が、図３の搭載容量条件判定手段（６）内で行われる。
【００８３】
ここで、判定基準を満たさなかった場合、チップサイズ変更処理（Ｓ１２）が、図３のチップサイズ変更手段（１２）において行われる。具体的な手段の一例として、搭載容量サイズが必須追加容量サイズより小さい場合、そのＬＳＩチップを構成する全トランジスタ数と動作するトランジスタ数等の能力は等しいが、チップサイズがより大きく、搭載容量サイズがより大きいＬＳＩチップに変更する、という変更が行われるとする。このとき、より大きいＬＳＩチップの情報は、予めＬＳＩのデータベース内に格納されていて、回路情報の入力処理（Ｓ１）により入力されているとし、具体的な変更の方法は、判定基準データベース内に記されているものとする。
【００８４】
そして、再度新たなチップサイズのＬＳＩの情報を入力して、再度等価回路モデル生成処理（Ｓ８）が実行される、という作業を繰り返す。ここで、等価回路モデル生成処理（Ｓ８）において、前のステップで作成された電源系等価回路モデルを構成する各要素モデルは既に存在しているので、図９における電源系等価回路モデルの構造を変更して再度モデルを生成する処理（Ｓ１３〜Ｓ１７）を行う際に、入力される情報が変更される部分だけを変更するだけにする、としても良く、その方が現実的である。そして、搭載容量判定処理（Ｓ１１）において判定基準を満たした場合、結果出力処理（Ｓ７）が実施され、結果が図３の出力装置（７）に出力されることになる。
【００８５】
図１２は、図８におけるチップサイズ変更処理（Ｓ１２）の具体的処理を示したフローチャートである。まず、図３の判定基準データベース（４）に従い、従来のものと全トランジスタ数と動作するトランジスタ数等の能力は等しいがチップサイズがより大きいＬＳＩのチップへの変更を行なうチップ変更処理（Ｓ２８）を行なう。次に、チップが変更になることにより電源分配回路やパッケージの情報などを、自動的に選択し、既に求められている必要な追加する内部容量の情報と組み合わせ、ＬＳＩの入力情報を変更するチップ構成情報処理（Ｓ２９）が行われ、チップサイズ変更処理（Ｓ１２）が終了する。
【００８６】
また、図２２にＬＳＩチップサイズと容量セルのイメージ図を示すが、図２２（ａ）の状態では、ＬＳＩチップ７３における搭載容量サイズは、追加しなければならない容量セル７４の必須追加容量サイズより小さい為、このままではＰＣＢ上でＬＳＩが安定動作しないことになる。そこで、図２２（ｂ）のようにより大きいチップサイズのＬＳＩチップ７５に変更させることで、搭載容量サイズが、容量セル７４の必須追加容量サイズより大きくなり、ＰＣＢ上でＬＳＩが安定動作する構造を生成することになる。
【００８７】
また、図３の出力装置（７）に出力される情報としては、ＰＣＢの電源回路がノイズに対し安定に設計されているかどうかの判定結果、安定に設計されていない場合に必要なＬＳＩへの追加内部容量値、及びその追加内部容量値が搭載可能なＬＳＩチップの情報のみでなく、内部容量が追加される前後、及びＬＳＩのチップサイズが変更される前後でのそれぞれの電源ノイズ特性、及びそれぞれの電源系等価回路モデル、電源ノイズ条件、搭載容量条件との比較が図示された結果等が含まれていても良い。これらの結果により、どれだけのマージンを持った設計となっているか、どの周波数範囲で問題があるか等を絶対量で評価することが可能となる。
【００８８】
本実施の形態により、安定に設計された電源回路を有するＰＣＢの構造が得られ、その電源ノイズ特性も求めることが出来る。また、図３の判定基準データベース（４）内に、電源ノイズ条件を満たさない場合における、ＬＳＩの構造変更の為の変更指針が予め用意されていれば、自動的にＰＣＢの電源回路が電源ノイズ条件を満たすように構造が変更される。また、電源系等価回路モデルの生成処理、電源ノイズ特性の解析処理、及びＰＣＢのＬＳＩが安定に動作するかどうかの判定処理は入力したデータに対し一定の処理を行わせるだけであるので、自動化が可能であり、ＬＳＩやプリント基板配線について深い知識を有さない人間でも、容易に安定に設計された電源回路を有するＰＣＢを設計することが出来る。
【００８９】
また、ＬＳＩの等価回路モデルの作成手法及び装置は、既存の技術を流用することが可能であり、基板の等価回路モデル作成用のフィールドソルバや回路解析ツールも市販のものを流用することが可能であるので、本発明のシステムは容易に構築すること可能である。
【００９０】
また、このようにＰＣＢ上の一種類の電源系において、その電源回路が安定に設計されているかどうかの判定、もしくはＬＳＩチップ内に追加容量を追加して安定に動作する構成への変更を、自動的に実行することが可能になるので、順次、他の電源系にも同じ処理を繰り返すことで、ＰＣＢ上の電源系全てにおいて、電源回路が安定に設計されているかどうかの判定、もしくはＬＳＩチップ内に内部容量を追加して安定に動作する構成への変更を、自動的に実行することも可能になる。
（第４の実施の形態）
次に、本発明の第４の実施の形態について図面を参照して詳細に説明する。
【００９１】
図４に、本発明の第４の実施の形態のシステム構成を示す。
【００９２】
第４の実施の形態は、図２に記述された第２の実施の形態のシステムに、各入力情報及びデータベースが記憶された記憶装置（１３）が備えられたシステムである。記憶装置（１３）内には、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベース、追加される容量セルの情報等であるＬＳＩデータベース（１４）と、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品データベース（１５）と、判定基準データベース（４）が記憶されている。
【００９３】
このシステムにおいて、図７のフローチャートにおける基板等価回路モデルを生成する為の回路の設計情報を図２の入力装置（１）によって入力する代わりに、必要に応じて記憶装置（１３）内にあるＣＡＤデータと部品データベース（１５）から必要なデータを自動的に抽出させることが可能である。ここで述べているＣＡＤデータにおける電源等の配線情報には、一般的に、配線幅や、配線ルートのＸＹ２軸座標によるルート指定や、配線全長等の情報が含まれ、さらには、接続先の部品名称や型番などの情報を含んでいる。
【００９４】
従って、接続先の部品名称から、部品データベースの中でその部品の等価回路モデルを探索し、モデルを選択するという方法を行うことも可能であり、またより実際的である。またこのとき、入力されたＣＡＤデータ（１５）と連動し、記憶装置（１３）内にある複数のＬＳＩの設計情報及びＬＳＩデータベース（１４）、及び複数の判定基準データベース（４）から、必要なデータを抽出することも可能であり、またより実際的である。
【００９５】
具体的には、ＣＡＤデータから電源回路に接続されるＬＳＩの名称及びパッケージのデータ等を自動的に抽出し、必要なＬＳＩの全回設計情報とパッケージや電源分配回路の情報、追加される容量セルの情報等が含まれたＬＳＩデータベース、及びその電源回路における電源ノイズ条件の情報が自動的に選択され入力されるような方法である。このとき、入力装置（１）は使用しなくても良いし、入力を開始する為のアクションを入力する為だけに使用しても良い。この処理は、図１０におけるＳ１０３とＳ１０４、及び図１１におけるＳ１０５に相当する。
【００９６】
さらに、図４の電源ノイズ条件判定手段（３）によって得られた結果を、記憶装置（１３）内にあるＣＡＤデータ（１５）の中に出力することも可能である。この処理は図７におけるＳ１０１である。具体的にはＣＡＤ上に表示されたＰＣＢの電源回路における基板の電源配線や、接続されている対策部品の情報にエラーが書き込まれる。
【００９７】
例えば、ＣＡＤデータを図として表示した場合、その電源回路を構成する部分の色が変わっている等のアラームが出力されるような構造にすれば、ユーザーがその電源回路がノイズの面で安定になっておらず、対策を行う必要が一目で判るようになる。また、図４の搭載容量条件判定手段（６）によって得られた結果を、記憶装置（１３）内にあるＬＳＩ設計情報＋ＬＳＩデータベース（１４）の中に出力することも可能である。
【００９８】
この処理は、図７におけるＳ１０２である。具体的には、搭載容量条件を満たした場合には、ＬＳＩの構造情報が、求められた容量が既に追加されている構造の情報に書き変わる、もしくは、搭載容量条件を満たさない場合、ＬＳＩの情報の中に、追加内部容量はどれだけ必要だが、このＬＳＩチップにはそれだけの容量が入らない、という情報が追加される、といった例が挙げられる。このように、情報が書き変えられることにより、設計者側がどのような対策を行えば良いかの指針も得られることになる。
（第５の実施の形態）
次に、本発明の第５の実施の形態について図面を参照して詳細に説明する。
【００９９】
図５に、本発明の第５の実施の形態のシステム構成を示す。
【０１００】
第５の実施の形態は、図３に記述された第３の実施の形態のシステムに、各入力情報及びデータベースが記憶された記憶装置（１３）が備えられたシステムである。記憶装置（１３）内には、第４の実施の形態と同様に、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベース、追加される容量セルの情報等であるＬＳＩデータベース（１４）と、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品データベース（１５）と、判定基準データベース（４）が記憶されている。
【０１０１】
このシステムにおいて、図８のフローチャートにおける基板等価回路モデルを生成する為の回路の設計情報を図３の入力装置（１）によって入力する代わりに、必要に応じて記憶装置（１３）内にあるＣＡＤデータと部品データベース（１５）から必要なデータを自動的に抽出させることが可能である。ＣＡＤデータにおける基板の電源系において、接続先の部品名称から、部品データベースの中でその部品の等価回路モデルを探索し、モデルを選択するという方法を行うことも可能であり、またより実際的である。また、このとき、入力されたＣＡＤデータ（１５）と連動させ、記憶装置（１３）内にある複数のＬＳＩの設計情報及びＬＳＩデータベース（１４）、及び複数の判定基準データベース（４）から、必要なデータを抽出することも可能であり、またより実際的である。
【０１０２】
具体的には、ＣＡＤデータから電源回路に接続されるＬＳＩの名称及びパッケージのデータ等を自動的に抽出し、必要なＬＳＩの全回設計情報とパッケージや電源分配回路の情報が含まれたＬＳＩデータベース、及びその電源回路における電圧変動条件及び電圧周波数条件の情報が自動的に選択され入力されるような方法である。このとき、第４の実施の形態と同様に、入力装置（１）は使用しなくても良いし、入力を開始する為のアクションを入力する為だけに使用しても良い。そして、図８のフローチャートにおいてチップサイズ変更処理（Ｓ１２）を行う際には、図５の記憶装置（１３）内にあるＣＡＤデータ及び部品データベース（１５）、及びＬＳＩの設計情報とＬＳＩデータベース（１４）に直接アクセスし、ＬＳＩチップ変更とそれに基づく構造の変更等の処理が行われ、ＣＡＤデータがその処理によって記述が変更される。
【０１０３】
この処理は、図８におけるＳ１０６、Ｓ１０７、及び図１２におけるＳ１０８に相当する。従って、処理が終了した際には、ＰＣＢの電源回路には、ＬＳＩが安定動作する構成になっており、自動的に安定なＰＣＢの電源回路が得られ、より実際的なシステム構成になっている。なお、このときＣＡＤデータにおける電源回路は、ＬＳＩに容量を追加したときには電源系の色を変える、もしくはＬＳＩのチップサイズを変更する、といった処理を行なうことで、設計者にとって、どのような処理が行われたかが一目で判るようにすることも可能である。
【実施例】
【０１０４】
次に、具体的な実施例を用いて、本発明の動作を説明する。
（第１実施例）
図２３は、解析すべきＰＣＢの一例であり、パッケージを持つＬＳＩが基板寸法２００［ｍｍ］×３００［ｍｍ］の一面を覆うベタの電源層に実装され、直流電源からベタ電源に直流電圧３．３Ｖが供給され、電源回路が構成されているという構造である。この電源回路がノイズに対し安定に設計されているかどうか、設計されていなければ、ＬＳＩ内部に容量を追加することが可能かどうかを、本発明のシステムを用いて検証を行う。
【０１０５】
先ず、システムとしては、図４に示される第四の実施の形態に記述されたものを用いる。
【０１０６】
先ず、図７の回路設計情報入力処理（Ｓ１）が行われる。ここでは、入力装置（１）から入力情報を取り込むという信号を発生させ、記憶装置（１３）内に記憶されたＣＡＤデータと部品データベース（１５）から、図２３に示されるＰＣＢのＣＡＤデータ及び実装されている部品の等価回路を含んだデータベースが入力される。そのＣＡＤデータと連動し、同時に記憶装置（１３）内に記憶されたＬＳＩ設計情報とＬＳＩデータベース（１４）から、実装されているＬＳＩの全回路設計情報を含んだ設計情報、ＬＳＩのレイアウト情報、ＬＳＩを構成している部品やパッケージの等価回路、及び追加される容量セルのレイアウトデータと等価回路モデル等を含んだデータベースが入力される。
【０１０７】
また、同時に、記憶装置（１３）内に記憶された判定基準データベース（４）から、図２３に示されるＰＣＢにおける電源ノイズ条件が入力される。この電源ノイズ条件には、観測点の情報とその箇所での電圧の時間変動特性の判定条件が含まれているとし、観測点は図２３に示したように、ＬＳＩの直下の点であるとする。この処理が、図７の回路設計情報入力処理（Ｓ１）に相当する。また、この処理は、図９におけるＳ１３及びＳ１５に相当し、厳密に説明すると、ＣＡＤデータの入力は、図１０のＳ１０３、部品データベースの入力は、図１０のＳ１０４、ＬＳＩ設計情報とデータベースの入力は、図１１のＳ１０５の各処理に相当する。
【０１０８】
次に、図７における等価回路モデル生成処理（Ｓ８）が行われる。先ず、図９に示すＳ１３、Ｓ１４の一連の処理である、基板等価回路モデルの作成処理が、図４に示す等価回路モデル生成手段（９）内で行われる。既に基板情報入力処理（Ｓ１３）、または図１０における基板構造情報の入力処理（Ｓ１８）は、ＣＡＤデータの入力処理（Ｓ１０３）としてなされている。その次のステップとして、基板等価回路モデル生成処理（Ｓ１４）が行われる。
【０１０９】
この処理において、図１０におけるソルバ処理（Ｓ１９）が、図４に示す等価回路モデル生成手段（９）内に備えられたフィールドソルバを用いて実行される。ここでフィールドソルバに入力される、ＰＣＢの基板構造の入力情報は、図１３（ａ）または図１３（ｂ）に示されるような電源配線の形状、及び材料定数であり、ＣＡＤデータからの入力処理（Ｓ１０３）により得られている。
【０１１０】
この例では、電源パターンは、図１３（ａ）に示すように層構造になっており、電源基板における電源の水平面寸法、電源層の厚みｔ−ｖｃｃ、グランド層の厚みｔ−ｇｎｄ、各絶縁層の厚みｔ−ｉｎ、及び各同導電層の導電率σ、各絶縁層の比誘電率εｒ及び誘電正接ｔａｎδの値より、図１４（ｂ）に示したようなメッシュ構造の等価回路モデルを作成する。また、ＺＵ及びＹＵのパラメータは、基板モデルのメッシュサイズに左右されるが、ここでは基板情報の入力の際に、”モデルのメッシュサイズは１［ｍｍ］×１［ｍｍ］とする”という情報が同時に入力され、それに従いモデルが作成されるとする。
【０１１１】
こうして具体的に、ＲＵ＝７．３７９［ｍΩ］、ＬＵ＝１．２５７［ｎＨ］、ＣＵ＝３．８０７［ｐＦ］、ＧＵ＝８．６１２ｅ−５［Ｓ］である基板の電源のメッシュモデルが生成されたとする。また、基板に実装された部品に関しての、部品データ入力処理（Ｓ２０）も、部品データベースの入力処理（Ｓ１０４）としてなされている。
【０１１２】
次に、図１０におけるモデル結合処理（Ｓ２１）が実行され、生成されている基板モデルと実装されているＬＳＩ以外の部品のモデルが結合される。この例では、部品データベースからの入力処理（Ｓ１０４）にて入力された直流電源及びチップコンデンサのモデルが、ＣＡＤデータ上で直流電源及びチップコンデンサが実装されている位置の基板のモデルに結合されるという処理が行われる。こうして、基板等価回路モデルが、図４に示す等価回路モデル生成手段（９）内で作成される。
【０１１３】
次に、図９に示すＬＳＩ等価回路モデル生成処理（Ｓ１６）が、図４に示す等価回路モデル生成手段（９）内で行われる。既にＬＳＩ情報入力処理（Ｓ１６）または図１１におけるＬＳＩ設計情報及びＬＳＩデータベース入力処理（Ｓ２２）は、ＣＡＤデータの入力に対応して、図４の記憶装置（１３）内からのＬＳＩ設計情報とＬＳＩデータベースの自動入力処理（Ｓ１０５）としてなされている。
【０１１４】
次に、図１１における動作部分モデル生成処理（Ｓ２３）が行われ、入力されたＬＳＩ設計情報とＬＳＩデータベースより、ＬＳＩの動作部分のモデルが生成される。ここでは、特許文献３に記述された方法より得られたトランジスタ記述のゲート回路のモデルを、電流源に変換するという手法で生成されたとする。ここで、２４［ＭＨｚ］でスイッチング動作を起こすＬＳＩの電源端子を流れる電流を模示した動作部分モデルが生成されたとする。
【０１１５】
次に、図１１におけるＬＳＩのアドミタンスモデル生成処理（Ｓ２４）が行われ、ＬＳＩの等価アドミタンスのモデルが生成される。ここでは、特許文献３に記述された方法を適用し、得られた回路の等価内部容量をまとめるという手法で生成されたとする。次に、図１１におけるＬＳＩの電源分配回路モデル生成処理（Ｓ２５）が行われ、ＬＳＩのパッケージを含めた電源分配回路の等価回路モデルが生成される。ここでは、部品データベース内に電源分配回路及びパッケージモデルが用意されていたとし、既にこの情報が入力されているので、特に何も処理は行われないとする。もし、ＬＳＩ内の電源配線等が、図１３（ｂ）における基板配線のような情報で記述されていたとしたら、等価回路モデル生成手段（９）内に備えられたフィールドソルバによるソルバ処理により、等価回路モデルが生成される必要がある。
【０１１６】
次に、図１１におけるモデル結合処理（Ｓ２６）が実行され、ＬＳＩの動作部分モデル、等価アドミタンスモデル、及び電源分配回路モデルが結合され、ＬＳＩ等価回路モデルが、図４に示す等価回路モデル生成手段（９）内で作成される。
【０１１７】
次に、図９に示す電源系等価回路モデル生成処理（Ｓ１７）が、図４に示す等価回路モデル生成手段（９）内で行われる。生成された基板等価回路モデルとＬＳＩ等価回路モデルが、図２３に示すＰＣＢ上のＬＳＩの位置を反映して結合され、求めるべきＰＣＢの等価回路モデルが、図４に示す等価回路モデル生成手段（９）内で作成される。
【０１１８】
図２４が、図２３の等価回路モデルの一例である。直流電源の等価回路モデル（Ｒ＝６００［ｍΩ］、Ｌ＝２．４５［ｎＨ］が直列に接続されるＶ＝３．３［Ｖ］の直流電源）（９３）、チップコンデンサ（４個）の等価回路モデル（Ｒ＝４００［ｍΩ］、Ｌ＝２．６０［ｎＨ］が直列に接続されるＣ＝０．１［μＦ］の素子モデル）（９４）、及びＬＳＩ等価回路モデル（９２）が、１［ｍｍ］×１［ｍｍ］で分割された基板等価回路モデル（９１）上に接続された構成になっている。
【０１１９】
また、ＬＳＩのパッケージモデル（９９）は、図２４に示したようにＬＣＲのラダー回路で表現された形になっており、ＬＰＫＧ＝０．４７９［ｎＨ］、ＲＰＫＧ＝０．３６６［ｍΩ］、ＣＰＫＧ＝１２．９６［ｐＦ］である。また、電源分配回路のモデル（９８）は、１０［Ω］の直列抵抗が電源側とグランド側にそれぞれ存在する構造であり、等価アドミタンスモデル（９７）は、３０００［ｐＦ］の容量に２．０［ｍΩ］の抵抗が直列に接続されたモデルになっている。また動作部分モデル（９６）は、図に示したような電流波形が２４［ＭＨｚ］周期で繰り返し流れるというモデルとなっている。
【０１２０】
次に、図７に示す回路解析処理（Ｓ９）が、図４に示す演算手段（１０）内で実行される。ここで、先の回路設計情報入力処理（Ｓ１）で、電源ノイズ条件は観測点における電圧の時間変動特性の判定条件とされている為、自動的に求められる特性は、図２３のＰＣＢの観測点（８５）における電圧の時間変動特性となる。そこで、先の処理で生成されている図２４に示される等価回路モデルを用いて、図４の演算手段（１０）内に備えられた回路解析エンジンにより過渡解析され、観測点における電圧の時間変動特性が導出される。得られた電圧変動特性は図２６に示される時間波形になる。
【０１２１】
次に、図７に示す電源ノイズ特性と判定基準との比較処理（Ｓ３）、及び判定処理（Ｓ４）が、図４に示す電源ノイズ条件判定手段（３）内で実行される。ここで、図４に示す判定基準データベース（４）より入力された電源ノイズ条件と解析された電源ノイズ特性を比較し、電源ノイズ特性が判定基準を満たすかどうかを判定する。ここで電源ノイズ条件は、下限電圧閾値 Ｖｔｈ＝３．０６９［Ｖ］（７％の電圧降下）であったとし、電圧の時間変動特性が一瞬でもこの閾値より下回ったら判定基準を満たさないとする。図２６にはＶｔｈの特性も併記してあるが、この図より、等価回路モデルを用いた過渡解析により導出された電圧の時間変動特性は、常にＶｔｈより大きくなっている為、判定基準が満たされていると判定される。
【０１２２】
次に、図７における追加内部容量と判定基準との比較処理（Ｓ６）が行われる。ここでの判定基準である搭載容量条件であるが、これはＬＳＩデータベース内のＬＳＩの容量搭載可能面積と、容量セルの面積の情報から自動的に決定される量であるとする。しかし今回においては、先の処理において、ＬＳＩ内に容量を追加しなくても電源ノイズ条件を満たしているため、追加内部容量は０である。従って、自動的に搭載容量条件を満たしていることになる。
【０１２３】
次に、図７における結果出力処理（Ｓ７）が行われ、電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）における判定結果（電源ノイズ条件を満たす）及び追加内部容量と判定基準との比較処理（Ｓ６）における判定結果（搭載容量条件を満たす）が、図４の出力装置（７）に出力され、一連の処理が終了する。ここでは同時に、図２４に記述されたＰＣＢの等価回路モデル、及びそのモデルを使用した解析比較結果である図２６に示された特性が出力されても良い。
【０１２４】
また、同時に、図７におけるＣＡＤデータへの結果出力処理（Ｓ１０１）が行われ、図４の記憶装置（１３）内のＣＡＤデータ（１５）の記述が変更されるとする。ここでは、ＣＡＤデータ内の基板電源配線に、電源ノイズ条件を満たすというメッセージが書き込まれ、図２３のＣＡＤデータが図示された際、基板電源配線の色が例えば水色に変化して、電源ノイズ条件を満たすということがすぐ判るようになる。以上の処理により、図２３に示されたＰＣＢの電源回路がノイズに対し安定に設計されているかどうかが自動的に判定される。
（第２実施例）
次に、先程の例と良く似た別の実施例を用いて本発明の動作を説明する。
【０１２５】
今回の例では、先の実施例と同様に図２３のＰＣＢを、図４に示される第４の実施の形態に記述されたシステムを用いて、電源回路がノイズに対し安定に設計されているかどうかを自動的に判定する。このとき電源ノイズ条件は先の例とは異なり、下限電圧閾値 Ｖｔｈ＝３．１３５［Ｖ］（５％の電圧降下）であったとし、電圧の時間変動特性が一瞬でもこの閾値より下回ったら判定基準を満たさない、という条件であったとする。その場合には、判定結果が変更される為、本システムを使用した場合、一部別の処理が行われ、別の結果が出力されることになる。
【０１２６】
先ず、図７における回路設計情報入力処理（Ｓ１）、等価回路モデル生成処理（Ｓ８）、回路解析処理（Ｓ９）の各処理が続けて行われる。これらの処理の内容は、先述の実施例のものと全く同じものである。
【０１２７】
次に、図７に示す電源ノイズ特性と判定基準との比較処理（Ｓ３）、及び判定処理（Ｓ４）が、図４に示す電源ノイズ条件判定手段（３）内で実行され、図４に示す判定基準データベース（４）より入力された電源ノイズ条件と解析された電源ノイズ特性を比較し、電源ノイズ特性が判定基準を満たすかどうかを判定する。ここで電源ノイズ条件は先程の例と異なり、Ｖｔｈ＝３．１３５［Ｖ］となっている。図２７に、等価回路モデルを用いた過渡解析により導出された電圧の時間変動特性と、Ｖｔｈの特性とを併記しているが、電圧の時間変動特性において、電圧がＶｔｈを下回る時間が存在している為、判定基準が満たされていないと判定される。
【０１２８】
次に、判定処理（Ｓ４）により、判定基準が満たされていないと判定された為、図７の容量モデル追加処理（Ｓ１０）が、図４に示す容量追加手段（１１）内で実行される。ここでは、判定基準データベース（４）内に、“電源ノイズ条件を満たさない場合、ＬＳＩ内部に容量セルを５００［ｐＦ］分ずつ追加する”という変更指針が用意されているとし、その指針に従い、容量セルを５００［ｐＦ］分追加することにする。ここでは、具体的には、入力されたＬＳＩデータベースの中に、容量セル５００［ｐＦ］分の等価回路モデルが用意されており、そのモデルを先述した処理にて作成されたＬＳＩ等価回路モデル内に追加することで、内部容量の追加されたＬＳＩ等価回路モデルを作成する。この処理は、図１１における内部容量モデル追加処理（Ｓ２７）である。
【０１２９】
そして再度、図７における等価回路モデル生成処理（Ｓ８）に戻り、容量モデルを追加したＬＳＩ等価回路モデルを用いて電源系等価回路モデルを生成する。そして、再び図７の回路解析処理（Ｓ９）、電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）を行なう。この判定処理（Ｓ４）により再び判定基準を満たさないと判定された場合、変更指針に従い、図７の容量モデル追加処理（Ｓ１０）で再度５００［ｐＦ］分の容量セルを追加するという処理が行われ、再度図７の等価回路モデル生成処理（Ｓ８）に戻るという繰り返し処理が行われる。
【０１３０】
一方、判定処理（Ｓ４）により判定基準を満たすと判定された場合、追加した容量の情報を得て、次の処理に進む。この回路では実際、容量セルを２５００［ｐＦ］分追加した場合（判定処理（Ｓ４）で４回判定基準を満たさなかった場合）に、図２８に示したような電圧の時間変動特性が得られ、併記したＶｔｈの特性を常に満たしているため、判定基準が満たされていると判断され、次の処理に進む。また、このときの電源系等価回路モデルは、図２５に示したような構造になっている。参考の為、容量セルが２０００［ｐＦ］分追加された場合の電圧の時間変動特性を図２９に示すが、このときの電圧の時間変動特性において、電圧がＶｔｈを下回る時間が存在している為、やはりＶｔｈ＝３．１３５［Ｖ］の場合においては、判定基準を満たしておらず、再度容量セルを５００［ｐＦ］分追加して、図２８のような電圧の時間変動特性が得られるまで操作は繰り返されることになる。
【０１３１】
判定処理（Ｓ４）により、判定基準が満たされた場合、追加内部容量と判定基準との比較処理（Ｓ６）が、図４における搭載容量条件判定手段（６）内で行われる。ここで、図４に示す判定基準データベース（４）より入力された搭載容量条件と、電源ノイズ条件を満たす為に必要な追加内部容量とを比較する。ここで搭載容量条件は、ＬＳＩデータベース内にあるレイアウト情報の中の、ＬＳＩチップ内部に容量セルを搭載可能な領域の面積と、容量セルの面積から導出され、ここでは２０００［ｐＦ］分であったとする。ここで、追加する容量セルが決まっていれば、レイアウト情報から算出するのではなく、最初から与えられたＬＳＩのチップ毎に、搭載容量条件が具体的な容量値で与えられていても良い。先の処理で、容量セルは２５００［ｐＦ］分追加しなくては図２８に示すような電源ノイズ条件を満たす電圧の時間変動特性を得られないので、搭載容量条件を満たしていない、と判定される。
【０１３２】
次に、図７における結果出力処理（Ｓ７）が行われ、電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）における判定結果（容量セルを追加しない場合電源ノイズ条件を満たさず、２５００［ｐＦ］分容量セルを追加すれば電源ノイズ条件を満たす）、内部容量と判定基準との比較処理（Ｓ６）における判定結果（搭載容量条件を満たさない）が、図４の出力装置（７）に出力され、一連の処理が終了する。ここでは同時に、図２４及び図２５に記述されたＰＣＢの等価回路モデル、及びそのモデルを使用した解析比較結果である図２８に示されたような特性が出力されても良い。また同時に、図７におけるＣＡＤデータへの結果出力処理（Ｓ１０１）が行われ、図４の記憶装置（１３）内のＣＡＤデータ（１５）の記述が変更される。ここでは、ＣＡＤデータ内の基板電源配線に、電源ノイズ条件は現状のままでは満たされないというメッセージが書き込まれ、図２３のＣＡＤデータが図示された際、基板電源配線の色が例えば赤色に変化して、対策を行わなければ電源ノイズ条件を満たされないということがすぐ判るようになる。
【０１３３】
また、同時に、図７におけるＬＳＩ設計情報への結果出力処理（Ｓ１０２）が行われ、図４の記憶装置（１３）内のＬＳＩの設計情報（１４）の記述が変更される。ここでは、“電源回路をノイズに対し安定にするには２５００［ｐＦ］分の容量セルを追加する必要があるが、搭載容量条件を満たさない為、容量セルをＬＳＩ内部に追加する処理では、電源回路をノイズに対し安定にすることは出来ない”といったメッセージが書き込まれる。また、その結果を反映し、図２３のＣＡＤデータが図示された際、ＬＳＩが表示される部分の色を、例えば紫色にすることによって、このＬＳＩチップは搭載容量条件を満たしていない、ということがすぐ判るようになる。以上の処理により、図２３に示されたＰＣＢの電源回路がノイズに対し安定に設計されているかどうか、及びＬＳＩチップ内に容量セルを追加することで、ノイズに対し安定に設計し直すことが可能かどうか自動的に判定される。
【０１３４】
このように変更指針に従い、ＬＳＩに内部容量を追加する変更を行っても電源ノイズ条件において判定基準を満たさなかった場合にも、次の変更指針が用意されており、判定基準を満たすまで回路構造の変更を行わせることで、自動的にノイズに対し安定に設計されたＰＣＢの電源回路の構造を得ることが可能になり、同時に搭載されているＬＳＩチップにおいて、その構造が実現が出来るかどうかも自動的に判定することが可能になる。なお、変更指針は１種類でなくても良く、「電源ノイズ条件を満たさなかった場合、容量セルをＬＳＩ内部に２５０［ｐＦ］分追加する。
【０１３５】
それでも電源ノイズ条件を満たさなかった場合、容量セルをＬＳＩ内部に更に５００［ｐＦ］分追加する。それでも・・・」といった様に、段階毎に別の変更指針を与えることも可能である。
【０１３６】
また、ＬＳＩ内に容量セルを追加するという対策では電源ノイズ条件を満たすことが出来ない、という結果を受けることは、ＰＣＢにおいて別の対策を行なう必要があるという結果を得ることにもつながるので、ＬＳＩのパッケージを変更する、またはＰＣＢの電源−ＧＮＤ間にさらにチップコンデンサを設置する等の、ＬＳＩ内に容量セルを追加する方法以外でＰＣＢの構造を変更する必要がある、という指針を導出する、という用途にも使用可能である。
【０１３７】
さらにＬＳＩベンダーが、提供するＬＳＩに予め対策しておく為に、本発明のシステムを使用するような場合、ユーザーがどのようなＰＣＢにＬＳＩを実装するかどうかが定かでない場合が存在する。そのような場合には、過去のＰＣＢのデータや標準的なＰＣＢのデータを代用品として使用することで対応すれば良い。ここで標準的なＰＣＢとしては、そのＬＳＩの動作用途である機器内に実装される基板の代表的なものなどが考えられ、例えばＰＣにおけるマザーボード等があげられる。
【０１３８】
これらは、寸法がほぼ確定しており、メモリ等の他のＩＣの数や実装されているチップコンデンサの数等も推測が容易であるので、このようなＰＣＢのデータを用いれば、電源ノイズ条件はそれほど変化しないと推測される。また本システムを利用して、様々なＰＣＢにＬＳＩを実装して判定を行なうことにより、ＬＳＩベンダーからユーザーに対し、逆にどのようなＰＣＢの構造で使用することにより、ＬＳＩはノイズに対し安定に動作する、といったルールを提案することにも使用可能である。例えば、「ＬＳＩの一辺から１０ｍｍ以内に０．１μＦのチップコンデンサを１０個配置する」等のルールの提供を行なうことが可能になる。
【０１３９】
さらに、対策の指針を導出する為、搭載容量条件、電源ノイズ条件をそれぞれ変更していき、それぞれの結果で判断するといった用途にも使用出来る。例えば、搭載容量条件が容量セル５００［ｐＦ］分しかないとき、電源ノイズ条件としてＶｔｈの値をいくらにすれば判定条件を満たすのか、といった条件は、本システムにおいて搭載容量条件を一定にし、Ｖｔｈの値を細かく振っていき、それぞれの値のときに本システムを実行させ、それぞれのＶｔｈのときの結果を得て、それぞれの結果を比較することによって導出可能である。
（第３実施例）
次に、他の実施例について説明する。この場合のシステムとしては、図５に示される第５の実施の形態に記述されたものを用いる。
【０１４０】
先ず用意するＰＣＢのデータとしては、先の例と同様に、図２３に示したものを用いる。このＰＣＢの電源回路がノイズに対し安定に設計されているかどうか判定し、安定でなかった場合は安定になるよう、本発明のシステムを用いてＰＣＢの電源回路構造の変更を行う。
【０１４１】
先ず、図８における回路設計情報入力処理（Ｓ１）が行われる。ここでは、入力装置（１）から入力情報を取り込むという信号を発生させ、記憶装置（１３）内に記憶されたＣＡＤデータと部品データベース（１５）から、図２３に示されるＰＣＢのＣＡＤデータ及び実装されている部品の等価回路を含んだデータが入力される。このＣＡＤデータと連動し、同時に記憶装置（１３）内に記憶されたＬＳＩ設計情報とＬＳＩデータベース（１４）から、実装されているＬＳＩの全回路設計情報を含んだ設計情報、ＬＳＩのレイアウト情報、ＬＳＩを構成している部品やパッケージの等価回路、及び追加される容量セルのレイアウトデータと等価回路モデル等を含んだデータが入力される。
【０１４２】
また、同時に、記憶装置（１３）内に記憶された判定基準データベース（４）から、図２３に示されるＰＣＢにおける電源ノイズ条件が入力される。この電源ノイズ条件には、観測点の情報とその箇所での電圧の時間変動特性の判定条件が含まれているとし、観測点は図２３に示したように、ＬＳＩの直下の点であるとする。この処理が図７の回路設計情報入力処理（Ｓ１）に相当する。また、この処理は、図９におけるＳ１３及びＳ１５に相当し、厳密に説明すると、ＣＡＤデータの入力は図１０のＳ１０３、部品データベースの入力は図１０のＳ１０４、ＬＳＩ設計情報とデータの入力は図１１のＳ１０５の各処理に相当する。
【０１４３】
次に、図８における等価回路モデル生成処理（Ｓ８）が行われる。先ず、図９に示すＳ１３、Ｓ１４の一連の処理である、基板等価回路モデルの作成処理が図５に示す等価回路モデル生成手段（９）内で行われる。既に基板情報入力処理（Ｓ１３）、または図１０における基板構造情報の入力処理（Ｓ１８）は、ＣＡＤデータの入力処理（Ｓ１０３）としてなされている。その次のステップとして、基板等価回路モデル生成処理（Ｓ１４）が行われる。この処理において、図１０におけるソルバ処理（Ｓ１９）が、図５に示す等価回路モデル生成手段（９）内に備えられたフィールドソルバを用いて実行される。
【０１４４】
ここで、フィールドソルバに入力される、ＰＣＢの基板構造の入力情報は、先の実施例でも述べたように、図１３（ａ）または図１３（ｂ）に示されるような電源配線の形状、及び材料定数であり、ＣＡＤデータからの入力処理（Ｓ１０３）により得られている。この例では、電源パターンは図１３（ａ）に示すような層構造になっていて、図１４（ｂ）に示したようなメッシュ構造の等価回路モデルを作成する。また、”基板モデルのメッシュサイズは１［ｍｍ］×１［ｍｍ］とする”という情報が同時に入力され、それに従い基板の電源のメッシュモデルが生成される。また基板に実装された部品に関しての、部品データ入力処理（Ｓ２０）もまた、部品データベースの入力処理（Ｓ１０４）としてなされている。
【０１４５】
次に、図１０におけるモデル結合処理（Ｓ２１）が実行され、生成されている基板モデルと実装されているＬＳＩ以外の部品のモデルが結合される。この例では、部品データベースからの入力処理（Ｓ１０４）にて入力された直流電源及びチップコンデンサのモデルが、ＣＡＤデータ上で直流電源及びチップコンデンサが実装されている位置の基板のモデルに結合されるという処理が行われる。こうして、基板等価回路モデルが、図５に示す等価回路モデル生成手段（９）内で作成される。
【０１４６】
次に、図９に示すＬＳＩ等価回路モデル生成処理（Ｓ１６）が、図５に示す等価回路モデル生成手段（９）内で行われる。既にＬＳＩ情報入力処理（Ｓ１５）または図１１におけるＬＳＩ設計情報及びＬＳＩデータベース入力処理（Ｓ２２）は、ＣＡＤデータの入力に対応して図５の記憶装置（１３）内からのＬＳＩ設計情報とＬＳＩデータベースの自動入力処理（Ｓ１０５）としてなされている。
【０１４７】
次に、図１１における動作部分モデル生成処理（Ｓ２３）が行われ、入力されたＬＳＩ設計情報とＬＳＩデータベースより、ＬＳＩの動作部分のモデルが生成される。ここでは、先の実施例と同様に、特許文献３に記述された手法で生成されたとする。ここで、２４［ＭＨｚ］でスイッチング動作を起こすＬＳＩの電源端子を流れる電流を模示した動作部分モデルが生成されたとする。次に、図１１におけるＬＳＩのアドミタンスモデル生成処理（Ｓ２４）が行われ、ＬＳＩの等価アドミタンスのモデルが生成される。
【０１４８】
次に、図１１におけるＬＳＩの電源分配回路モデル生成処理（Ｓ２５）が行われ、ＬＳＩのパッケージを含めた電源分配回路の等価回路モデルが生成される。ここでは、先の実施例と同様に、部品データベース内に電源分配回路及びパッケージモデルが用意されていたとし、既にこの情報が入力されているので、特に何も処理は行われない。もし、ＬＳＩ内の電源配線等が、図１３（ｂ）における基板配線のような情報で記述されていたとした場合には、先の実施例と同様に、等価回路モデル生成手段（９）内に備えられたフィールドソルバによるソルバ処理により、等価回路モデルが生成される必要がある。
【０１４９】
次に、図１１におけるモデル結合処理（Ｓ２６）が実行され、ＬＳＩの動作部分モデル、等価アドミタンスモデル、及び電源分配回路モデルが結合され、ＬＳＩ等価回路モデルが、図５に示す等価回路モデル生成手段（９）内で作成される。
【０１５０】
次に、図１０に示す電源系等価回路モデル生成処理（Ｓ１７）が、図５に示す等価回路モデル生成手段（９）内で行われる。生成された基板等価回路モデルとＬＳＩ等価回路モデルが、図２３に示すＰＣＢ上のＬＳＩの位置を反映して結合され、図２４に示した、求めるべきＰＣＢの等価回路モデルが、図５に示す等価回路モデル生成手段（９）内で作成される。
【０１５１】
次に、図８に示す回路解析処理（Ｓ９）が、図５に示す演算手段（１０）内で実行される。ここで先の回路設計情報入力処理（Ｓ１）で、電源ノイズ条件は観測点における電圧の時間変動特性の判定条件とされている為、自動的に求められる特性は、図２３のＰＣＢの観測点（８５）における電圧の時間変動特性となる。そこで、先の処理で生成されている図２４に示される等価回路モデルを用いて、図５の演算手段（１０）内に備えられた回路解析エンジンにより過渡解析され、観測点における図２６に示される電圧の時間変動特性が導出される。
【０１５２】
次に、図８に示す電源ノイズ特性と判定基準との比較処理（Ｓ３）、及び判定処理（Ｓ４）が、図５に示す電源ノイズ条件判定手段（３）内で実行される。ここで、図５に示す判定基準データベース（４）より入力された電源ノイズ条件と解析された電源ノイズ特性を比較し、電源ノイズ特性が判定基準を満たすかどうかを判定する。ここで、電源ノイズ条件は、下限電圧閾値 Ｖｔｈ＝３．１３５［Ｖ］（５％の電圧降下）であったとし、電圧の時間変動特性が一瞬でもこの閾値より下回ったら判定基準を満たさないとする。この場合、電圧の時間変動特性とＶｔｈの特性の関係は図２７のようになり、この図より電圧の時間変動特性において、電圧がＶｔｈを下回る時間が存在している為、判定基準が満たされていないと判定される。
【０１５３】
次に、判定処理（Ｓ４）により判定基準が満たされていないと判定された為、図８の容量モデル追加処理（Ｓ１０）が、図５に示す容量追加手段（１１）内で実行される。ここでは、判定基準データベース（４）内に、“電源ノイズ条件を満たさない場合、ＬＳＩ内部に容量セルを５００［ｐＦ］分ずつ追加する”という変更指針が用意されているとし、その指針に従い、容量セルを５００［ｐＦ］分追加することにする。ここでは、先の実施例と同様に、入力されたＬＳＩデータベースの中に、容量セル５００［ｐＦ］分の等価回路モデルが用意されており、そのモデルを先述した処理にて作成されたＬＳＩ等価回路モデル内に追加することで、内部容量の追加されたＬＳＩ等価回路モデルを作成する。この処理は、図１１における内部容量モデル追加処理（Ｓ２７）である。
【０１５４】
そして、再度、図８における等価回路モデル生成処理（Ｓ８）に戻り、容量モデルを追加したＬＳＩ等価回路モデルを用いて電源系等価回路モデルを生成する。そして、再び図８の回路解析処理（Ｓ９）、電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）を行なう。この判定処理（Ｓ４）により再び判定基準を満たさないと判定された場合、変更指針に従い、図８の容量モデル追加処理（Ｓ１０）で再度５００［ｐＦ］分の容量セルを追加するという処理が行われ、再度図８の等価回路モデル生成処理（Ｓ８）に戻るという繰り返し処理が行われる。
【０１５５】
一方、判定処理（Ｓ４）により判定基準を満たすと判定された場合、追加した容量の情報を得て、次の処理に進む。この回路では、容量セルを２５００［ｐＦ］分追加した場合（判定処理（Ｓ４）で４回判定基準を満たさなかった場合）に、図２８に示したような電圧の時間変動特性が得られ、併記したＶｔｈの特性を常に満たしているため、判定基準が満たされていると判断され、次の処理に進むことになり、そのときの電源系等価回路モデルは、図２５に示したような構造になっている。
【０１５６】
次に、電源ノイズ条件との判定処理（Ｓ４）により判定基準が満たされていると判定された場合、追加内部容量と判定基準との比較処理（Ｓ６）、及び判定処理（Ｓ１１）が、図５における搭載容量条件判定手段（６）内で行われる。ここで、図５に示す判定基準データベース（４）より入力された搭載容量条件と、電源ノイズ条件を満たす為に必要な追加内部容量とを比較する。ここで搭載容量条件は、先の実施例と同様に、容量セル２０００［ｐＦ］分まで追加出来る、というものが与えられているとする。先の処理で、容量セルは２５００［ｐＦ］分追加しなくては図２８に示すような電源ノイズ条件を満たす電圧の時間変動特性を得られないので、搭載容量条件を満たしていない、と判定される。
【０１５７】
次に、搭載容量条件との判定処理（Ｓ１１）により判定基準が満たされていない、と判定されているので、図８におけるチップサイズ変更処理（Ｓ１２）が、図５におけるチップサイズ変更手段（１２）内で実行される。具体的には、入力されているＬＳＩのデータベース内のＬＳＩチップを、搭載容量条件がより大きいものに変更する、という操作が行われる。ここでは、“搭載容量条件を満たさなかった場合、搭載容量条件が容量セル５００［ｐＦ］分大きいものにＬＳＩチップを変更する”という変更指針が図５の判定基準データベース（４）内に、その場合に変更するＬＳＩチップの情報がＬＳＩデータベース（１４）内に、それぞれ用意してあるとする。
【０１５８】
そこで、先ず、図１２におけるチップ変更処理（Ｓ２８）が行われ、現在のＬＳＩチップを、搭載容量条件が容量セル２５００（２０００＋５００）［ｐＦ］分であるＬＳＩチップに変更するという処理が行われる。次に、図１２におけるチップ構成情報変更処理（Ｓ２９）が行われ、ＬＳＩチップの内部構成、レイアウト情報等のデータベースが、変更されたチップのものに変更される。このチップ変更処理（Ｓ２８）及びチップ構成情報変更処理（Ｓ２９）は、図５のＬＳＩ設計情報及びＬＳＩデータベース（１４）から自動的にデータのやり取りを行なうという処理がされても良く、この処理は、図１２のＳ１０８に相当している。この一連の処理で、ＰＣＢの電源回路に実装されているＬＳＩは、他の動作状態は変更されていないが、搭載容量条件が容量セル２５００［ｐＦ］分であるものに変更されることになる。
【０１５９】
そして、前処理により変更された回路情報が、さらに図５の電源ノイズ等価回路解析手段（８）に入力され、再度図８における等価回路モデル生成処理（Ｓ８）、回路解析処理（Ｓ９）が実行される。ここでは、ＬＳＩチップが変更になったことによる、電源系等価回路モデルの構造の変更はなかったものとして、等価回路モデル生成処理（Ｓ８）により図２４に示したような等価回路モデルが作成され、回路解析処理（Ｓ９）で図２７に示したような電圧の時間変動特性を導出する。
【０１６０】
また、図２４に示されたような電源系等価回路モデルにおいて、既に電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）が行われており、電源系がノイズに対し安定になるように必要な容量セルは２５００［ｐＦ］分であると判っており、その情報が存在しているので、等価回路モデル生成処理（Ｓ８）で最初から図２５に示したような容量セルを２５００［ｐＦ］分追加された等価回路モデルを作成し、回路解析処理（Ｓ９）で図２８に示したような電圧の時間変動特性を導出する。
【０１６１】
次に、再度図８における電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）が実行される。ここで、前述の等価回路モデル生成処理（Ｓ８）、回路解析処理（Ｓ９）において、図２４の等価回路モデルを作成して、図２７に示したような電圧の時間変動特性を導出した場合には、判定処理（Ｓ４）により判定基準を満たさないと判定されるので、再度容量モデル追加処理（Ｓ１０）により、変更指針に従い容量セルを５００［ｐＦ］分ずつ追加していく処理を行う必要がある。
【０１６２】
一方、前述の等価回路モデル生成処理（Ｓ８）、回路解析処理（Ｓ９）において、図２５の等価回路モデルを作成して図２８に示したような電圧の時間変動特性を導出した場合には、判定処理（Ｓ４）により判定基準を満たしていると判定されるので、次の追加内部容量と判定基準との比較処理（Ｓ６）及び判定処理（Ｓ１１）が行われる。
【０１６３】
ここで、搭載容量条件との判定処理（Ｓ１１）においては、搭載容量条件が容量セルを２５００［ｐＦ］分まで追加出来る、と変更されているので、今度は判定基準を満たすと判定される。従って、次の結果出力処理（Ｓ７）に進むことになる。もし、この時点で判定基準を満たさないと判定された場合、再度チップサイズ変更処理（Ｓ１２）を行い、ＬＳＩチップを搭載容量条件がより大きいもの（今回においては更に容量セル５００［ｐＦ］分大きいもの、つまり２５００＋５００＝３０００［ｐＦ］であるもの）に変更するという処理を行う必要がある。
【０１６４】
次に、図８の結果出力処理（Ｓ７）が行われ、電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）における判定結果（容量セルを追加しない場合電源ノイズ条件を満たさず、２５００［ｐＦ］分容量セルを追加すれば電源ノイズ条件を満たす）、内部容量と判定基準との比較処理（Ｓ６）及び判定処理（Ｓ１１）による判定結果（最初に搭載されていたＬＳＩチップでは搭載容量条件を満たさず、２５００［ｐＦ］分容量セルが追加可能なＬＳＩチップに変更する必要がある）、及び変更されたＰＣＢの電源回路の構造（最初に搭載されていたＬＳＩチップの変わりに、２５００［ｐＦ］分容量セルが追加可能なＬＳＩチップが実装された構造）が、図５の出力装置（７）に出力され、一連の処理が終了する。
【０１６５】
ここでは、同時に、図２４及び図２５に記述されたＰＣＢの等価回路モデル、及びそのモデルを使用した解析比較結果である図２８に示されたような特性が出力されても良い。また同時に、図８におけるＣＡＤデータへの結果出力処理（Ｓ１０６）が行われ、図５の記憶装置（１３）内のＣＡＤデータ（１５）の記述が変更される。ここでは、ＣＡＤデータ内の基板電源配線に、電源ノイズ条件は現状のままでは満たされないというメッセージが書き込まれ、図２３のＣＡＤデータが図示された際、基板電源配線の色が例えば赤色に変化して、対策を行わなければ電源ノイズ条件を満たされないということがすぐ判るようになる。
【０１６６】
また、同時に、図８におけるＬＳＩ設計情報への結果出力処理（Ｓ１０７）が行われ、図５の記憶装置（１３）内のＬＳＩの設計情報（１４）の記述が変更される。ここでは、“電源回路をノイズに対し安定にするには２５００［ｐＦ］分の容量セルを追加する必要があるが、搭載容量条件を満たさない為、ＬＳＩチップを２５００［ｐＦ］分容量セルが追加可能なものに変更した”といったメッセージが書き込まれる。
【０１６７】
また、その結果を反映し、図２３のＣＡＤデータが図示された際、ＬＳＩが表示される部分の色を、例えば緑色にすることによって、このＬＳＩチップは搭載容量条件を満たすように変更されたものである、ということがすぐ判るようになる。以上の処理により、図２３に示されたＰＣＢの電源回路がノイズに対し安定に設計されているかどうかが自動的に判定され、かつＬＳＩチップ内に容量セルを追加することで、自動的にＰＣＢの電源回路をノイズに対し安定に設計し直すことが可能になる。
【０１６８】
また、これらの一連の処理の結果から、判定基準データベースのデータや変更指針を更新させて、以降の判定に反映させることも可能である。
【産業上の利用可能性】
【０１６９】
本発明によれば、ＬＳＩ及びその他の部品が実装されたＰＣＢ上の電源回路における電圧変動特性を精度良く解析し、その電源回路がノイズに対し安定に設計されているかどうかを判定する用途に適用可能である。また、ＰＣＢ上の複数の電源回路について、それぞれノイズに対し安定に設計されているかどうかを判定し、基板上のどの電源回路を対策するのかを抽出する用途に適用可能である。
【０１７０】
さらに、本発明によれば、ＬＳＩ及びその他の部品が実装されたＰＣＢ上の電源回路において、自動的に電源におけるノイズの判定基準を満たすように、そのＬＳＩに内部容量を追加して安定に設計し直す用途に適用可能である。
【図面の簡単な説明】
【０１７１】
【図１】本発明の第１の実施の形態のシステム構成を示した図である。
【図２】本発明の第２の実施の形態のシステム構成を示した図である。
【図３】本発明の第３の実施の形態のシステム構成を示した図である。
【図４】本発明の第４の実施の形態のシステム構成を示した図である。
【図５】本発明の第５の実施の形態のシステム構成を示した図である。
【図６】本発明の第１の実施の形態のフローチャートを示した図である。
【図７】本発明の第２及び第４の実施の形態のフローチャートを示した図である。
【図８】本発明の第３及び第５の実施の形態のフローチャートを示した図である。
【図９】等価回路モデル作成処理のフローチャートを示した図である。
【図１０】等価回路モデル作成処理内の基板等価回路モデル作成処理のフローチャートを示した図である。
【図１１】等価回路モデル作成処理内のＬＳＩ等価回路モデル作成処理のフローチャートを示した図である。
【図１２】チップサイズ変更処理のフローチャートを示した図である。
【図１３】基板の断面構造の一例である。
【図１４】ソルバ処理によって生成される基板の等価回路モデルの一例である。
【図１５】ＬＳＩの等価回路モデル構造の一例である。
【図１６】ＬＳＩ全体を等価回路モデルで表現した場合の構造の一例である。
【図１７】ＬＳＩの動作部分モデルの電流源内部の記述の一例である。
【図１８】部品が実装されたＰＣＢの構造の一例である。
【図１９】ＰＣＢの等価回路モデルの一例である。
【図２０】容量モデルが追加されたＬＳＩの等価回路モデルの構造の一例である。
【図２１】電源ノイズ特性としての電圧変動特性の一例である。
【図２２】ＬＳＩのチップサイズと追加する容量セルの関係を示したイメージ図である。
【図２３】実施例に使用したＰＣＢの構造である。
【図２４】図２３に示すＰＣＢの等価回路モデルの構造の一例と各パラメータである。
【図２５】図２３に示す対策を施したＰＣＢの等価回路モデルの構造の一例と各パラメータである。
【図２６】ＰＣＢの等価回路モデルにおける観測点での電圧変動と電源ノイズ条件である閾値との比較波形である。
【図２７】ＰＣＢの等価回路モデルにおける観測点での電圧変動と電源ノイズ条件である閾値との比較波形である。
【図２８】ＰＣＢの等価回路モデルにおける観測点での電圧変動と電源ノイズ条件である閾値との比較波形である。
【図２９】ＰＣＢの等価回路モデルにおける観測点での電圧変動と電源ノイズ条件である閾値との比較波形である。
【図３０】特許文献１に示されている低ノイズ設計方法の処理手順を示すフローチャートである。
【図３１】特許文献２に示されている半導体装置モデルの作成装置の構成図である。
【図３２】特許文献３に記載された電源モデルの回路図である。
【符号の説明】
【０１７２】
１ 入力装置
２ 電源ノイズ特性導出手段
３ 電源ノイズ条件判定手段
４ 判定基準データベース
５ 内部容量追加手段
６ 搭載容量条件判定手段
７ 出力装置
８ 電源ノイズ等価回路解析手段
９ 等価回路モデル生成手段
１０ 演算手段
１１ 容量モデル追加手段
１２ チップサイズ手段
１３ 記憶装置
１４ ＬＳＩ設計情報及びＬＳＩデータベース
１５ ＣＡＤデータ及び部品データベース
２１ ＰＣＢの電源層及びその電気特性
２２ ＰＣＢのグランド層及びその電気特性
２３ ＰＣＢの絶縁層及びその電気特性
２４ ＰＣＢの層構成と各層の厚み情報
２５ ＰＣＢの電源メタル配線及びその電気特性
２６ ＰＣＢの電源メタル配線の配線幅情報
３１ ＬＳＩ等価回路モデルにおける動作部分モデル
３２ ＬＳＩ等価回路モデルにおけるアドミタンスモデル
３３ ＬＳＩ等価回路モデルにおける電源分配回路のモデル
３４ ＬＳＩ等価回路モデルの第一の電源端子
３５ ＬＳＩ等価回路モデルの第二の電源端子
３６ ＬＳＩ等価回路モデルにおける回路ブロックを結合させた電源分配回路のモデル
３７ ＬＳＩ等価回路モデルの分割されたブロックにおける動作部分モデル
３８ ＬＳＩ等価回路モデルの分割されたブロックにおけるアドミタンスモデル
３９ ＬＳＩ等価回路モデルの分割されたブロックにおける電源分配回路のモデル
４０ 回路ブロックに分割されているＬＳＩ等価回路モデル
５１ ＰＣＢの基板部分（電源ベタ構造）
５２ ＰＣＢに実装されたＬＳＩ（パッケージ含む）
５３ ＰＣＢの電源配線に接続された直流電源
５４ ＰＣＢに実装された対策部品であるチップコンデンサ
５５ ＰＣＢ上の観測点
６１ ＰＣＢの基板部分（電源ベタ構造）の等価回路モデル
６２ ＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデル
６３ ＰＣＢの電源配線に接続された直流電源の等価回路モデル
６４ ＰＣＢに実装された対策部品であるチップコンデンサの等価回路モデル
６５ 等価回路モデル上の観測点
７１ 電源電圧変動波形Ａ
７２ 電源電圧変動波形Ｂ
７３ ＬＳＩチップのサイズと搭載容量条件のイメージ図
７４ 容量セル
７５ ＬＳＩチップのサイズと搭載容量条件のイメージ図
８１ 実施例のＰＣＢの基板部分（電源ベタ構造）
８２ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）
８３ 実施例のＰＣＢの電源配線に接続された直流電源
８４ 実施例のＰＣＢに実装された対策部品であるチップコンデンサ
８５ 実施例のＰＣＢ上の観測点
９１ 実施例のＰＣＢの基板部分（電源ベタ構造）の等価回路モデル
９２ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデル
９３ 実施例のＰＣＢの電源配線に接続された直流電源の等価回路モデル
９４ 実施例のＰＣＢに実装された対策部品であるチップコンデンサの等価回路モデル
９５ 実施例の等価回路モデル上の観測点
９６ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデルにおける動作部分モデル
９７ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデルにおけるアドミタンスモデル
９８ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデルにおける電源分配回路のモデル
９９ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデルにおけるパッケージのモデル
１００ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデルに追加される容量セルのモデル
Ｓ１ 回路設計情報入力処理
Ｓ２ 電源ノイズ特性導出処理
Ｓ３ 電源ノイズ特性比較処理
Ｓ４ 電源ノイズ特性判定処理
Ｓ５ 内部容量追加処理
Ｓ６ 搭載容量比較処理
Ｓ７ 結果出力処理
Ｓ８ 等価回路モデル生成処理
Ｓ９ 回路解析処理
Ｓ１０ 容量モデル追加処理
Ｓ１１ 搭載容量判定処理
Ｓ１２ チップサイズ変更処理
Ｓ１３ 基板情報入力処理
Ｓ１４ 基板等価回路モデル生成処理
Ｓ１５ ＬＳＩ情報入力処理
Ｓ１６ ＬＳＩ等価回路モデル生成処理
Ｓ１７ 電源系等価回路モデル生成処理
Ｓ１８ 基板構造情報の入力処理
Ｓ１９ ソルバ処理
Ｓ２０ 部品データ入力処理
Ｓ２１ モデル結合による基板等回路モデルの生成処理
Ｓ２２ ＬＳＩ設計情報とＬＳＩデータベースの入力処理
Ｓ２３ 動作部分モデル生成処理
Ｓ２４ アドミタンスモデル生成処理
Ｓ２５ 電源分配回路モデル生成処理
Ｓ２６ モデル結合によるＬＳＩ等価回路モデルの生成処理
Ｓ２７ 内部容量モデル追加処理
Ｓ２８ チップ変更処理
Ｓ２９ チップ構成情報変更処理
Ｓ１０１ 結果出力（Ｓ７）の代替手段としての判定結果のＣＡＤデータへの出力処理
Ｓ１０２ 結果出力（Ｓ７）の代替手段としての判定結果のＬＳＩ設計情報とＬＳＩデータベースへの出力処理
Ｓ１０３ 基板構造情報入力（Ｓ１８）の代替手段としてのＣＡＤデータからの入力処理
Ｓ１０４ 部品データ入力（Ｓ２０）の代替手段としての部品データベースからの入力処理
Ｓ１０５ ＬＳＩ設計情報とＬＳＩデータベースの入力（Ｓ２１）の代替手段としてのＣＡＤデータに連動したＬＳＩ設計情報とＬＳＩデータベースの入力処理
Ｓ１０６ ＣＡＤデータに連動した基板情報と部品データベースのデータ変更処理
Ｓ１０７ ＣＡＤデータに連動したＬＳＩ設計情報とＬＳＩデータベースのデータ変更処理
Ｓ１０８ チップ構成情報変更処理に従うＬＳＩ設計情報とＬＳＩデータベースの入力及びデータ変更処理
【技術分野】
【０００１】
本発明は、ＣＡＤシステムに関し、特に、プリント配線基板（以下、「ＰＣＢ」とも記述する）に実装される半導体集積回路（以下、「ＬＳＩ」とも記述する）及びコンデンサ等の受動部品において、ＰＣＢの電源回路における電圧降下などのノイズ特性を考慮し、ＬＳＩが搭載されたＰＣＢの電源回路がノイズに対し不安定であるかどうかを判定する装置、及び最適な値の内部容量が追加されたＬＳＩとそれが実装されたＰＣＢを短時間で設計することを可能にした電源回路の設計支援装置と設計支援方法に関する。
【背景技術】
【０００２】
従来、ボード上に搭載されたＬＳＩを正常動作させる為に、ＬＳＩ内部の電源−ＧＮＤ間にオンチップキャパシタを搭載し、電源−ＧＮＤ間に生じる電源ノイズを減じるような試みが行われている。
【０００３】
例えば、従来のシステムとして、特許文献１のようなオンチップキャパシタの搭載手法を有する半導体集積回路の設計システムが提案されている。この文献によると、必要な容量のバイパスコンデンサを、より効果的な回路ブロック内部のノイズ源近くに追加することにより、ノイズ発生量を所定の範囲内に抑えることができる半導体集積回路設計装置、それを用いた半導体集積回路設計方法、この方法手順を回路設計に用いた半導体集積回路の製造システムを提供出来る、と記載されている。
【０００４】
この半導体集積回路のパターンを自動生成する半導体集積回路設計装置は、半導体集積回路を構成する回路ブロックのゲートレベル論理回路情報、スタンダードセルライブラリ情報、及びパッケージ情報を入力処理する入力手段と、前記入力手段により入力された情報を用いて、前記回路ブロックに発生するノイズ発生量を見積もるノイズ見積手段と、前記ノイズ見積手段による見積結果に基づいて、前記ノイズ発生量を所定の範囲内に抑えるために前記回路ブロックに搭載することが必要な、電源ノイズ及び基板ノイズ低減用のバイパスコンデンサの容量である容量制約を指定する容量制約指定手段と、前記回路ブロックに搭載されているバイパスコンデンサの容量である搭載容量と、前記容量制約とを比較する比較手段と、前記比較手段による比較において、前記搭載容量が前記容量制約より大きい場合に、当該半導体集積回路のパターンを自動生成する処理を終了する処理終了手段と、前記比較手段による比較において、前記搭載容量が前記容量制約以下の場合に、前記回路ブロック中の所定ノイズ発生量以上の論理ゲートを選択する論理ゲート選択手段と、前記論理ゲート選択手段により選択された論理ゲートにバイパスコンデンサを追加するバイパスコンデンサ追加手段とを有する。
【０００５】
この半導体集積回路設計装置によれば、予めノイズを見積もることで、追加するバイパスコンデンサの容量に制約を与えるので、ノイズ解析処理を繰り返し行う必要が無くなり、短い時間で前記バイパスコンデンサを前記回路ブロック内に追加することができ、この結果、半導体集積回路のノイズ発生量を、短い時間で所定の範囲内に確実に抑えることができる。
【０００６】
さらに、上記した半導体集積回路設計装置の論理ゲート選択手段は、前記入力された情報と、前記半導体集積回路のフロアプランの情報とを用いて、前記回路ブロック中の各論理ゲートのノイズ発生によって影響される度合いであるノイズ影響度を計算し、該ノイズ影響度が最大である論理ゲートを選択し、前記回路ブロック中の大きなノイズを生じているノイズ源の近くに、前記バイパスコンデンサを追加することができ、これにより、より効率的にノイズを低減することができる、と記載されている。
【０００７】
図３０は、特許文献１に示されている低ノイズ設計方法の処理手順を示すフローチャートである。
【０００８】
なお、特許文献２には、半導体装置の電源ノイズの振る舞いを解析する場合に用いる半導体装置モデルの作成方法を開示し、図３１は、半導体装置モデルの作成装置の構成図である。
【０００９】
又、特許文献３には、半導体集積回路の電源モデルとその設計方法が記載され、図３２は、特許文献３に記載された電源モデルの回路図である。
【特許文献１】特開２００６−２２８２５２号公報（請求項１、２、段落００２４、００２５５）
【特許文献２】特開２００４−２３４６１８号公報
【特許文献３】特開２００１−２２２５７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１の技術においては、容量の制約を満たさなかった場合、回路ブロックを変更するという手法を用いている。回路ブロックの変更を伴う場合、他の条件によりＬＳＩが正常動作をしない可能性もある。また、ＬＳＩの設計ルールにより使用される回路ブロックはある程度決定している為、ライブラリの変更を行なわなくてはならない。さらに、そうした手法を用いても、フロアプラン上、追加出来る容量の絶対量は決まっている為、ノイズの大きさによっては、この手法では対応が困難になる場合が生じる。
【００１１】
また、ノイズ発生量を見積もるノイズ見積手段として、入力したデータより、ＬＳＩの等価回路モデルを作成し、そのモデルを解析することによってノイズ発生量を求めているが、モデルの構成はＬＳＩのパッケージまでであり、ＬＳＩが搭載されるＰＣＢに関するモデルは含まれていない。ＬＳＩ内部に生じるノイズには、ＰＣＢの基板共振などの影響で大きく変動することがあり、ＰＣＢの影響が無い場合にはノイズ発生量を正しく見積もれないことになる。ＬＳＩは、実際にはどのようなＰＣＢに搭載されるか限定されているわけではないが、一般的にＰＣＢの影響があることを想定し、その影響を加味した上でノイズ対策が行われたＬＳＩを初期段階から提供することが、ＬＳＩベンダーとしては必要である。
【００１２】
本発明は、上記の課題を解決する為になされたものであり、その目的とするところは、ＰＣＢの設計段階において、ＰＣＢ上に実装されるＬＳＩ及びそのＰＣＢの電源回路において、ＰＣＢの電源ノイズを定量的に評価し、ＬＳＩが搭載されるＰＣＢの電源回路がノイズに対し安定かどうかを判定すると共に、判定結果に基づいて、容量が追加されたＬＳＩの構造及びＬＳＩが実装されるＰＣＢの電源回路を短時間でかつ精度良く求める電源回路の設計支援装置と設計支援方法を提供する。
【課題を解決するための手段】
【００１３】
本発明は、上記した目的を達成するために、基本的には、以下に記載されたような技術構成を採用するものである。
【００１４】
即ち、本発明に係わる電源回路の設計支援装置の第１の態様は、
少なくとも半導体集積回路及び受動部品を含むプリント配線基板上の電源回路をノイズに対し安定に動作するように、該電源回路の設計を支援する電源回路の設計支援装置であって、
該電源回路を構成するプリント配線基板、半導体集積回路及び受動部品の所定の入力情報を入力する入力手段と、
該入力手段より入力される該入力情報に基づき、該電源回路のノイズの特性である電源ノイズ特性を導出する電源ノイズ特性導出手段と、
該電源回路における電源ノイズ特性の許容される条件を格納すると共に、該半導体集積回路に追加出来る内部容量値の許容される条件を格納する判定基準データベースと、
該電源ノイズ特性導出手段により導出された電源ノイズ特性と該判定基準データベースから得られた電源ノイズ特性の許容される条件とを比較し、該電源回路の電源ノイズ特性が所定の条件を満たしているかどうか判定する電源ノイズ判定手段と、
該電源ノイズ判定手段において、該条件を満たさない場合、該半導体集積回路内部に容量を追加する変更を行い、変更された情報を該電源ノイズ特性導出手段へ入力する内部容量追加手段と、
該内部容量追加手段により追加された内部容量の値と該判定基準データベースより得られた該半導体集積回路に追加出来る内部容量値の許容される条件とを比較し、該半導体集積回路に必要な該内部容量値を追加出来るかどうかを判定する搭載容量条件判定手段と、
で構成したことを特徴とするものであり、
又、第２の態様は、
該電源ノイズ特性導出手段は、
該入力情報から該電源回路の等価回路モデルを生成する等価回路モデル生成手段と、
該等価回路モデルを解析して、電源ノイズ特性を導出する演算手段とからなることを特徴とするものであり、
又、第３の態様は、
該等価回路モデル生成手段は、
少なくとも該プリント配線基板に関する所定の入力情報に基づき、該プリント配線基板に関する等価回路モデルを生成する基板等価回路モデル生成手段と、
該半導体集積回路に関する所定の入力情報に基づき、該半導体集積回路の等価回路モデルを生成するＬＳＩ等価回路モデル生成手段と、
からなることを特徴とするものであり、
又、第４の態様は、
該内部容量追加手段では、該半導体集積回路内部に実際に追加される容量セルの等価回路モデルを、該半導体集積回路の該等価回路モデルに追加するように構成したことを特徴とするものであり、
又、第５の態様は、
該基板等価回路モデル生成手段は、該プリント配線基板の等価回路モデルに該受動部品の等価回路モデルを結合するように構成されていることを特徴とするものであり、
又、第６の態様は、
該基板等価回路モデル生成手段は、電源配線の物理構造と電気的特性情報とに基づいて等価回路モデルを作成するフィールドソルバを具備することを特徴とするものであり、
又、第７の態様は、
該搭載容量条件判定手段において、条件が満たされないと判断された場合、該半導体集積回路のチップサイズの変更を行い、変更された情報を該電源ノイズ特性導出手段へ入力するチップサイズ変更手段を更に備えることを特徴とするものである。
【００１５】
本発明では、入力情報として、ＬＳＩに関してはＬＳＩの全回路接続情報や内部レイアウト情報が含まれるＬＳＩの設計情報、及び、ＬＳＩの正常動作が可能な電源ノイズ特性の許容値、チップサイズの情報、追加される容量セルのデータ等を含めたＬＳＩデータベースを用意する。また、ＰＣＢ及び実装される部品に関しては、レイアウト情報であるＣＡＤデータ及び部品の等価回路の情報である部品データベースを用意する。これらの入力情報から、ＬＳＩの電源系から生じるノイズの特性である電源ノイズ特性を導出する。
【００１６】
次に、データベースに含まれる、そのＰＣＢにおける電源回路のＬＳＩの電源ノイズの許容値の特性である電源ノイズ条件を読み出し、導出された電源ノイズ特性と電源ノイズ条件とを比較し、その電源回路が安定かどうかの判定を行う。この処理によって、ＬＳＩが実装されたＰＣＢの電源回路が、ノイズに対し安定に設計されているかを自動的に判定することが出来る。
【００１７】
また、定量的に電源の電源ノイズ特性を導出するには、ＬＳＩが実装されたＰＣＢの電源系の特性を精度良く見積もった等価回路のモデルを解析するという手段を用いることで実現可能である。この場合、ＬＳＩの等価回路モデルの生成手法としては、ＬＳＩの電源端子に流れる電流を精度良く再現出来るモデルがＬＳＩの設計情報から生成される手法を用いれば、ＬＳＩの設計情報から自動的にモデルが生成出来る。
【００１８】
また、ＰＣＢの電源回路がノイズに対し安定でないと判定された場合、ノイズに対し安定な構造になるようにＬＳＩに内部容量を追加して、回路構造を変更するという方法を用いる。具体的には、ＬＳＩ内部に用意されている容量セルのモデルを追加してＬＳＩの構造を変更させる。追加する内部容量の値は、等価式によって決定することも出来るし、実際に容量セルを追加したＬＳＩの等価回路モデルを作成し、そのモデルを使用したＰＣＢの電源ノイズの解析を行って決定しても良い。容量セルを追加したことによるＬＳＩの回路構造の処理は、ＬＳＩのレイアウトデータがあればそれほど複雑ではなく、変更された構造における回路モデルから再度電源ノイズ特性を導出し、電源ノイズ条件を満たすかどうかを判定することで、追加される内部容量の値が決定される。変更を行う指針についても、ライブラリの中に用意しておけば、自動的に容量値が必要な値になるまで容量セルが追加されるという変更を行うことが可能になる。電源ノイズ条件を満たす構造が作成されるまで、この操作を繰り返すことにより、自動的にノイズに対し安定であるＬＳＩ及びＰＣＢの電源回路の構造を設計することが可能になる。
【００１９】
次に、データベースに含まれる、そのＬＳＩのチップにおける追加出来る容量の限界値である搭載容量条件を読み出し、そのＬＳＩチップが先述した手法で求められた追加する内部容量を搭載可能かどうかの判定作業を行う。この搭載容量条件は、ＬＳＩのチップによって異なり、チップ内の空きスペースと容量セルのサイズによって決まる値である。この処理によって、ＬＳＩの内部容量の追加により、ＰＣＢの電源回路が、ノイズに対し安定であるかどうかを自動的に判定することが出来る。
【００２０】
また、上記操作において、当該ＬＳＩのチップの搭載容量条件が満たされない場合には、ＬＳＩのチップサイズを変更し、搭載容量条件を変更することによって、ＰＣＢの電源回路がノイズに対し安定になるように設計するという方法も選択出来る。基本的には、ＬＳＩとして同じ機能を有しており、チップサイズが大きめのものを用意しておき、搭載容量条件を大きめになるように変更することにより、ＰＣＢの電源回路をノイズに対し安定に設計することが出来る。
【００２１】
これは、ＬＳＩデータベース内に、異なるチップサイズを複数用意しておき、最初に用意していたサイズでは搭載容量条件を満たさない場合、より大きめのサイズのものが選択され、最初に用意していたものと置き換えるといった処理の指針をライブラリの中に用意しておけば、自動的にＰＣＢ上で、ノイズに対し安定であるように容量セルが追加されたＬＳＩが自動的に作成されることになる。
【００２２】
さらに、上記手法を適用したプログラム及びシステムを実現することによって、入力情報及びデータベースから自動的に、ＰＣＢの電源回路が安定に設計されているかどうかの判定、及びＰＣＢ上で安定動作するように内部容量が追加されたＬＳＩの構造を作成することが出来る。また、基板レイアウトの入力情報としてＣＡＤデータを使用することにより、ＰＣＢの電源回路のデータとリンクさせて、容易にＬＳＩの設計を行うことが出来る。
【発明の効果】
【００２３】
本発明は、上記したように構成したので、以下のような効果を奏する。
【００２４】
電源ノイズ条件、及び搭載容量条件を判定することにより、ＰＣＢの電源回路がノイズに対し安定に設計されているかの判断、及びノイズに対し安定であるＬＳＩが実装されたＰＣＢの電源回路の設計が容易にできるようになる。
【００２５】
入力データにＬＳＩの設計情報と動作状態、追加される容量セルのデータ、レイアウト、サイズ等を含むＬＳＩデータベース、ＰＣＢの配線のレイアウト情報等の構造情報と部品の等価回路等を含む部品のデータベース、及び電源ノイズ条件と搭載容量条件を含む判定基準のデータベースを用意することにより、ＬＳＩやＰＣＢの電源回路の設計に対して深い知識を有していない者でも、ＰＣＢの電源回路が安定であるかどうかの判定を行うことが可能になる。
【００２６】
また、判定基準を満たさないＰＣＢの電源回路が存在した場合、構造をどのように変更するかの変更指針を用意しておくことにより、判定基準を満たすように、ＬＳＩに内部容量を追加する操作を行い、自動的にノイズに対し安定であるように設計されたＬＳＩ及びＰＣＢの電源回路の構造を得ることも可能になる。
【００２７】
さらに、ＬＳＩ及びＰＣＢの特性を再現した等価回路モデルを用いて解析を行うことにより、電源回路がノイズに対し安定に設計されているかどうかを、現実的な時間で容易に判定することが可能となる。また、電源ノイズ特性を絶対値で導出することが可能であり、定量的な評価及び対策を行うことが可能になる。
【００２８】
また、ＬＳＩベンダーが、ノイズに対しより安定なＬＳＩを提供するために、本発明のシステムを利用することも可能である。ベンダー側としては、ユーザーが使用すると考えられるようなＰＣＢ、もしくは標準的なＰＣＢのデータを用いて、本発明のシステムにより、ノイズに対し安定に動作するような容量セルを追加したＬＳＩを設計しておくことにより、ユーザーに対して安定した動作を行なうＬＳＩを提供することが可能になる。
【００２９】
さらに、ＬＳＩベンダーとしては、提供するＬＳＩを実装するＰＣＢのデータを複数種類用意し、それぞれのＰＣＢのデータにおいて、本発明のシステムにより、提供するＬＳＩを実装するにふさわしいＰＣＢ構造を提案することも可能になる。
【発明を実施するための最良の形態】
【００３０】
次に、本発明の実施の形態について説明する。
（第１の実施の形態）
はじめに、本発明の第１の実施の形態について図面を参照して詳細に説明する。
【００３１】
図１に、本発明の第１の実施の形態のシステム構成を示す。入力装置（１）からＬＳＩを実装したＰＣＢを構成する回路の設計情報とデータベースを備えた入力情報を電源ノイズ導出手段（２）に入力する。次に、電源ノイズ導出手段（２）において、ＰＣＢ上の電源から生じるノイズの特性を導出する。次に、電源ノイズ条件判定手段（３）において、このＬＳＩの実装されたＰＣＢの電源回路が安定に設計されているかを自動的に判定する。具体的には、電源ノイズ特性導出手段（２）において導出された電源ノイズ特性と、本発明の特徴である判定基準データベース（４）に備えられている電源ノイズ条件とを比較し、電源ノイズ特性が電源ノイズ条件を満たしているかどうかを判定する。
【００３２】
電源ノイズ特性として挙げられるものは、電源−ＧＮＤ間の電圧変動、電源を流れる電流、電源から発生する電磁界放射等があり、電源ノイズ導出手段（２）ではそれらのうちどれか一つの特性を求めるだけで良い。また、判定基準データベース（４）に備えられている電源ノイズ条件とは、求められた特性における限界値を示すような条件であれば良い。
【００３３】
あらかじめ複数の電源ノイズ条件の特性が判定基準データベース（４）に備えられていれば、電源ノイズ導出手段（２）で求めた特性と、ふさわしい電源ノイズ条件とを比較するようにしてもよい。ここで、電源ノイズ判定手段（３）にてこのＰＣＢの電源回路が、電源ノイズ条件を満たさないと判定された場合、内部容量追加手段（５）において、電源ノイズ条件を満たす為に必要な内部容量がＬＳＩに追加される。ここで追加される内部容量は、等価式等により電源ノイズ条件を満たす値をそのまま追加しても良いし、指針に従いある一定値が選択されて追加されるようにしておいても良い。そして、電源ノイズ導出手段（２）において、内部容量が追加されたＬＳＩが実装されたＰＣＢの電源回路において、電源ノイズ特性を導出する。そして再度、電源ノイズ条件判定手段（３）において、このＬＳＩの実装されたＰＣＢの電源回路が、安定に設計されているかを自動的に判定する、という操作を繰り返す。
【００３４】
そして、電源ノイズ判定手段（３）にてこのＰＣＢの電源回路が、電源ノイズ条件を満たすと判定された場合、搭載容量条件判定手段（６）において、追加される内部容量が、実際にＬＳＩに搭載可能かどうかを自動的に判定する。
【００３５】
具体的には、電源ノイズ条件判定手段（３）において電源ノイズ条件を満たすと判定された場合の追加内部容量値と、本発明の特徴である判定基準データベース（４）に備えられているＬＳＩチップ内に搭載出来る容量値の限界値である搭載容量条件とを比較し、追加内部容量値が搭載容量条件を満たしているかどうかを判定する。なお、最初に入力された条件において、電源ノイズ条件を満たした場合、追加内部容量値は０になる。次に、搭載容量条件判定手段（６）における結果が出力装置（７）に出力され、システムでの処理が完了する。
【００３６】
図６は本発明の第１の実施の形態の処理を示したフローチャートである。この処理は、回路設計情報の入力処理（Ｓ１）から始まる。ここで入力される情報は、図１８に示されるようなＬＳＩ及びその他の部品が実装されて電源回路を構成しているＰＣＢを例に取ると、そのレイアウトや実装されるＬＳＩその他の部品の情報等、電源回路における電圧変動特性を導出するのに必要な情報である。これらの情報は、図１の入力装置（１）より入力される。次に、入力された回路設計情報から、電源ノイズ特性導出処理（Ｓ２）が行われる。この処理は、図１の電源ノイズ特性導出手段（２）において行われる。この処理により、このＰＣＢにおける電源ノイズ特性が導出される。
【００３７】
次に、導出された電源ノイズ特性と判定基準との比較処理である電源ノイズ特性判定処理（Ｓ３）及び判定処理（Ｓ４）が行われる。この処理は、図１の電源ノイズ条件判定手段（３）において行われる。ここで、判定基準データベース（４）内に備えられた電源ノイズ条件と求められた電源ノイズ特性との比較処理が行われ、ＰＣＢの電源回路が安定に設計されているかどうかが判定される。判定基準を満たすかどうかの判定処理（Ｓ４）の結果、判定基準を満たさないと判定された場合、内部容量追加処理（Ｓ５）が行われる。この処理は、図１の内部容量追加手段（５）において行われる。
【００３８】
この処理により、ＬＳＩに内部容量が追加される。この内部容量追加処理（Ｓ５）において、内部容量が追加されたＬＳＩのデータは、自動的に入力され、電源ノイズ特性導出処理（Ｓ２）において、再度内部容量が追加されたＬＳＩの情報を用い、改めて電源ノイズ特性を導出するという操作を繰り返す。一方、判定基準を満たすかどうかの判定処理（Ｓ４）の結果、判定基準を満たすと判定された場合、追加内部容量と判定基準との比較の処理である搭載容量比較処理（Ｓ６）が行われる。この処理は、図１の搭載容量条件判定手段（６）において行われる。ここで、判定基準データベース（４）内に備えられた搭載容量条件と、求められた追加内部容量値との比較処理が行われ、実際に追加内部容量値をＬＳＩチップ内に搭載可能かどうかが判定される。
【００３９】
次に、結果出力処理（Ｓ７）において、判定された結果を出力する処理を行う。この処理により結果が、図１の出力装置（７）に出力される。この時、出力される結果としては、ＰＣＢの電源回路がノイズに対し安定に設計されているかどうかの判定結果、安定に設計されていない場合に必要なＬＳＩへの追加内部容量値、及びその追加内部容量値がそのＬＳＩチップに搭載可能かどうかの判定結果のみでなく、内部容量が追加される前後でのそれぞれの電源ノイズ特性、及び電源ノイズ条件、搭載容量条件との比較が図示された結果等が含まれていても良い。これらの結果により、どれだけのマージンを持った設計となっているか、どの周波数範囲で問題があるか等を絶対量で評価することが可能となる。
（第２の実施の形態）
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。
【００４０】
図２に、本発明の第２の実施の形態のシステム構成を示す。
【００４１】
第２の実施の形態は、図１における電源ノイズ特性導出手段（２）として、電源ノイズ等価回路解析手段（８）が設けられる構成である。この電源ノイズ等価回路解析手段（８）は、入力装置（１）から入力される回路の設計情報からＰＣＢの電源回路の等価回路モデルを生成する等価回路モデル生成手段（９）、及び生成された等価回路モデルを用いて電源ノイズ特性を導出する演算手段（１０）を備える。また、図１における内部容量追加手段（５）として、容量モデル追加手段（１１）を備える。この容量モデル追加手段（１１）は、入力装置（１）から入力される回路の設計情報から実際にＬＳＩチップ内部に追加される容量セルの等価回路のモデル（以下、「容量モデル」とも記述する）を、等価回路モデル生成手段（９）で作成されたＬＳＩの等価回路モデル（以下、「ＬＳＩ等価回路モデル」とも記述する）に追加する手段である。
【００４２】
等価回路モデル生成手段（９）は、大きく分けて２種類の手段を備える。そのうち一方の手段は、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報及び部品データベースからプリント基板の等価回路モデル（以下、「基板等価回路モデル」とも記述）を作成する基板等価回路モデル作成手段である。この基板等価回路モデル作成手段には、基板の断面構造や材質、レイアウト等の情報を入力することによって、基板のベタ層や配線等の等価回路モデルを作成することが可能である、フィールドソルバを備えていても良い。
【００４３】
もう一方の手段は、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベースから図１５（ａ）または図１５（ｂ）に記述されるようなＬＳＩの等価回路モデルを作成するＬＳＩ等価回路モデル作成手段である。このＬＳＩ等価回路モデル作成手段には、特許文献２や特許文献３に記述されるような、ＬＳＩの全回路接続情報からＬＳＩの等価回路モデルを自動的に作成する手段を備えていても良い。また、演算手段（１０）には、ＳＰＩＣＥに代表されるような回路解析エンジンや、電磁界解析エンジン等が備えられていてもよく、必要な電源ノイズ特性の解析が実行される。
【００４４】
図７は、本発明の第二の実施の形態の処理を示したフローチャートである。このフローチャートは、図６に記述された電源ノイズ特性導出処理（Ｓ２）として、等価回路モデル生成処理（Ｓ８）と回路解析処理（Ｓ９）とが行われる構成である。このうち、等価回路モデル生成処理（Ｓ８）は、図２における等価回路モデル生成手段（９）において行われる。一方、回路解析処理（Ｓ９）は、図２における演算手段（１０）において行われる。等価回路モデル生成処理（Ｓ８）とは、図２における入力装置（１）から入力された回路設計情報から、ＬＳＩが実装されたＰＣＢの電源系全体を示す等価回路モデル（以下、「電源系等価回路モデル」）を作成する処理である。
【００４５】
また、回路解析処理（Ｓ９）とは、作成された電源系等価回路モデルを用いて電源ノイズ特性を解析する処理であり、この処理により、ＰＣＢにおける電源ノイズ特性が導出される。また、図６に記述された内部容量処理（Ｓ５）として、容量モデル追加処理（Ｓ１０）が行われる構成である。この容量モデル追加処理（Ｓ１０）は、図２における容量モデル追加手段（１１）において行われる。
【００４６】
ここで、図９は、等価回路モデル生成処理（Ｓ８）を説明したフローチャートである。まず、基板情報入力処理（Ｓ１３）により、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報及び部品データベースが図２における入力装置（１）から入力される。次に、基板等価回路モデル生成処理（Ｓ１４）が行われ、ＬＳＩを除く、実装される受動部品を含めた基板等価回路モデルが、図２における等価回路モデル生成手段（９）において生成される。次に、ＬＳＩ情報入力処理（Ｓ１５）により、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベース、追加される容量セルの情報等が図２における入力装置（１）から入力される。
【００４７】
次に、ＬＳＩ等価回路モデル生成処理（Ｓ１６）により、入力された情報からＬＳＩの電源に流れる電流や等価アドミタンス、ＬＳＩ電源配線のインピーダンス等、ＬＳＩの電源系の特性を見積もったＬＳＩ等価回路モデルが、図２における等価回路モデル生成手段（９）において生成される。このとき、ＬＳＩ等価回路モデルとしては、図１６（ａ）に示したような簡易構成のモデルと、図１６（ｂ）に示すような、位置情報や解析する周波数範囲を考慮し、ＬＳＩ内を分割したモデル等が考えられるが、その構造の選択もデータベース内に記されているとする。次に、電源系等価回路モデル生成処理（Ｓ１７）により、生成された基板等価回路モデルとＬＳＩ等価回路モデルが結合されて、電源系等価回路モデルが図２における等価回路モデル生成手段（９）において生成され、この処理は終了する。
【００４８】
ここで、基板等価回路モデルの生成（Ｓ１３、Ｓ１４）と、ＬＳＩ等価回路モデルの生成（Ｓ１５、Ｓ１６）の処理の順序は逆になっても良い。また、先に基板情報入力処理（Ｓ１３）とＬＳＩ情報入力処理（Ｓ１５）が行われてから、基板等価回路モデル生成処理（Ｓ１４）とＬＳＩ等価回路モデル生成処理（Ｓ１５）が行われるような順序を選択しても良い。
【００４９】
図１０は、図２の等価回路モデル生成手段（９）内の、基板等価回路モデルを作成する手段内部に、フィールドソルバが備えられている場合の、図９における基板等価回路モデル生成処理（Ｓ１３、Ｓ１４）の具体的処理を示したフローチャートである。まず、基板電源系の構造入力処理（Ｓ１８）が行われ、求めるプリント基板における基板の電源系の構造情報が図２における入力装置（１）から入力される。ここで入力される具体的な情報は、図１８に示すようなＬＳＩその他部品が実装された電源供給系回路を構成しているＰＣＢを例に取ると、この場合は、電源がベタプレーン構造をしている為、その基板の電源構造のレイアウト情報に加え、図１３（ａ）に例示するような、基板の電源層、グランド層、絶縁層の層構成と寸法及びそれぞれの導電率（σ）や比誘電率（εｒ）、誘電正接（ｔａｎδ）などの構造、材料特性に関する数値情報である。
【００５０】
一方、図１３（ｂ）に示されるように電源がマイクロストリップ配線の構造をしていた場合でも同様に、層構成及び線幅、線長を含めた各部の寸法と、それぞれの材料特性に関する数値情報である。層構成及び各部の寸法は、プリント配線基板の設計ＣＡＤシステムで持っている情報から抽出することが可能である。また、図１３で例示されているのは、ある配線パターンの基板の構成（断面図）であるが、ここで材料定数の代わりに、例えば銅などの材料名を入力し、内部のデータベースから導電率に置き換えるなどの処理を行うことも可能である。こうして、基板の電源回路の電気的等価回路を求めるのに必要な、各部のパラメータ及び部品のデータベースが入力される。
【００５１】
次に、ソルバ処理（Ｓ１９）が実行され、基板電源系の等価回路モデルの作成が行われる。この処理は、図２の等価回路モデル生成手段（９）内に備えられたフィールドソルバによって行われる。ここで行われる処理とは、プリント配線基板における配線パターンの物理的な寸法、材料定数及び層構成等のパラメータをもとに、ＳＰＩＣＥなどの回路シミュレータで使用するための、抵抗、インダクタンス、キャパシタンス、コンダクタンスで表した単位長さあたりの集中定数もしくは分布定数で表現された等価回路モデルを作成する処理である。このフィールドソルバとして、ＰＥＥＣ（Ｐａｒｔｉａｌ Ｅｌｅｍｅｎｔ Ｅｑｕｉｖａｌｅｎｔ Ｃｉｒｃｕｉｔ）法やＦＥＭ（Ｆｉｎｉｔｅ Ｅｌｅｍｅｎｔ Ｍｅｔｈｏｄ）法等を適用した電磁界解析エンジンが備えられているとしてよい。この処理が行われ得られた単位長さ辺りの等価回路モデルの一例を図１４（ａ）に示す。このモデルは集中定数で定義されており、配線の単位長さ当たりの抵抗、インダクタンス、容量、コンダクタンスの値はそれぞれ、ＲＵ、ＬＵ、ＣＵ、ＧＵとなっている。また、ＲＵ及びＬＵは、モデルの単位長さ当たりのインピーダンスＺＵを表し、ＣＵ及び１／ＧＵはモデルの単位長さ当たりのアドミタンスＹＵを表している。
【００５２】
もし、図１３（ａ）のように、電源がベタプレーン構造をしていた場合には、この単位長さ当たりのモデルを図１４（ｂ）のように組み合わせ、ベタプレーン構造を表現する。一方、図１３（ｂ）のような配線構造をしていた場合、この単位長さ当たりのモデルを図１４（ｃ）のようにラダー状に組み合わせ、配線構造を表現する。このように記述された単位長さ当たりのモデルが、寸法分接続されることにより、基板の電源の等価回路モデルが生成されるが、勿論集中定数記述では無く分布定数記述で表現されていても構わない。
【００５３】
次に、部品データ入力処理（Ｓ２０）が行われ、実装されているＬＳＩ以外の部品のデータベースが、図２における入力装置（１）から入力される。ここで入力される具体的な情報は、図１８に示されるＰＣＢを例にとると、直流電源（レギュレータ）及び対策部品（チップコンデンサ）のデータベースであり、ここではデータベース内に各部品の等価回路モデルが入力されるとする。次に、モデル結合処理（Ｓ２１）により、ソルバ処理（Ｓ１９）により生成された基板電源における基板単体の等価回路モデルと、各部品の等価回路モデルが、実際のＰＣＢのレイアウトに合わせ、図２の等価回路モデル生成手段（９）内で結合され、この処理は終了する。
【００５４】
こうして、ＰＣＢにおける基板等価回路モデルが生成される。なお、処理の順番としては、部品データ入力処理（Ｓ２０）が最初に行われた後、基板電源系の構造情報の入力処理（Ｓ１８）とソルバ処理（Ｓ１９）が行われても良く、先に基板電源系の構造情報の入力処理（Ｓ１８）と部品データ入力処理（Ｓ２０）が同時に行われた後にソルバ処理（Ｓ１９）が行われても良い。
【００５５】
図１１は、図９におけるＬＳＩ等価回路モデルの生成（Ｓ１５、Ｓ１６）の具体的処理を示したフローチャートである。このとき、図２の等価回路モデル生成手段（９）内のＬＳＩ等価回路モデルの作成手段として、特許文献２や特許文献３に記述されている、ＬＳＩ等価回路モデル作成システムが備えてあるものとする。
【００５６】
先ず、図１０の処理と同様に、ＬＳＩ情報入力処理（Ｓ２２）により、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベース、追加される容量セルの情報等が図２における入力装置（１）から入力される。次に、動作部分モデル生成処理（Ｓ２３）により、ＬＳＩの設計情報からＬＳＩの電源端子に流れる電流を等価的に流せるように記述されたＬＳＩの動作部分が、図２における等価回路モデル生成手段（９）において生成される。ここで生成されるＬＳＩの動作部分のモデル３１は、図１５に記述されているように電流源で記述することも出来るが、同等の電流を流すトランジスタで記述されていても良く、それらのモデルは、特許文献２や特許文献３に示される方法によって設計情報から自動的に生成が可能である。
【００５７】
ここで、ＬＳＩの動作部分のモデルに記述される、もしくはトランジスタ記述されたモデルで等価的に流れる電源電流の波形の一例を図１７（ａ）に示す。この波形は、時間変動する電流波形を表したものであるが、必要に応じて、図１７（ｂ）に記述されたような周波数特性を示す波形に変換しても良い。これらの波形の変換は、フーリエ変換、もしくは逆フーリエ変換によって容易に変換が可能である。また、電源回路の電圧の周波数特性を求める場合には、必要に応じて、簡単の為周波数が変動しても一定の振幅を示す交流電源波形に置き換えても良い。
【００５８】
次に、アドミタンスモデル生成処理（Ｓ２４）により、ＬＳＩ内の等価的なアドミタンスを表現したアドミタンスモデルが、図２における等価回路モデル生成手段（９）において生成される。ここで生成される図１５に例示したＬＳＩのアドミタンスモデル３２は、容量や抵抗で構成されたモデルで表現出来るが、透過的なトランジスタ記述されたモデルで記述されていても良く、それらのモデルも特許文献２や特許文献３に示される方法によって設計情報から自動的に生成が可能である。次に、電源分配回路モデル生成処理（Ｓ２５）により、ＬＳＩの電源分配回路モデルが、図２における等価回路モデル生成手段（９）において生成される。ここで生成される電源分配回路モデルは、ＬＳＩの動作部分モデルとアドミタンスモデルとを合わせたＬＳＩ等価回路モデルと、ＬＳＩの２種類の電源端子（電源端子、ＧＮＤ端子）間に接続されるモデルであり、図１８に例示したＰＣＢにおいては、ＬＳＩ内の電源配線のモデルだけではなく、パッケージのモデルを含むものとしても良い。
【００５９】
この電源分配回路モデルの構造としては、図１５（ａ）に例示したように簡単なインダクタンスのモデル３３で表現しても良いが、状況に応じて図１５（ｂ）に例示したように複数の回路ブロックが結合して構成される等価回路によって表現された構造になっていても良い。この電源分配回路のモデルは、データベース内に等価回路モデルを用意しておいてそれを読み込んでも良いが、特許文献２に記述された方法で作成する、もしくは構造や材料定数と言ったパラメータである入力情報から、図２の等価回路モデル生成手段（９）内に備えられたフィールドソルバによるソルバ処理によって作成するような方法を選択しても良い。
【００６０】
次に、モデル結合処理（Ｓ２６）により、作成されたＬＳＩの動作部分モデルとアドミタンスモデルと電源分配回路モデルを結合させ、図１５に例示されるようなＬＳＩの等価回路モデルが生成され、この処理が終了する。こうして、ＰＣＢに実装されるＬＳＩの等価回路モデルが生成される。なお、各モデルの作成処理（Ｓ２３、Ｓ２４、Ｓ２５）の順番は、適宜前後させることも可能である。
【００６１】
こうした過程を経て、図７における等価回路モデル生成処理（Ｓ８）により、図１８のＰＣＢの電源回路モデルの一例は、図１９のようになる。図９における基板等価回路モデルの生成（Ｓ１３、Ｓ１４）の処理により、基板の電源系のモデル、直流電源モデル、チップコンデンサモデルが作成される。
【００６２】
また、図９におけるＬＳＩ等価回路モデルの生成（Ｓ１５、Ｓ１６）により、ＬＳＩ等価回路モデル、電源分配回路モデル及びパッケージモデルが作成され、図９の電源系等価回路モデル生成処理（Ｓ１７）により、これらのモデルが結合され、ＰＣＢの電源系等価回路モデルが生成される。なお、基板の電源モデルにおいて、端の部分ではインピーダンスが２倍（２ＺＵ）、アドミタンスが１／２もしくは１／４（ＹＵ／２もしくはＹＵ／４）となっているが、これはＰＥＥＣ法では端の部分がこのような値となる。また、メッシュの数及びサイズはあくまでも１例であり、メッシュサイズによりＹＵの値は変動する。
【００６３】
図２１は、図２０で例示されたようなＰＣＢの電源系等価回路モデルを用いて、図７の回路解析処理（Ｓ９）として、回路の過渡解析を行い、電源ノイズ特性として電源電圧変動特性を求めた場合の一例である。この電圧変動特性が、図２の判定基準データベース（４）内より読み込まれる電源ノイズ条件を満たしているか、図２の電源ノイズ条件判定手段（３）内で自動判定が行われることになる。ここで、電源ノイズ条件が、直流電圧ＶＣＣより降下する値がΔＶＤＬ以内であり、かつＬＳＩのスイッチング動作が生じる時間（ｅｘ．ｔ＝０）から電圧変動が収まるまでの戻り時間（例えばスイッチング動作が生じてから電圧変動の幅が１％以内になるまでの時間）がｔＲＬ以内という条件を満たさないといけないとする。
【００６４】
例えば、ＬＳＩへの観測点における電源電圧波形Ａの特性においては、電圧降下値ΔＶＤＡは、ΔＶＤＡ＜ΔＶＤＬという条件は満たしているが、戻り時間ｔＲＡは、ｔＲＡ＜ΔｔＲＬという条件を満たさないので、この電源電圧波形Ａが生じる回路では、ＰＣＢの電源回路はノイズに対し安定でないと判定される。
【００６５】
一方、ＬＳＩへの観測点における電源電圧波形Ｂの特性においては、戻り時間ｔＲＢは、ｔＲＢ＜ΔｔＲＬという条件は満たしているが、電圧降下値ΔＶＤＢは、ΔＶＤＢ＜ΔＶＤＬという条件を満たさないので、この電源電圧波形Ｂが生じる回路でも、ＰＣＢの電源回路はノイズに対し安定でないと判定される。なお、ここでの電源ノイズ条件として電圧降下値と戻り時間の両者で検討することにしたが、電圧降下値だけが条件になっている場合も考えられる。その場合、電源電圧波形Ａが生じる回路においてはＰＣＢの電源回路はノイズに対し安定であると判断され、電源電圧波形Ｂが生じる回路においてＰＣＢの電源回路はノイズに対し安定でないと判定されることになる。
【００６６】
また、図１８で例示されたようなＰＣＢの電源系等価回路モデルである図１９の回路モデルにおいて、電源電圧の時間変動特性として図示された点（この場合はＬＳＩの直下である５５で示した点）での電圧値をモニターしているが、別のモニター点（例えば電源プレーンの端における電源−グランド間の電圧）での電圧値の特性において、電源ノイズ条件が設定されていても良い。こうして、図１８で例示されたようなＰＣＢの電源系等価回路モデルを図７の回路解析処理（Ｓ９）を行った結果より、電源ノイズ特性比較処理（Ｓ３）が、図２における電源ノイズ判定手段内（３）で実行される。そしてその結果、判定基準を満たすかどうかの判定処理（Ｓ４）が、同様に図２における電源ノイズ判定手段（３）内で実行される。
【００６７】
ここで、図２における判定基準データベース（４）内には複数の電源ノイズ条件が用意されており、電源ノイズ特性比較処理（Ｓ３）及び判定処理（Ｓ４）では、電源ノイズ特性導出処理（Ｓ２）において得られる電源ノイズ特性に対応した電源ノイズ条件を自動的に選択して読み込み、比較処理（Ｓ３）及び判定処理（Ｓ４）を行なう、というようなシステム構成とすることも可能である。
【００６８】
例えば、判定基準データベース（４）内に、電源電圧の時間変動特性に対するノイズ条件と電源電圧の周波数特性に対するノイズ条件が用意されているとする。ここで、ＬＳＩ等価回路のモデルとして、図１７（ａ）に示したような電源電流の時間波形を出力するモデルを用い、電源ノイズ特性導出処理（Ｓ２）において、電源ノイズ特性として電源電圧の時間変動特性を求めた場合、それに対応する電源ノイズ条件としては、電源電圧の時間変動に対するものとなるので、判定基準データベース（４）内から電源電圧の時間変動に対するノイズ条件が自動的に選択されて読み込まれることになる。また、図１７（ｂ）に示したような電源電流の周波数特性を出力するモデルを用い、電源ノイズ特性導出処理（Ｓ２）において、電源ノイズ特性として電源電圧の周波数変動特性を求めた場合、それに対応する電源ノイズ条件としては、電源電圧の周波数変動に対するものとなるので、判定基準データベース（４）内から電源電圧の周波数変動に対するノイズ条件が自動的に選択されて読み込まれることになる。
【００６９】
ここで、用意される電源ノイズ条件としては、電源電圧の時間変動特性または周波数特性だけではなく、例えば、ＬＳＩの電源端子電流の時間変動特性または周波数特性等が用意されていても良い。この場合でも、電源ノイズ特性として、ＬＳＩの電源端子電流の時間変動特性が得られた場合には、判定基準データベース（４）内から電源端子電流の時間変動特性が、又、電源端子電流の周波数変動特性が得られた場合には、電源端子電流の周波数変動特性がそれぞれ自動的に選択されることになる。
【００７０】
ここで、判定処理（Ｓ４）において、電源ノイズ特性において判定基準を満たさない、と判定されたとき、容量モデル追加処理（Ｓ１０）が、図２における容量モデル追加手段（１１）内で実行される。ここでは、判定基準データベース内に、“電源ノイズ条件を満たさない場合、一定量の容量セルをＬＳＩチップ内に追加する”というルールが決められており、予めＬＳＩの設計情報及びデータベースの入力処理（Ｓ２２）により図２の入力装置（１）により入力されていた容量セルの等価回路モデルが、ある一定量分、ＬＳＩ等価回路モデル内に追加される。この処理により、ＬＳＩは容量セルがある一定値分追加された新たな構造のＬＳＩとなり、この新たな構造情報が入力され、再度等価回路モデル生成処理（Ｓ８）が実行される。
【００７１】
そして、図７における判定処理（Ｓ４）において判定基準を満たすまで、同じ処理が繰り返される。ここで、容量セルモデル４１は、図２０（ａ）に示したように、動作部分モデル３１及びアドミタンスモデル３２に対して並列に追加されても良いが、実際の接続情報を反映して図２０（ｂ）のように、電源分配回路３３内に接続されるような構造で追加されても良い。
【００７２】
また、この処理は、図１１に示すＬＳＩ等価回路モデルの生成のフローチャートにおいては内部容量モデル追加処理（Ｓ２７）であり、作成されたＬＳＩの動作部分モデルとアドミタンスモデルと電源分配回路モデルに、容量セルモデルが追加され、モデル結合処理（Ｓ２６）において、これらのモデルが結合され、容量セルが追加されたＬＳＩの等価回路モデルが生成されることになる。
【００７３】
ここで、容量セルの追加により、ＬＳＩの電源分配回路や、動作部分、アドミタンスの形状に変更を伴わない場合には、ＬＳＩ等価回路モデルを構成する各モデルの生成処理（Ｓ２３からＳ２５）の処理は行われず、前回生成されたＬＳＩ等価回路モデルがそのまま使用されても良い。同様に、容量セルの追加により基板の電源系の構造情報に影響が無い場合、図１０に示す基板等価回路モデル生成処理は行われず、前回生成された基板等価回路モデルがそのまま使用されても良い。
【００７４】
前述した処理を行い、判定処理（Ｓ４）により電源ノイズ特性において判定基準を満たす、と判定されたとき、搭載容量比較処理（Ｓ６）が、図２における搭載容量条件判定手段（６）において行われる。ここで、判定基準データベース（４）に格納された搭載容量条件の判定基準の一例として、ＬＳＩのデータベース内にある追加可能な容量セルのサイズ（以下、「搭載容量サイズ」とも記述する）と、判定処理（Ｓ４）で電源ノイズ特性において判定基準を満たすと判定されたときに追加されている容量値を持つ容量セルのサイズ（以下、「必須追加容量サイズ」）とを比較し、前者が後者以上の値の場合、ＬＳＩチップ内に追加内部容量値が搭載可能である、というものが用意されていたとする。
【００７５】
この搭載容量比較処理（Ｓ６）による判定結果が、図２の出力装置（７）に、出力されることになる。この時出力される結果としては、ＰＣＢの電源回路がノイズに対し安定に設計されているかどうかの判定結果、安定に設計されていない場合に必要なＬＳＩへの追加内部容量値、及びその追加内部容量値がそのＬＳＩチップに搭載可能かどうかの判定結果のみでなく、内部容量が追加される前後でのそれぞれの電源ノイズ特性、及びそれぞれの電源系等価回路モデル、電源ノイズ条件、搭載容量条件との比較が図示された結果等が含まれていても良い。これらの結果により、どれだけのマージンを持った設計となっているか、どの周波数範囲で問題があるか等を絶対量で評価することが可能となる。
【００７６】
本実施の形態において、ＰＣＢの電源回路の等価回路モデルの生成処理、電源ノイズ特性の解析処理、及びＬＳＩが安定に動作するように設計されているかどうかの判定処理は、入力したデータに対し一定の処理を行わせるだけであるので、自動化が可能であり、ＬＳＩやプリント基板配線について深い知識を有さない人間でも、容易に電源回路が安定かつ低ノイズに設計されているかどうかの判定を行うことが出来る。また、ＬＳＩの等価回路モデルの作成手法及び装置は、既存の技術を流用することが可能であり、基板の等価回路モデル作成用のフィールドソルバや回路解析ツールも市販のものを流用することが可能であるので、本発明のシステムは容易に構築すること可能である。
【００７７】
また、このようにＰＣＢ上の一種類の電源系においてその電源回路が安定に設計されているかどうか、ＬＳＩチップ内に追加容量をどれだけ追加すれば安定に動作するか、実際にＬＳＩ内に安定動作するだけの容量を追加することが可能かどうかを自動的に判定することが出来るので、順次、他の電源系にも同じ処理を繰り返すことで、ＰＣＢ上の電源系全てが構成する電源回路が安定に設計されているかどうか、ＬＳＩチップ内に追加容量をどれだけ追加すれば安定に動作するか、実際にＬＳＩ内に安定動作するだけの容量を追加することが可能かどうかを自動的に判定することも可能になる。
（第３の実施の形態）
次に、本発明の第３の実施の形態について図面を参照して詳細に説明する。
【００７８】
図３に、本発明の第３の実施の形態のシステム構成を示す。
【００７９】
第３の実施の形態は、図２に示す第２の実施の形態のシステム構成に、チップサイズ変更手段（１２）を備えた構成になっている。このチップサイズ変更手段（１２）は、搭載容量条件判定手段（６）で、ＬＳＩチップが追加容量に対し電圧変動条件を満たさないと判定されたときには、入力装置から入力されるＬＳＩのチップサイズ、またそれに伴うパッケージや基板の情報の変更を行い、変更された回路記述の情報を電源ノイズ等価回路解析手段（８）内に入力する手段である。このチップサイズ変更手段（１２）を備えることにより、常にＰＣＢの電源回路を安定な構造に設計し直すことが可能になる。
【００８０】
図８は、本発明の第３の実施の形態の処理を示したフローチャートである。このフローチャートは、図７に記述された第２の実施の形態の処理を示したフローチャートにおいて、搭載容量比較処理（Ｓ６）及び判定処理（Ｓ１１）を行い、判定基準を満たさなかった場合、ＬＳＩのチップサイズを変更し、回路の構造を変更して再度入力する処理（Ｓ１２）が備えられたフローチャートである。
【００８１】
図７のフローチャートと同様、図３の入力装置（１）から回路情報の入力処理（Ｓ１）が行われ、図３の等価回路モデル生成手段（９）内で、入力された情報からＰＣＢの電源系等価回路モデルの生成処理（Ｓ８）が行われ、図３の演算手段（１０）内で電源系等価回路モデルを用いた回路解析処理（Ｓ９）が行われ、図３の電源ノイズ判定手段（３）において、解析された電源ノイズ特性と図３の判定基準データベース（４）から読み込まれる電源ノイズ条件との比較処理（Ｓ３）が行われた後、電源ノイズ条件を満たすかどうかの判定処理（Ｓ４）が行われる。
【００８２】
この処理で判定基準を満たさない場合、容量モデル追加処理（Ｓ１０）が、図３の容量モデル追加手段（１１）内で行われ、容量モデルが追加される新たな入力情報により再度、電源系等価回路モデルの生成処理（Ｓ８）が行われる。一方、判定処理（Ｓ４）で判定基準を満たした場合、搭載容量比較処理（Ｓ６）及び判定処理（Ｓ１１）が、図３の搭載容量条件判定手段（６）内で行われる。
【００８３】
ここで、判定基準を満たさなかった場合、チップサイズ変更処理（Ｓ１２）が、図３のチップサイズ変更手段（１２）において行われる。具体的な手段の一例として、搭載容量サイズが必須追加容量サイズより小さい場合、そのＬＳＩチップを構成する全トランジスタ数と動作するトランジスタ数等の能力は等しいが、チップサイズがより大きく、搭載容量サイズがより大きいＬＳＩチップに変更する、という変更が行われるとする。このとき、より大きいＬＳＩチップの情報は、予めＬＳＩのデータベース内に格納されていて、回路情報の入力処理（Ｓ１）により入力されているとし、具体的な変更の方法は、判定基準データベース内に記されているものとする。
【００８４】
そして、再度新たなチップサイズのＬＳＩの情報を入力して、再度等価回路モデル生成処理（Ｓ８）が実行される、という作業を繰り返す。ここで、等価回路モデル生成処理（Ｓ８）において、前のステップで作成された電源系等価回路モデルを構成する各要素モデルは既に存在しているので、図９における電源系等価回路モデルの構造を変更して再度モデルを生成する処理（Ｓ１３〜Ｓ１７）を行う際に、入力される情報が変更される部分だけを変更するだけにする、としても良く、その方が現実的である。そして、搭載容量判定処理（Ｓ１１）において判定基準を満たした場合、結果出力処理（Ｓ７）が実施され、結果が図３の出力装置（７）に出力されることになる。
【００８５】
図１２は、図８におけるチップサイズ変更処理（Ｓ１２）の具体的処理を示したフローチャートである。まず、図３の判定基準データベース（４）に従い、従来のものと全トランジスタ数と動作するトランジスタ数等の能力は等しいがチップサイズがより大きいＬＳＩのチップへの変更を行なうチップ変更処理（Ｓ２８）を行なう。次に、チップが変更になることにより電源分配回路やパッケージの情報などを、自動的に選択し、既に求められている必要な追加する内部容量の情報と組み合わせ、ＬＳＩの入力情報を変更するチップ構成情報処理（Ｓ２９）が行われ、チップサイズ変更処理（Ｓ１２）が終了する。
【００８６】
また、図２２にＬＳＩチップサイズと容量セルのイメージ図を示すが、図２２（ａ）の状態では、ＬＳＩチップ７３における搭載容量サイズは、追加しなければならない容量セル７４の必須追加容量サイズより小さい為、このままではＰＣＢ上でＬＳＩが安定動作しないことになる。そこで、図２２（ｂ）のようにより大きいチップサイズのＬＳＩチップ７５に変更させることで、搭載容量サイズが、容量セル７４の必須追加容量サイズより大きくなり、ＰＣＢ上でＬＳＩが安定動作する構造を生成することになる。
【００８７】
また、図３の出力装置（７）に出力される情報としては、ＰＣＢの電源回路がノイズに対し安定に設計されているかどうかの判定結果、安定に設計されていない場合に必要なＬＳＩへの追加内部容量値、及びその追加内部容量値が搭載可能なＬＳＩチップの情報のみでなく、内部容量が追加される前後、及びＬＳＩのチップサイズが変更される前後でのそれぞれの電源ノイズ特性、及びそれぞれの電源系等価回路モデル、電源ノイズ条件、搭載容量条件との比較が図示された結果等が含まれていても良い。これらの結果により、どれだけのマージンを持った設計となっているか、どの周波数範囲で問題があるか等を絶対量で評価することが可能となる。
【００８８】
本実施の形態により、安定に設計された電源回路を有するＰＣＢの構造が得られ、その電源ノイズ特性も求めることが出来る。また、図３の判定基準データベース（４）内に、電源ノイズ条件を満たさない場合における、ＬＳＩの構造変更の為の変更指針が予め用意されていれば、自動的にＰＣＢの電源回路が電源ノイズ条件を満たすように構造が変更される。また、電源系等価回路モデルの生成処理、電源ノイズ特性の解析処理、及びＰＣＢのＬＳＩが安定に動作するかどうかの判定処理は入力したデータに対し一定の処理を行わせるだけであるので、自動化が可能であり、ＬＳＩやプリント基板配線について深い知識を有さない人間でも、容易に安定に設計された電源回路を有するＰＣＢを設計することが出来る。
【００８９】
また、ＬＳＩの等価回路モデルの作成手法及び装置は、既存の技術を流用することが可能であり、基板の等価回路モデル作成用のフィールドソルバや回路解析ツールも市販のものを流用することが可能であるので、本発明のシステムは容易に構築すること可能である。
【００９０】
また、このようにＰＣＢ上の一種類の電源系において、その電源回路が安定に設計されているかどうかの判定、もしくはＬＳＩチップ内に追加容量を追加して安定に動作する構成への変更を、自動的に実行することが可能になるので、順次、他の電源系にも同じ処理を繰り返すことで、ＰＣＢ上の電源系全てにおいて、電源回路が安定に設計されているかどうかの判定、もしくはＬＳＩチップ内に内部容量を追加して安定に動作する構成への変更を、自動的に実行することも可能になる。
（第４の実施の形態）
次に、本発明の第４の実施の形態について図面を参照して詳細に説明する。
【００９１】
図４に、本発明の第４の実施の形態のシステム構成を示す。
【００９２】
第４の実施の形態は、図２に記述された第２の実施の形態のシステムに、各入力情報及びデータベースが記憶された記憶装置（１３）が備えられたシステムである。記憶装置（１３）内には、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベース、追加される容量セルの情報等であるＬＳＩデータベース（１４）と、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品データベース（１５）と、判定基準データベース（４）が記憶されている。
【００９３】
このシステムにおいて、図７のフローチャートにおける基板等価回路モデルを生成する為の回路の設計情報を図２の入力装置（１）によって入力する代わりに、必要に応じて記憶装置（１３）内にあるＣＡＤデータと部品データベース（１５）から必要なデータを自動的に抽出させることが可能である。ここで述べているＣＡＤデータにおける電源等の配線情報には、一般的に、配線幅や、配線ルートのＸＹ２軸座標によるルート指定や、配線全長等の情報が含まれ、さらには、接続先の部品名称や型番などの情報を含んでいる。
【００９４】
従って、接続先の部品名称から、部品データベースの中でその部品の等価回路モデルを探索し、モデルを選択するという方法を行うことも可能であり、またより実際的である。またこのとき、入力されたＣＡＤデータ（１５）と連動し、記憶装置（１３）内にある複数のＬＳＩの設計情報及びＬＳＩデータベース（１４）、及び複数の判定基準データベース（４）から、必要なデータを抽出することも可能であり、またより実際的である。
【００９５】
具体的には、ＣＡＤデータから電源回路に接続されるＬＳＩの名称及びパッケージのデータ等を自動的に抽出し、必要なＬＳＩの全回設計情報とパッケージや電源分配回路の情報、追加される容量セルの情報等が含まれたＬＳＩデータベース、及びその電源回路における電源ノイズ条件の情報が自動的に選択され入力されるような方法である。このとき、入力装置（１）は使用しなくても良いし、入力を開始する為のアクションを入力する為だけに使用しても良い。この処理は、図１０におけるＳ１０３とＳ１０４、及び図１１におけるＳ１０５に相当する。
【００９６】
さらに、図４の電源ノイズ条件判定手段（３）によって得られた結果を、記憶装置（１３）内にあるＣＡＤデータ（１５）の中に出力することも可能である。この処理は図７におけるＳ１０１である。具体的にはＣＡＤ上に表示されたＰＣＢの電源回路における基板の電源配線や、接続されている対策部品の情報にエラーが書き込まれる。
【００９７】
例えば、ＣＡＤデータを図として表示した場合、その電源回路を構成する部分の色が変わっている等のアラームが出力されるような構造にすれば、ユーザーがその電源回路がノイズの面で安定になっておらず、対策を行う必要が一目で判るようになる。また、図４の搭載容量条件判定手段（６）によって得られた結果を、記憶装置（１３）内にあるＬＳＩ設計情報＋ＬＳＩデータベース（１４）の中に出力することも可能である。
【００９８】
この処理は、図７におけるＳ１０２である。具体的には、搭載容量条件を満たした場合には、ＬＳＩの構造情報が、求められた容量が既に追加されている構造の情報に書き変わる、もしくは、搭載容量条件を満たさない場合、ＬＳＩの情報の中に、追加内部容量はどれだけ必要だが、このＬＳＩチップにはそれだけの容量が入らない、という情報が追加される、といった例が挙げられる。このように、情報が書き変えられることにより、設計者側がどのような対策を行えば良いかの指針も得られることになる。
（第５の実施の形態）
次に、本発明の第５の実施の形態について図面を参照して詳細に説明する。
【００９９】
図５に、本発明の第５の実施の形態のシステム構成を示す。
【０１００】
第５の実施の形態は、図３に記述された第３の実施の形態のシステムに、各入力情報及びデータベースが記憶された記憶装置（１３）が備えられたシステムである。記憶装置（１３）内には、第４の実施の形態と同様に、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベース、追加される容量セルの情報等であるＬＳＩデータベース（１４）と、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品データベース（１５）と、判定基準データベース（４）が記憶されている。
【０１０１】
このシステムにおいて、図８のフローチャートにおける基板等価回路モデルを生成する為の回路の設計情報を図３の入力装置（１）によって入力する代わりに、必要に応じて記憶装置（１３）内にあるＣＡＤデータと部品データベース（１５）から必要なデータを自動的に抽出させることが可能である。ＣＡＤデータにおける基板の電源系において、接続先の部品名称から、部品データベースの中でその部品の等価回路モデルを探索し、モデルを選択するという方法を行うことも可能であり、またより実際的である。また、このとき、入力されたＣＡＤデータ（１５）と連動させ、記憶装置（１３）内にある複数のＬＳＩの設計情報及びＬＳＩデータベース（１４）、及び複数の判定基準データベース（４）から、必要なデータを抽出することも可能であり、またより実際的である。
【０１０２】
具体的には、ＣＡＤデータから電源回路に接続されるＬＳＩの名称及びパッケージのデータ等を自動的に抽出し、必要なＬＳＩの全回設計情報とパッケージや電源分配回路の情報が含まれたＬＳＩデータベース、及びその電源回路における電圧変動条件及び電圧周波数条件の情報が自動的に選択され入力されるような方法である。このとき、第４の実施の形態と同様に、入力装置（１）は使用しなくても良いし、入力を開始する為のアクションを入力する為だけに使用しても良い。そして、図８のフローチャートにおいてチップサイズ変更処理（Ｓ１２）を行う際には、図５の記憶装置（１３）内にあるＣＡＤデータ及び部品データベース（１５）、及びＬＳＩの設計情報とＬＳＩデータベース（１４）に直接アクセスし、ＬＳＩチップ変更とそれに基づく構造の変更等の処理が行われ、ＣＡＤデータがその処理によって記述が変更される。
【０１０３】
この処理は、図８におけるＳ１０６、Ｓ１０７、及び図１２におけるＳ１０８に相当する。従って、処理が終了した際には、ＰＣＢの電源回路には、ＬＳＩが安定動作する構成になっており、自動的に安定なＰＣＢの電源回路が得られ、より実際的なシステム構成になっている。なお、このときＣＡＤデータにおける電源回路は、ＬＳＩに容量を追加したときには電源系の色を変える、もしくはＬＳＩのチップサイズを変更する、といった処理を行なうことで、設計者にとって、どのような処理が行われたかが一目で判るようにすることも可能である。
【実施例】
【０１０４】
次に、具体的な実施例を用いて、本発明の動作を説明する。
（第１実施例）
図２３は、解析すべきＰＣＢの一例であり、パッケージを持つＬＳＩが基板寸法２００［ｍｍ］×３００［ｍｍ］の一面を覆うベタの電源層に実装され、直流電源からベタ電源に直流電圧３．３Ｖが供給され、電源回路が構成されているという構造である。この電源回路がノイズに対し安定に設計されているかどうか、設計されていなければ、ＬＳＩ内部に容量を追加することが可能かどうかを、本発明のシステムを用いて検証を行う。
【０１０５】
先ず、システムとしては、図４に示される第四の実施の形態に記述されたものを用いる。
【０１０６】
先ず、図７の回路設計情報入力処理（Ｓ１）が行われる。ここでは、入力装置（１）から入力情報を取り込むという信号を発生させ、記憶装置（１３）内に記憶されたＣＡＤデータと部品データベース（１５）から、図２３に示されるＰＣＢのＣＡＤデータ及び実装されている部品の等価回路を含んだデータベースが入力される。そのＣＡＤデータと連動し、同時に記憶装置（１３）内に記憶されたＬＳＩ設計情報とＬＳＩデータベース（１４）から、実装されているＬＳＩの全回路設計情報を含んだ設計情報、ＬＳＩのレイアウト情報、ＬＳＩを構成している部品やパッケージの等価回路、及び追加される容量セルのレイアウトデータと等価回路モデル等を含んだデータベースが入力される。
【０１０７】
また、同時に、記憶装置（１３）内に記憶された判定基準データベース（４）から、図２３に示されるＰＣＢにおける電源ノイズ条件が入力される。この電源ノイズ条件には、観測点の情報とその箇所での電圧の時間変動特性の判定条件が含まれているとし、観測点は図２３に示したように、ＬＳＩの直下の点であるとする。この処理が、図７の回路設計情報入力処理（Ｓ１）に相当する。また、この処理は、図９におけるＳ１３及びＳ１５に相当し、厳密に説明すると、ＣＡＤデータの入力は、図１０のＳ１０３、部品データベースの入力は、図１０のＳ１０４、ＬＳＩ設計情報とデータベースの入力は、図１１のＳ１０５の各処理に相当する。
【０１０８】
次に、図７における等価回路モデル生成処理（Ｓ８）が行われる。先ず、図９に示すＳ１３、Ｓ１４の一連の処理である、基板等価回路モデルの作成処理が、図４に示す等価回路モデル生成手段（９）内で行われる。既に基板情報入力処理（Ｓ１３）、または図１０における基板構造情報の入力処理（Ｓ１８）は、ＣＡＤデータの入力処理（Ｓ１０３）としてなされている。その次のステップとして、基板等価回路モデル生成処理（Ｓ１４）が行われる。
【０１０９】
この処理において、図１０におけるソルバ処理（Ｓ１９）が、図４に示す等価回路モデル生成手段（９）内に備えられたフィールドソルバを用いて実行される。ここでフィールドソルバに入力される、ＰＣＢの基板構造の入力情報は、図１３（ａ）または図１３（ｂ）に示されるような電源配線の形状、及び材料定数であり、ＣＡＤデータからの入力処理（Ｓ１０３）により得られている。
【０１１０】
この例では、電源パターンは、図１３（ａ）に示すように層構造になっており、電源基板における電源の水平面寸法、電源層の厚みｔ−ｖｃｃ、グランド層の厚みｔ−ｇｎｄ、各絶縁層の厚みｔ−ｉｎ、及び各同導電層の導電率σ、各絶縁層の比誘電率εｒ及び誘電正接ｔａｎδの値より、図１４（ｂ）に示したようなメッシュ構造の等価回路モデルを作成する。また、ＺＵ及びＹＵのパラメータは、基板モデルのメッシュサイズに左右されるが、ここでは基板情報の入力の際に、”モデルのメッシュサイズは１［ｍｍ］×１［ｍｍ］とする”という情報が同時に入力され、それに従いモデルが作成されるとする。
【０１１１】
こうして具体的に、ＲＵ＝７．３７９［ｍΩ］、ＬＵ＝１．２５７［ｎＨ］、ＣＵ＝３．８０７［ｐＦ］、ＧＵ＝８．６１２ｅ−５［Ｓ］である基板の電源のメッシュモデルが生成されたとする。また、基板に実装された部品に関しての、部品データ入力処理（Ｓ２０）も、部品データベースの入力処理（Ｓ１０４）としてなされている。
【０１１２】
次に、図１０におけるモデル結合処理（Ｓ２１）が実行され、生成されている基板モデルと実装されているＬＳＩ以外の部品のモデルが結合される。この例では、部品データベースからの入力処理（Ｓ１０４）にて入力された直流電源及びチップコンデンサのモデルが、ＣＡＤデータ上で直流電源及びチップコンデンサが実装されている位置の基板のモデルに結合されるという処理が行われる。こうして、基板等価回路モデルが、図４に示す等価回路モデル生成手段（９）内で作成される。
【０１１３】
次に、図９に示すＬＳＩ等価回路モデル生成処理（Ｓ１６）が、図４に示す等価回路モデル生成手段（９）内で行われる。既にＬＳＩ情報入力処理（Ｓ１６）または図１１におけるＬＳＩ設計情報及びＬＳＩデータベース入力処理（Ｓ２２）は、ＣＡＤデータの入力に対応して、図４の記憶装置（１３）内からのＬＳＩ設計情報とＬＳＩデータベースの自動入力処理（Ｓ１０５）としてなされている。
【０１１４】
次に、図１１における動作部分モデル生成処理（Ｓ２３）が行われ、入力されたＬＳＩ設計情報とＬＳＩデータベースより、ＬＳＩの動作部分のモデルが生成される。ここでは、特許文献３に記述された方法より得られたトランジスタ記述のゲート回路のモデルを、電流源に変換するという手法で生成されたとする。ここで、２４［ＭＨｚ］でスイッチング動作を起こすＬＳＩの電源端子を流れる電流を模示した動作部分モデルが生成されたとする。
【０１１５】
次に、図１１におけるＬＳＩのアドミタンスモデル生成処理（Ｓ２４）が行われ、ＬＳＩの等価アドミタンスのモデルが生成される。ここでは、特許文献３に記述された方法を適用し、得られた回路の等価内部容量をまとめるという手法で生成されたとする。次に、図１１におけるＬＳＩの電源分配回路モデル生成処理（Ｓ２５）が行われ、ＬＳＩのパッケージを含めた電源分配回路の等価回路モデルが生成される。ここでは、部品データベース内に電源分配回路及びパッケージモデルが用意されていたとし、既にこの情報が入力されているので、特に何も処理は行われないとする。もし、ＬＳＩ内の電源配線等が、図１３（ｂ）における基板配線のような情報で記述されていたとしたら、等価回路モデル生成手段（９）内に備えられたフィールドソルバによるソルバ処理により、等価回路モデルが生成される必要がある。
【０１１６】
次に、図１１におけるモデル結合処理（Ｓ２６）が実行され、ＬＳＩの動作部分モデル、等価アドミタンスモデル、及び電源分配回路モデルが結合され、ＬＳＩ等価回路モデルが、図４に示す等価回路モデル生成手段（９）内で作成される。
【０１１７】
次に、図９に示す電源系等価回路モデル生成処理（Ｓ１７）が、図４に示す等価回路モデル生成手段（９）内で行われる。生成された基板等価回路モデルとＬＳＩ等価回路モデルが、図２３に示すＰＣＢ上のＬＳＩの位置を反映して結合され、求めるべきＰＣＢの等価回路モデルが、図４に示す等価回路モデル生成手段（９）内で作成される。
【０１１８】
図２４が、図２３の等価回路モデルの一例である。直流電源の等価回路モデル（Ｒ＝６００［ｍΩ］、Ｌ＝２．４５［ｎＨ］が直列に接続されるＶ＝３．３［Ｖ］の直流電源）（９３）、チップコンデンサ（４個）の等価回路モデル（Ｒ＝４００［ｍΩ］、Ｌ＝２．６０［ｎＨ］が直列に接続されるＣ＝０．１［μＦ］の素子モデル）（９４）、及びＬＳＩ等価回路モデル（９２）が、１［ｍｍ］×１［ｍｍ］で分割された基板等価回路モデル（９１）上に接続された構成になっている。
【０１１９】
また、ＬＳＩのパッケージモデル（９９）は、図２４に示したようにＬＣＲのラダー回路で表現された形になっており、ＬＰＫＧ＝０．４７９［ｎＨ］、ＲＰＫＧ＝０．３６６［ｍΩ］、ＣＰＫＧ＝１２．９６［ｐＦ］である。また、電源分配回路のモデル（９８）は、１０［Ω］の直列抵抗が電源側とグランド側にそれぞれ存在する構造であり、等価アドミタンスモデル（９７）は、３０００［ｐＦ］の容量に２．０［ｍΩ］の抵抗が直列に接続されたモデルになっている。また動作部分モデル（９６）は、図に示したような電流波形が２４［ＭＨｚ］周期で繰り返し流れるというモデルとなっている。
【０１２０】
次に、図７に示す回路解析処理（Ｓ９）が、図４に示す演算手段（１０）内で実行される。ここで、先の回路設計情報入力処理（Ｓ１）で、電源ノイズ条件は観測点における電圧の時間変動特性の判定条件とされている為、自動的に求められる特性は、図２３のＰＣＢの観測点（８５）における電圧の時間変動特性となる。そこで、先の処理で生成されている図２４に示される等価回路モデルを用いて、図４の演算手段（１０）内に備えられた回路解析エンジンにより過渡解析され、観測点における電圧の時間変動特性が導出される。得られた電圧変動特性は図２６に示される時間波形になる。
【０１２１】
次に、図７に示す電源ノイズ特性と判定基準との比較処理（Ｓ３）、及び判定処理（Ｓ４）が、図４に示す電源ノイズ条件判定手段（３）内で実行される。ここで、図４に示す判定基準データベース（４）より入力された電源ノイズ条件と解析された電源ノイズ特性を比較し、電源ノイズ特性が判定基準を満たすかどうかを判定する。ここで電源ノイズ条件は、下限電圧閾値 Ｖｔｈ＝３．０６９［Ｖ］（７％の電圧降下）であったとし、電圧の時間変動特性が一瞬でもこの閾値より下回ったら判定基準を満たさないとする。図２６にはＶｔｈの特性も併記してあるが、この図より、等価回路モデルを用いた過渡解析により導出された電圧の時間変動特性は、常にＶｔｈより大きくなっている為、判定基準が満たされていると判定される。
【０１２２】
次に、図７における追加内部容量と判定基準との比較処理（Ｓ６）が行われる。ここでの判定基準である搭載容量条件であるが、これはＬＳＩデータベース内のＬＳＩの容量搭載可能面積と、容量セルの面積の情報から自動的に決定される量であるとする。しかし今回においては、先の処理において、ＬＳＩ内に容量を追加しなくても電源ノイズ条件を満たしているため、追加内部容量は０である。従って、自動的に搭載容量条件を満たしていることになる。
【０１２３】
次に、図７における結果出力処理（Ｓ７）が行われ、電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）における判定結果（電源ノイズ条件を満たす）及び追加内部容量と判定基準との比較処理（Ｓ６）における判定結果（搭載容量条件を満たす）が、図４の出力装置（７）に出力され、一連の処理が終了する。ここでは同時に、図２４に記述されたＰＣＢの等価回路モデル、及びそのモデルを使用した解析比較結果である図２６に示された特性が出力されても良い。
【０１２４】
また、同時に、図７におけるＣＡＤデータへの結果出力処理（Ｓ１０１）が行われ、図４の記憶装置（１３）内のＣＡＤデータ（１５）の記述が変更されるとする。ここでは、ＣＡＤデータ内の基板電源配線に、電源ノイズ条件を満たすというメッセージが書き込まれ、図２３のＣＡＤデータが図示された際、基板電源配線の色が例えば水色に変化して、電源ノイズ条件を満たすということがすぐ判るようになる。以上の処理により、図２３に示されたＰＣＢの電源回路がノイズに対し安定に設計されているかどうかが自動的に判定される。
（第２実施例）
次に、先程の例と良く似た別の実施例を用いて本発明の動作を説明する。
【０１２５】
今回の例では、先の実施例と同様に図２３のＰＣＢを、図４に示される第４の実施の形態に記述されたシステムを用いて、電源回路がノイズに対し安定に設計されているかどうかを自動的に判定する。このとき電源ノイズ条件は先の例とは異なり、下限電圧閾値 Ｖｔｈ＝３．１３５［Ｖ］（５％の電圧降下）であったとし、電圧の時間変動特性が一瞬でもこの閾値より下回ったら判定基準を満たさない、という条件であったとする。その場合には、判定結果が変更される為、本システムを使用した場合、一部別の処理が行われ、別の結果が出力されることになる。
【０１２６】
先ず、図７における回路設計情報入力処理（Ｓ１）、等価回路モデル生成処理（Ｓ８）、回路解析処理（Ｓ９）の各処理が続けて行われる。これらの処理の内容は、先述の実施例のものと全く同じものである。
【０１２７】
次に、図７に示す電源ノイズ特性と判定基準との比較処理（Ｓ３）、及び判定処理（Ｓ４）が、図４に示す電源ノイズ条件判定手段（３）内で実行され、図４に示す判定基準データベース（４）より入力された電源ノイズ条件と解析された電源ノイズ特性を比較し、電源ノイズ特性が判定基準を満たすかどうかを判定する。ここで電源ノイズ条件は先程の例と異なり、Ｖｔｈ＝３．１３５［Ｖ］となっている。図２７に、等価回路モデルを用いた過渡解析により導出された電圧の時間変動特性と、Ｖｔｈの特性とを併記しているが、電圧の時間変動特性において、電圧がＶｔｈを下回る時間が存在している為、判定基準が満たされていないと判定される。
【０１２８】
次に、判定処理（Ｓ４）により、判定基準が満たされていないと判定された為、図７の容量モデル追加処理（Ｓ１０）が、図４に示す容量追加手段（１１）内で実行される。ここでは、判定基準データベース（４）内に、“電源ノイズ条件を満たさない場合、ＬＳＩ内部に容量セルを５００［ｐＦ］分ずつ追加する”という変更指針が用意されているとし、その指針に従い、容量セルを５００［ｐＦ］分追加することにする。ここでは、具体的には、入力されたＬＳＩデータベースの中に、容量セル５００［ｐＦ］分の等価回路モデルが用意されており、そのモデルを先述した処理にて作成されたＬＳＩ等価回路モデル内に追加することで、内部容量の追加されたＬＳＩ等価回路モデルを作成する。この処理は、図１１における内部容量モデル追加処理（Ｓ２７）である。
【０１２９】
そして再度、図７における等価回路モデル生成処理（Ｓ８）に戻り、容量モデルを追加したＬＳＩ等価回路モデルを用いて電源系等価回路モデルを生成する。そして、再び図７の回路解析処理（Ｓ９）、電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）を行なう。この判定処理（Ｓ４）により再び判定基準を満たさないと判定された場合、変更指針に従い、図７の容量モデル追加処理（Ｓ１０）で再度５００［ｐＦ］分の容量セルを追加するという処理が行われ、再度図７の等価回路モデル生成処理（Ｓ８）に戻るという繰り返し処理が行われる。
【０１３０】
一方、判定処理（Ｓ４）により判定基準を満たすと判定された場合、追加した容量の情報を得て、次の処理に進む。この回路では実際、容量セルを２５００［ｐＦ］分追加した場合（判定処理（Ｓ４）で４回判定基準を満たさなかった場合）に、図２８に示したような電圧の時間変動特性が得られ、併記したＶｔｈの特性を常に満たしているため、判定基準が満たされていると判断され、次の処理に進む。また、このときの電源系等価回路モデルは、図２５に示したような構造になっている。参考の為、容量セルが２０００［ｐＦ］分追加された場合の電圧の時間変動特性を図２９に示すが、このときの電圧の時間変動特性において、電圧がＶｔｈを下回る時間が存在している為、やはりＶｔｈ＝３．１３５［Ｖ］の場合においては、判定基準を満たしておらず、再度容量セルを５００［ｐＦ］分追加して、図２８のような電圧の時間変動特性が得られるまで操作は繰り返されることになる。
【０１３１】
判定処理（Ｓ４）により、判定基準が満たされた場合、追加内部容量と判定基準との比較処理（Ｓ６）が、図４における搭載容量条件判定手段（６）内で行われる。ここで、図４に示す判定基準データベース（４）より入力された搭載容量条件と、電源ノイズ条件を満たす為に必要な追加内部容量とを比較する。ここで搭載容量条件は、ＬＳＩデータベース内にあるレイアウト情報の中の、ＬＳＩチップ内部に容量セルを搭載可能な領域の面積と、容量セルの面積から導出され、ここでは２０００［ｐＦ］分であったとする。ここで、追加する容量セルが決まっていれば、レイアウト情報から算出するのではなく、最初から与えられたＬＳＩのチップ毎に、搭載容量条件が具体的な容量値で与えられていても良い。先の処理で、容量セルは２５００［ｐＦ］分追加しなくては図２８に示すような電源ノイズ条件を満たす電圧の時間変動特性を得られないので、搭載容量条件を満たしていない、と判定される。
【０１３２】
次に、図７における結果出力処理（Ｓ７）が行われ、電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）における判定結果（容量セルを追加しない場合電源ノイズ条件を満たさず、２５００［ｐＦ］分容量セルを追加すれば電源ノイズ条件を満たす）、内部容量と判定基準との比較処理（Ｓ６）における判定結果（搭載容量条件を満たさない）が、図４の出力装置（７）に出力され、一連の処理が終了する。ここでは同時に、図２４及び図２５に記述されたＰＣＢの等価回路モデル、及びそのモデルを使用した解析比較結果である図２８に示されたような特性が出力されても良い。また同時に、図７におけるＣＡＤデータへの結果出力処理（Ｓ１０１）が行われ、図４の記憶装置（１３）内のＣＡＤデータ（１５）の記述が変更される。ここでは、ＣＡＤデータ内の基板電源配線に、電源ノイズ条件は現状のままでは満たされないというメッセージが書き込まれ、図２３のＣＡＤデータが図示された際、基板電源配線の色が例えば赤色に変化して、対策を行わなければ電源ノイズ条件を満たされないということがすぐ判るようになる。
【０１３３】
また、同時に、図７におけるＬＳＩ設計情報への結果出力処理（Ｓ１０２）が行われ、図４の記憶装置（１３）内のＬＳＩの設計情報（１４）の記述が変更される。ここでは、“電源回路をノイズに対し安定にするには２５００［ｐＦ］分の容量セルを追加する必要があるが、搭載容量条件を満たさない為、容量セルをＬＳＩ内部に追加する処理では、電源回路をノイズに対し安定にすることは出来ない”といったメッセージが書き込まれる。また、その結果を反映し、図２３のＣＡＤデータが図示された際、ＬＳＩが表示される部分の色を、例えば紫色にすることによって、このＬＳＩチップは搭載容量条件を満たしていない、ということがすぐ判るようになる。以上の処理により、図２３に示されたＰＣＢの電源回路がノイズに対し安定に設計されているかどうか、及びＬＳＩチップ内に容量セルを追加することで、ノイズに対し安定に設計し直すことが可能かどうか自動的に判定される。
【０１３４】
このように変更指針に従い、ＬＳＩに内部容量を追加する変更を行っても電源ノイズ条件において判定基準を満たさなかった場合にも、次の変更指針が用意されており、判定基準を満たすまで回路構造の変更を行わせることで、自動的にノイズに対し安定に設計されたＰＣＢの電源回路の構造を得ることが可能になり、同時に搭載されているＬＳＩチップにおいて、その構造が実現が出来るかどうかも自動的に判定することが可能になる。なお、変更指針は１種類でなくても良く、「電源ノイズ条件を満たさなかった場合、容量セルをＬＳＩ内部に２５０［ｐＦ］分追加する。
【０１３５】
それでも電源ノイズ条件を満たさなかった場合、容量セルをＬＳＩ内部に更に５００［ｐＦ］分追加する。それでも・・・」といった様に、段階毎に別の変更指針を与えることも可能である。
【０１３６】
また、ＬＳＩ内に容量セルを追加するという対策では電源ノイズ条件を満たすことが出来ない、という結果を受けることは、ＰＣＢにおいて別の対策を行なう必要があるという結果を得ることにもつながるので、ＬＳＩのパッケージを変更する、またはＰＣＢの電源−ＧＮＤ間にさらにチップコンデンサを設置する等の、ＬＳＩ内に容量セルを追加する方法以外でＰＣＢの構造を変更する必要がある、という指針を導出する、という用途にも使用可能である。
【０１３７】
さらにＬＳＩベンダーが、提供するＬＳＩに予め対策しておく為に、本発明のシステムを使用するような場合、ユーザーがどのようなＰＣＢにＬＳＩを実装するかどうかが定かでない場合が存在する。そのような場合には、過去のＰＣＢのデータや標準的なＰＣＢのデータを代用品として使用することで対応すれば良い。ここで標準的なＰＣＢとしては、そのＬＳＩの動作用途である機器内に実装される基板の代表的なものなどが考えられ、例えばＰＣにおけるマザーボード等があげられる。
【０１３８】
これらは、寸法がほぼ確定しており、メモリ等の他のＩＣの数や実装されているチップコンデンサの数等も推測が容易であるので、このようなＰＣＢのデータを用いれば、電源ノイズ条件はそれほど変化しないと推測される。また本システムを利用して、様々なＰＣＢにＬＳＩを実装して判定を行なうことにより、ＬＳＩベンダーからユーザーに対し、逆にどのようなＰＣＢの構造で使用することにより、ＬＳＩはノイズに対し安定に動作する、といったルールを提案することにも使用可能である。例えば、「ＬＳＩの一辺から１０ｍｍ以内に０．１μＦのチップコンデンサを１０個配置する」等のルールの提供を行なうことが可能になる。
【０１３９】
さらに、対策の指針を導出する為、搭載容量条件、電源ノイズ条件をそれぞれ変更していき、それぞれの結果で判断するといった用途にも使用出来る。例えば、搭載容量条件が容量セル５００［ｐＦ］分しかないとき、電源ノイズ条件としてＶｔｈの値をいくらにすれば判定条件を満たすのか、といった条件は、本システムにおいて搭載容量条件を一定にし、Ｖｔｈの値を細かく振っていき、それぞれの値のときに本システムを実行させ、それぞれのＶｔｈのときの結果を得て、それぞれの結果を比較することによって導出可能である。
（第３実施例）
次に、他の実施例について説明する。この場合のシステムとしては、図５に示される第５の実施の形態に記述されたものを用いる。
【０１４０】
先ず用意するＰＣＢのデータとしては、先の例と同様に、図２３に示したものを用いる。このＰＣＢの電源回路がノイズに対し安定に設計されているかどうか判定し、安定でなかった場合は安定になるよう、本発明のシステムを用いてＰＣＢの電源回路構造の変更を行う。
【０１４１】
先ず、図８における回路設計情報入力処理（Ｓ１）が行われる。ここでは、入力装置（１）から入力情報を取り込むという信号を発生させ、記憶装置（１３）内に記憶されたＣＡＤデータと部品データベース（１５）から、図２３に示されるＰＣＢのＣＡＤデータ及び実装されている部品の等価回路を含んだデータが入力される。このＣＡＤデータと連動し、同時に記憶装置（１３）内に記憶されたＬＳＩ設計情報とＬＳＩデータベース（１４）から、実装されているＬＳＩの全回路設計情報を含んだ設計情報、ＬＳＩのレイアウト情報、ＬＳＩを構成している部品やパッケージの等価回路、及び追加される容量セルのレイアウトデータと等価回路モデル等を含んだデータが入力される。
【０１４２】
また、同時に、記憶装置（１３）内に記憶された判定基準データベース（４）から、図２３に示されるＰＣＢにおける電源ノイズ条件が入力される。この電源ノイズ条件には、観測点の情報とその箇所での電圧の時間変動特性の判定条件が含まれているとし、観測点は図２３に示したように、ＬＳＩの直下の点であるとする。この処理が図７の回路設計情報入力処理（Ｓ１）に相当する。また、この処理は、図９におけるＳ１３及びＳ１５に相当し、厳密に説明すると、ＣＡＤデータの入力は図１０のＳ１０３、部品データベースの入力は図１０のＳ１０４、ＬＳＩ設計情報とデータの入力は図１１のＳ１０５の各処理に相当する。
【０１４３】
次に、図８における等価回路モデル生成処理（Ｓ８）が行われる。先ず、図９に示すＳ１３、Ｓ１４の一連の処理である、基板等価回路モデルの作成処理が図５に示す等価回路モデル生成手段（９）内で行われる。既に基板情報入力処理（Ｓ１３）、または図１０における基板構造情報の入力処理（Ｓ１８）は、ＣＡＤデータの入力処理（Ｓ１０３）としてなされている。その次のステップとして、基板等価回路モデル生成処理（Ｓ１４）が行われる。この処理において、図１０におけるソルバ処理（Ｓ１９）が、図５に示す等価回路モデル生成手段（９）内に備えられたフィールドソルバを用いて実行される。
【０１４４】
ここで、フィールドソルバに入力される、ＰＣＢの基板構造の入力情報は、先の実施例でも述べたように、図１３（ａ）または図１３（ｂ）に示されるような電源配線の形状、及び材料定数であり、ＣＡＤデータからの入力処理（Ｓ１０３）により得られている。この例では、電源パターンは図１３（ａ）に示すような層構造になっていて、図１４（ｂ）に示したようなメッシュ構造の等価回路モデルを作成する。また、”基板モデルのメッシュサイズは１［ｍｍ］×１［ｍｍ］とする”という情報が同時に入力され、それに従い基板の電源のメッシュモデルが生成される。また基板に実装された部品に関しての、部品データ入力処理（Ｓ２０）もまた、部品データベースの入力処理（Ｓ１０４）としてなされている。
【０１４５】
次に、図１０におけるモデル結合処理（Ｓ２１）が実行され、生成されている基板モデルと実装されているＬＳＩ以外の部品のモデルが結合される。この例では、部品データベースからの入力処理（Ｓ１０４）にて入力された直流電源及びチップコンデンサのモデルが、ＣＡＤデータ上で直流電源及びチップコンデンサが実装されている位置の基板のモデルに結合されるという処理が行われる。こうして、基板等価回路モデルが、図５に示す等価回路モデル生成手段（９）内で作成される。
【０１４６】
次に、図９に示すＬＳＩ等価回路モデル生成処理（Ｓ１６）が、図５に示す等価回路モデル生成手段（９）内で行われる。既にＬＳＩ情報入力処理（Ｓ１５）または図１１におけるＬＳＩ設計情報及びＬＳＩデータベース入力処理（Ｓ２２）は、ＣＡＤデータの入力に対応して図５の記憶装置（１３）内からのＬＳＩ設計情報とＬＳＩデータベースの自動入力処理（Ｓ１０５）としてなされている。
【０１４７】
次に、図１１における動作部分モデル生成処理（Ｓ２３）が行われ、入力されたＬＳＩ設計情報とＬＳＩデータベースより、ＬＳＩの動作部分のモデルが生成される。ここでは、先の実施例と同様に、特許文献３に記述された手法で生成されたとする。ここで、２４［ＭＨｚ］でスイッチング動作を起こすＬＳＩの電源端子を流れる電流を模示した動作部分モデルが生成されたとする。次に、図１１におけるＬＳＩのアドミタンスモデル生成処理（Ｓ２４）が行われ、ＬＳＩの等価アドミタンスのモデルが生成される。
【０１４８】
次に、図１１におけるＬＳＩの電源分配回路モデル生成処理（Ｓ２５）が行われ、ＬＳＩのパッケージを含めた電源分配回路の等価回路モデルが生成される。ここでは、先の実施例と同様に、部品データベース内に電源分配回路及びパッケージモデルが用意されていたとし、既にこの情報が入力されているので、特に何も処理は行われない。もし、ＬＳＩ内の電源配線等が、図１３（ｂ）における基板配線のような情報で記述されていたとした場合には、先の実施例と同様に、等価回路モデル生成手段（９）内に備えられたフィールドソルバによるソルバ処理により、等価回路モデルが生成される必要がある。
【０１４９】
次に、図１１におけるモデル結合処理（Ｓ２６）が実行され、ＬＳＩの動作部分モデル、等価アドミタンスモデル、及び電源分配回路モデルが結合され、ＬＳＩ等価回路モデルが、図５に示す等価回路モデル生成手段（９）内で作成される。
【０１５０】
次に、図１０に示す電源系等価回路モデル生成処理（Ｓ１７）が、図５に示す等価回路モデル生成手段（９）内で行われる。生成された基板等価回路モデルとＬＳＩ等価回路モデルが、図２３に示すＰＣＢ上のＬＳＩの位置を反映して結合され、図２４に示した、求めるべきＰＣＢの等価回路モデルが、図５に示す等価回路モデル生成手段（９）内で作成される。
【０１５１】
次に、図８に示す回路解析処理（Ｓ９）が、図５に示す演算手段（１０）内で実行される。ここで先の回路設計情報入力処理（Ｓ１）で、電源ノイズ条件は観測点における電圧の時間変動特性の判定条件とされている為、自動的に求められる特性は、図２３のＰＣＢの観測点（８５）における電圧の時間変動特性となる。そこで、先の処理で生成されている図２４に示される等価回路モデルを用いて、図５の演算手段（１０）内に備えられた回路解析エンジンにより過渡解析され、観測点における図２６に示される電圧の時間変動特性が導出される。
【０１５２】
次に、図８に示す電源ノイズ特性と判定基準との比較処理（Ｓ３）、及び判定処理（Ｓ４）が、図５に示す電源ノイズ条件判定手段（３）内で実行される。ここで、図５に示す判定基準データベース（４）より入力された電源ノイズ条件と解析された電源ノイズ特性を比較し、電源ノイズ特性が判定基準を満たすかどうかを判定する。ここで、電源ノイズ条件は、下限電圧閾値 Ｖｔｈ＝３．１３５［Ｖ］（５％の電圧降下）であったとし、電圧の時間変動特性が一瞬でもこの閾値より下回ったら判定基準を満たさないとする。この場合、電圧の時間変動特性とＶｔｈの特性の関係は図２７のようになり、この図より電圧の時間変動特性において、電圧がＶｔｈを下回る時間が存在している為、判定基準が満たされていないと判定される。
【０１５３】
次に、判定処理（Ｓ４）により判定基準が満たされていないと判定された為、図８の容量モデル追加処理（Ｓ１０）が、図５に示す容量追加手段（１１）内で実行される。ここでは、判定基準データベース（４）内に、“電源ノイズ条件を満たさない場合、ＬＳＩ内部に容量セルを５００［ｐＦ］分ずつ追加する”という変更指針が用意されているとし、その指針に従い、容量セルを５００［ｐＦ］分追加することにする。ここでは、先の実施例と同様に、入力されたＬＳＩデータベースの中に、容量セル５００［ｐＦ］分の等価回路モデルが用意されており、そのモデルを先述した処理にて作成されたＬＳＩ等価回路モデル内に追加することで、内部容量の追加されたＬＳＩ等価回路モデルを作成する。この処理は、図１１における内部容量モデル追加処理（Ｓ２７）である。
【０１５４】
そして、再度、図８における等価回路モデル生成処理（Ｓ８）に戻り、容量モデルを追加したＬＳＩ等価回路モデルを用いて電源系等価回路モデルを生成する。そして、再び図８の回路解析処理（Ｓ９）、電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）を行なう。この判定処理（Ｓ４）により再び判定基準を満たさないと判定された場合、変更指針に従い、図８の容量モデル追加処理（Ｓ１０）で再度５００［ｐＦ］分の容量セルを追加するという処理が行われ、再度図８の等価回路モデル生成処理（Ｓ８）に戻るという繰り返し処理が行われる。
【０１５５】
一方、判定処理（Ｓ４）により判定基準を満たすと判定された場合、追加した容量の情報を得て、次の処理に進む。この回路では、容量セルを２５００［ｐＦ］分追加した場合（判定処理（Ｓ４）で４回判定基準を満たさなかった場合）に、図２８に示したような電圧の時間変動特性が得られ、併記したＶｔｈの特性を常に満たしているため、判定基準が満たされていると判断され、次の処理に進むことになり、そのときの電源系等価回路モデルは、図２５に示したような構造になっている。
【０１５６】
次に、電源ノイズ条件との判定処理（Ｓ４）により判定基準が満たされていると判定された場合、追加内部容量と判定基準との比較処理（Ｓ６）、及び判定処理（Ｓ１１）が、図５における搭載容量条件判定手段（６）内で行われる。ここで、図５に示す判定基準データベース（４）より入力された搭載容量条件と、電源ノイズ条件を満たす為に必要な追加内部容量とを比較する。ここで搭載容量条件は、先の実施例と同様に、容量セル２０００［ｐＦ］分まで追加出来る、というものが与えられているとする。先の処理で、容量セルは２５００［ｐＦ］分追加しなくては図２８に示すような電源ノイズ条件を満たす電圧の時間変動特性を得られないので、搭載容量条件を満たしていない、と判定される。
【０１５７】
次に、搭載容量条件との判定処理（Ｓ１１）により判定基準が満たされていない、と判定されているので、図８におけるチップサイズ変更処理（Ｓ１２）が、図５におけるチップサイズ変更手段（１２）内で実行される。具体的には、入力されているＬＳＩのデータベース内のＬＳＩチップを、搭載容量条件がより大きいものに変更する、という操作が行われる。ここでは、“搭載容量条件を満たさなかった場合、搭載容量条件が容量セル５００［ｐＦ］分大きいものにＬＳＩチップを変更する”という変更指針が図５の判定基準データベース（４）内に、その場合に変更するＬＳＩチップの情報がＬＳＩデータベース（１４）内に、それぞれ用意してあるとする。
【０１５８】
そこで、先ず、図１２におけるチップ変更処理（Ｓ２８）が行われ、現在のＬＳＩチップを、搭載容量条件が容量セル２５００（２０００＋５００）［ｐＦ］分であるＬＳＩチップに変更するという処理が行われる。次に、図１２におけるチップ構成情報変更処理（Ｓ２９）が行われ、ＬＳＩチップの内部構成、レイアウト情報等のデータベースが、変更されたチップのものに変更される。このチップ変更処理（Ｓ２８）及びチップ構成情報変更処理（Ｓ２９）は、図５のＬＳＩ設計情報及びＬＳＩデータベース（１４）から自動的にデータのやり取りを行なうという処理がされても良く、この処理は、図１２のＳ１０８に相当している。この一連の処理で、ＰＣＢの電源回路に実装されているＬＳＩは、他の動作状態は変更されていないが、搭載容量条件が容量セル２５００［ｐＦ］分であるものに変更されることになる。
【０１５９】
そして、前処理により変更された回路情報が、さらに図５の電源ノイズ等価回路解析手段（８）に入力され、再度図８における等価回路モデル生成処理（Ｓ８）、回路解析処理（Ｓ９）が実行される。ここでは、ＬＳＩチップが変更になったことによる、電源系等価回路モデルの構造の変更はなかったものとして、等価回路モデル生成処理（Ｓ８）により図２４に示したような等価回路モデルが作成され、回路解析処理（Ｓ９）で図２７に示したような電圧の時間変動特性を導出する。
【０１６０】
また、図２４に示されたような電源系等価回路モデルにおいて、既に電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）が行われており、電源系がノイズに対し安定になるように必要な容量セルは２５００［ｐＦ］分であると判っており、その情報が存在しているので、等価回路モデル生成処理（Ｓ８）で最初から図２５に示したような容量セルを２５００［ｐＦ］分追加された等価回路モデルを作成し、回路解析処理（Ｓ９）で図２８に示したような電圧の時間変動特性を導出する。
【０１６１】
次に、再度図８における電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）が実行される。ここで、前述の等価回路モデル生成処理（Ｓ８）、回路解析処理（Ｓ９）において、図２４の等価回路モデルを作成して、図２７に示したような電圧の時間変動特性を導出した場合には、判定処理（Ｓ４）により判定基準を満たさないと判定されるので、再度容量モデル追加処理（Ｓ１０）により、変更指針に従い容量セルを５００［ｐＦ］分ずつ追加していく処理を行う必要がある。
【０１６２】
一方、前述の等価回路モデル生成処理（Ｓ８）、回路解析処理（Ｓ９）において、図２５の等価回路モデルを作成して図２８に示したような電圧の時間変動特性を導出した場合には、判定処理（Ｓ４）により判定基準を満たしていると判定されるので、次の追加内部容量と判定基準との比較処理（Ｓ６）及び判定処理（Ｓ１１）が行われる。
【０１６３】
ここで、搭載容量条件との判定処理（Ｓ１１）においては、搭載容量条件が容量セルを２５００［ｐＦ］分まで追加出来る、と変更されているので、今度は判定基準を満たすと判定される。従って、次の結果出力処理（Ｓ７）に進むことになる。もし、この時点で判定基準を満たさないと判定された場合、再度チップサイズ変更処理（Ｓ１２）を行い、ＬＳＩチップを搭載容量条件がより大きいもの（今回においては更に容量セル５００［ｐＦ］分大きいもの、つまり２５００＋５００＝３０００［ｐＦ］であるもの）に変更するという処理を行う必要がある。
【０１６４】
次に、図８の結果出力処理（Ｓ７）が行われ、電源ノイズ特性と判定基準との比較処理（Ｓ３）及び判定処理（Ｓ４）における判定結果（容量セルを追加しない場合電源ノイズ条件を満たさず、２５００［ｐＦ］分容量セルを追加すれば電源ノイズ条件を満たす）、内部容量と判定基準との比較処理（Ｓ６）及び判定処理（Ｓ１１）による判定結果（最初に搭載されていたＬＳＩチップでは搭載容量条件を満たさず、２５００［ｐＦ］分容量セルが追加可能なＬＳＩチップに変更する必要がある）、及び変更されたＰＣＢの電源回路の構造（最初に搭載されていたＬＳＩチップの変わりに、２５００［ｐＦ］分容量セルが追加可能なＬＳＩチップが実装された構造）が、図５の出力装置（７）に出力され、一連の処理が終了する。
【０１６５】
ここでは、同時に、図２４及び図２５に記述されたＰＣＢの等価回路モデル、及びそのモデルを使用した解析比較結果である図２８に示されたような特性が出力されても良い。また同時に、図８におけるＣＡＤデータへの結果出力処理（Ｓ１０６）が行われ、図５の記憶装置（１３）内のＣＡＤデータ（１５）の記述が変更される。ここでは、ＣＡＤデータ内の基板電源配線に、電源ノイズ条件は現状のままでは満たされないというメッセージが書き込まれ、図２３のＣＡＤデータが図示された際、基板電源配線の色が例えば赤色に変化して、対策を行わなければ電源ノイズ条件を満たされないということがすぐ判るようになる。
【０１６６】
また、同時に、図８におけるＬＳＩ設計情報への結果出力処理（Ｓ１０７）が行われ、図５の記憶装置（１３）内のＬＳＩの設計情報（１４）の記述が変更される。ここでは、“電源回路をノイズに対し安定にするには２５００［ｐＦ］分の容量セルを追加する必要があるが、搭載容量条件を満たさない為、ＬＳＩチップを２５００［ｐＦ］分容量セルが追加可能なものに変更した”といったメッセージが書き込まれる。
【０１６７】
また、その結果を反映し、図２３のＣＡＤデータが図示された際、ＬＳＩが表示される部分の色を、例えば緑色にすることによって、このＬＳＩチップは搭載容量条件を満たすように変更されたものである、ということがすぐ判るようになる。以上の処理により、図２３に示されたＰＣＢの電源回路がノイズに対し安定に設計されているかどうかが自動的に判定され、かつＬＳＩチップ内に容量セルを追加することで、自動的にＰＣＢの電源回路をノイズに対し安定に設計し直すことが可能になる。
【０１６８】
また、これらの一連の処理の結果から、判定基準データベースのデータや変更指針を更新させて、以降の判定に反映させることも可能である。
【産業上の利用可能性】
【０１６９】
本発明によれば、ＬＳＩ及びその他の部品が実装されたＰＣＢ上の電源回路における電圧変動特性を精度良く解析し、その電源回路がノイズに対し安定に設計されているかどうかを判定する用途に適用可能である。また、ＰＣＢ上の複数の電源回路について、それぞれノイズに対し安定に設計されているかどうかを判定し、基板上のどの電源回路を対策するのかを抽出する用途に適用可能である。
【０１７０】
さらに、本発明によれば、ＬＳＩ及びその他の部品が実装されたＰＣＢ上の電源回路において、自動的に電源におけるノイズの判定基準を満たすように、そのＬＳＩに内部容量を追加して安定に設計し直す用途に適用可能である。
【図面の簡単な説明】
【０１７１】
【図１】本発明の第１の実施の形態のシステム構成を示した図である。
【図２】本発明の第２の実施の形態のシステム構成を示した図である。
【図３】本発明の第３の実施の形態のシステム構成を示した図である。
【図４】本発明の第４の実施の形態のシステム構成を示した図である。
【図５】本発明の第５の実施の形態のシステム構成を示した図である。
【図６】本発明の第１の実施の形態のフローチャートを示した図である。
【図７】本発明の第２及び第４の実施の形態のフローチャートを示した図である。
【図８】本発明の第３及び第５の実施の形態のフローチャートを示した図である。
【図９】等価回路モデル作成処理のフローチャートを示した図である。
【図１０】等価回路モデル作成処理内の基板等価回路モデル作成処理のフローチャートを示した図である。
【図１１】等価回路モデル作成処理内のＬＳＩ等価回路モデル作成処理のフローチャートを示した図である。
【図１２】チップサイズ変更処理のフローチャートを示した図である。
【図１３】基板の断面構造の一例である。
【図１４】ソルバ処理によって生成される基板の等価回路モデルの一例である。
【図１５】ＬＳＩの等価回路モデル構造の一例である。
【図１６】ＬＳＩ全体を等価回路モデルで表現した場合の構造の一例である。
【図１７】ＬＳＩの動作部分モデルの電流源内部の記述の一例である。
【図１８】部品が実装されたＰＣＢの構造の一例である。
【図１９】ＰＣＢの等価回路モデルの一例である。
【図２０】容量モデルが追加されたＬＳＩの等価回路モデルの構造の一例である。
【図２１】電源ノイズ特性としての電圧変動特性の一例である。
【図２２】ＬＳＩのチップサイズと追加する容量セルの関係を示したイメージ図である。
【図２３】実施例に使用したＰＣＢの構造である。
【図２４】図２３に示すＰＣＢの等価回路モデルの構造の一例と各パラメータである。
【図２５】図２３に示す対策を施したＰＣＢの等価回路モデルの構造の一例と各パラメータである。
【図２６】ＰＣＢの等価回路モデルにおける観測点での電圧変動と電源ノイズ条件である閾値との比較波形である。
【図２７】ＰＣＢの等価回路モデルにおける観測点での電圧変動と電源ノイズ条件である閾値との比較波形である。
【図２８】ＰＣＢの等価回路モデルにおける観測点での電圧変動と電源ノイズ条件である閾値との比較波形である。
【図２９】ＰＣＢの等価回路モデルにおける観測点での電圧変動と電源ノイズ条件である閾値との比較波形である。
【図３０】特許文献１に示されている低ノイズ設計方法の処理手順を示すフローチャートである。
【図３１】特許文献２に示されている半導体装置モデルの作成装置の構成図である。
【図３２】特許文献３に記載された電源モデルの回路図である。
【符号の説明】
【０１７２】
１ 入力装置
２ 電源ノイズ特性導出手段
３ 電源ノイズ条件判定手段
４ 判定基準データベース
５ 内部容量追加手段
６ 搭載容量条件判定手段
７ 出力装置
８ 電源ノイズ等価回路解析手段
９ 等価回路モデル生成手段
１０ 演算手段
１１ 容量モデル追加手段
１２ チップサイズ手段
１３ 記憶装置
１４ ＬＳＩ設計情報及びＬＳＩデータベース
１５ ＣＡＤデータ及び部品データベース
２１ ＰＣＢの電源層及びその電気特性
２２ ＰＣＢのグランド層及びその電気特性
２３ ＰＣＢの絶縁層及びその電気特性
２４ ＰＣＢの層構成と各層の厚み情報
２５ ＰＣＢの電源メタル配線及びその電気特性
２６ ＰＣＢの電源メタル配線の配線幅情報
３１ ＬＳＩ等価回路モデルにおける動作部分モデル
３２ ＬＳＩ等価回路モデルにおけるアドミタンスモデル
３３ ＬＳＩ等価回路モデルにおける電源分配回路のモデル
３４ ＬＳＩ等価回路モデルの第一の電源端子
３５ ＬＳＩ等価回路モデルの第二の電源端子
３６ ＬＳＩ等価回路モデルにおける回路ブロックを結合させた電源分配回路のモデル
３７ ＬＳＩ等価回路モデルの分割されたブロックにおける動作部分モデル
３８ ＬＳＩ等価回路モデルの分割されたブロックにおけるアドミタンスモデル
３９ ＬＳＩ等価回路モデルの分割されたブロックにおける電源分配回路のモデル
４０ 回路ブロックに分割されているＬＳＩ等価回路モデル
５１ ＰＣＢの基板部分（電源ベタ構造）
５２ ＰＣＢに実装されたＬＳＩ（パッケージ含む）
５３ ＰＣＢの電源配線に接続された直流電源
５４ ＰＣＢに実装された対策部品であるチップコンデンサ
５５ ＰＣＢ上の観測点
６１ ＰＣＢの基板部分（電源ベタ構造）の等価回路モデル
６２ ＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデル
６３ ＰＣＢの電源配線に接続された直流電源の等価回路モデル
６４ ＰＣＢに実装された対策部品であるチップコンデンサの等価回路モデル
６５ 等価回路モデル上の観測点
７１ 電源電圧変動波形Ａ
７２ 電源電圧変動波形Ｂ
７３ ＬＳＩチップのサイズと搭載容量条件のイメージ図
７４ 容量セル
７５ ＬＳＩチップのサイズと搭載容量条件のイメージ図
８１ 実施例のＰＣＢの基板部分（電源ベタ構造）
８２ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）
８３ 実施例のＰＣＢの電源配線に接続された直流電源
８４ 実施例のＰＣＢに実装された対策部品であるチップコンデンサ
８５ 実施例のＰＣＢ上の観測点
９１ 実施例のＰＣＢの基板部分（電源ベタ構造）の等価回路モデル
９２ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデル
９３ 実施例のＰＣＢの電源配線に接続された直流電源の等価回路モデル
９４ 実施例のＰＣＢに実装された対策部品であるチップコンデンサの等価回路モデル
９５ 実施例の等価回路モデル上の観測点
９６ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデルにおける動作部分モデル
９７ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデルにおけるアドミタンスモデル
９８ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデルにおける電源分配回路のモデル
９９ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデルにおけるパッケージのモデル
１００ 実施例のＰＣＢに実装されたＬＳＩ（パッケージ含む）の等価回路モデルに追加される容量セルのモデル
Ｓ１ 回路設計情報入力処理
Ｓ２ 電源ノイズ特性導出処理
Ｓ３ 電源ノイズ特性比較処理
Ｓ４ 電源ノイズ特性判定処理
Ｓ５ 内部容量追加処理
Ｓ６ 搭載容量比較処理
Ｓ７ 結果出力処理
Ｓ８ 等価回路モデル生成処理
Ｓ９ 回路解析処理
Ｓ１０ 容量モデル追加処理
Ｓ１１ 搭載容量判定処理
Ｓ１２ チップサイズ変更処理
Ｓ１３ 基板情報入力処理
Ｓ１４ 基板等価回路モデル生成処理
Ｓ１５ ＬＳＩ情報入力処理
Ｓ１６ ＬＳＩ等価回路モデル生成処理
Ｓ１７ 電源系等価回路モデル生成処理
Ｓ１８ 基板構造情報の入力処理
Ｓ１９ ソルバ処理
Ｓ２０ 部品データ入力処理
Ｓ２１ モデル結合による基板等回路モデルの生成処理
Ｓ２２ ＬＳＩ設計情報とＬＳＩデータベースの入力処理
Ｓ２３ 動作部分モデル生成処理
Ｓ２４ アドミタンスモデル生成処理
Ｓ２５ 電源分配回路モデル生成処理
Ｓ２６ モデル結合によるＬＳＩ等価回路モデルの生成処理
Ｓ２７ 内部容量モデル追加処理
Ｓ２８ チップ変更処理
Ｓ２９ チップ構成情報変更処理
Ｓ１０１ 結果出力（Ｓ７）の代替手段としての判定結果のＣＡＤデータへの出力処理
Ｓ１０２ 結果出力（Ｓ７）の代替手段としての判定結果のＬＳＩ設計情報とＬＳＩデータベースへの出力処理
Ｓ１０３ 基板構造情報入力（Ｓ１８）の代替手段としてのＣＡＤデータからの入力処理
Ｓ１０４ 部品データ入力（Ｓ２０）の代替手段としての部品データベースからの入力処理
Ｓ１０５ ＬＳＩ設計情報とＬＳＩデータベースの入力（Ｓ２１）の代替手段としてのＣＡＤデータに連動したＬＳＩ設計情報とＬＳＩデータベースの入力処理
Ｓ１０６ ＣＡＤデータに連動した基板情報と部品データベースのデータ変更処理
Ｓ１０７ ＣＡＤデータに連動したＬＳＩ設計情報とＬＳＩデータベースのデータ変更処理
Ｓ１０８ チップ構成情報変更処理に従うＬＳＩ設計情報とＬＳＩデータベースの入力及びデータ変更処理
【特許請求の範囲】
【請求項１】
少なくとも半導体集積回路及び受動部品を含むプリント配線基板上の電源回路をノイズに対し安定に動作するように、該電源回路の設計を支援する電源回路の設計支援装置であって、
該電源回路を構成するプリント配線基板、半導体集積回路及び受動部品の所定の入力情報を入力する入力手段と、
該入力手段により入力される該入力情報に基づき、該電源回路のノイズの特性である電源ノイズ特性を導出する電源ノイズ特性導出手段と、
該電源回路における電源ノイズ特性の許容される条件を格納すると共に、該半導体集積回路に追加出来る内部容量値の許容される条件を格納する判定基準データベースと、
該電源ノイズ特性導出手段により導出された電源ノイズ特性と該判定基準データベースから得られた電源ノイズ特性の許容される条件とを比較し、該電源回路の電源ノイズ特性が所定の条件を満たしているかどうか判定する電源ノイズ判定手段と、
該電源ノイズ判定手段において、該条件を満たさない場合、該半導体集積回路内部に容量を追加する変更を行い、変更された情報を該電源ノイズ特性導出手段へ入力する内部容量追加手段と、
該内部容量追加手段により追加された内部容量の値と該判定基準データベースより得られた該半導体集積回路に追加出来る内部容量値の許容される条件とを比較し、該半導体集積回路に必要な該内部容量値を追加出来るかどうかを判定する搭載容量条件判定手段と、
で構成したことを特徴とする電源回路の設計支援装置。
【請求項２】
該電源ノイズ特性導出手段は、
該入力情報から該電源回路の等価回路モデルを生成する等価回路モデル生成手段と、
該等価回路モデルを解析して、電源ノイズ特性を導出する演算手段とからなることを特徴とする請求項１記載の電源回路の設計支援装置。
【請求項３】
該等価回路モデル生成手段は、
少なくとも該プリント配線基板に関する所定の入力情報に基づき、該プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段と、
該半導体集積回路に関する所定の入力情報に基づき、該半導体集積回路の等価回路モデルを生成するＬＳＩ等価回路モデル生成手段と、
からなることを特徴とする請求項２記載の電源回路の設計支援装置。
【請求項４】
該内部容量追加手段では、該半導体集積回路内部に実際に追加される容量セルの等価回路モデルを、該半導体集積回路の該等価回路モデルに追加するように構成したことを特徴とする請求項３記載の電源回路の設計支援装置。
【請求項５】
該基板等価回路モデル生成手段は、該プリント配線基板の等価回路モデルに該受動部品の等価回路モデルを結合するように構成されていることを特徴とする請求項３記載の電源回路の設計支援装置。
【請求項６】
該基板等価回路モデル生成手段は、電源配線の物理構造と電気的特性情報とに基づいて等価回路モデルを作成するフィールドソルバを具備することを特徴とする請求項３又は５記載の電源回路の設計支援装置。
【請求項７】
該搭載容量条件判定手段において、条件が満たされないと判断された場合、該半導体集積回路のチップサイズの変更を行い、変更された情報を該電源ノイズ特性導出手段へ入力するチップサイズ変更手段を更に備えることを特徴とする請求項１〜６の何れかに記載の電源回路の設計支援装置。
【請求項８】
該入力情報が記憶装置に格納されていることを特徴とする請求項１〜７記載の電源回路の設計支援装置。
【請求項９】
少なくとも半導体集積回路及び受動部品を含むプリント配線基板上の電源回路をノイズに対し安定に動作するように、該電源回路の設計を支援する電源回路の設計支援方法であって、
該電源回路を構成するプリント配線基板、半導体集積回路及び受動部品の所定の入力情報を入力し、
該入力される該入力情報に基づき、該電源回路のノイズの特性である電源ノイズ特性を導出し、
該導出された電源ノイズ特性と該電源回路の電源ノイズ特性の許容される条件とを比較し、該電源回路の電源ノイズ特性が所定の条件を満たしているかどうか判定し、
該判定において、該条件を満たさない場合、該半導体集積回路内部に容量を追加し、
該容量の追加に伴って変更された情報に基づき、再度、少なくとも該電源ノイズ特性を導出すると共に、電源ノイズ特性が所定の条件を満たしているかどうか判定し、
更に、該追加された内部容量の値と該半導体集積回路に追加出来る内部容量値の許容される条件とを比較し、該半導体集積回路に必要な該内部容量値を追加出来るかどうかを判定することを特徴とする電源回路の設計支援方法。
【請求項１０】
該電源ノイズ特性を導出するために、
該入力情報から該電源回路の等価回路モデルを生成し、
該等価回路モデルを解析して、電源ノイズ特性を導出することを特徴とする請求項９記載の電源回路の設計支援方法。
【請求項１１】
該等価回路モデルを生成するために、
少なくとも該プリント配線基板に関する所定の入力情報に基づき、該プリント配線基板の等価回路モデルを生成し、更に
該半導体集積回路に関する所定の入力情報に基づき、該半導体集積回路の等価回路モデルを生成することを特徴とする請求項１０記載の電源回路の設計支援方法。
【請求項１２】
該内部容量を追加する際、
該半導体集積回路内部に実際に追加される容量セルの等価回路モデルを、該半導体集積回路の等価回路モデルに追加することを特徴とする請求項１１記載の電源回路の設計支援方法。
【請求項１３】
該基板等価回路モデルを生成する際、該プリント配線基板の等価回路モデルに該受動部品の等価回路モデルを結合することを特徴とする請求項１１記載の電源回路の設計支援方法。
【請求項１４】
該半導体集積回路内部に容量を追加し、該半導体集積回路に必要な該内部容量値を追加出来ない場合、
該半導体集積回路のチップサイズの変更を行い、
該チップサイズの変更に伴い変更された情報に基づき、再度、少なくとも該電源ノイズ特性を導出すると共に、該電源ノイズ特性が所定の条件を満たしているかどうか判定することを特徴とする請求項９〜１３の何れかに記載の電源回路の設計支援方法。
【請求項１５】
少なくとも半導体集積回路及び受動部品を含むプリント配線基板上の電源回路をノイズに対し安定に動作するように、該電源回路の設計を支援する電源回路の設計支援のためのコンピュータのプログラムであって、
該コンピュータの記憶装置には、該電源回路の電源ノイズ特性の許容される条件を格納すると共に、該半導体集積回路に追加出来る内部容量値の許容される条件を格納し、
該コンピュータを、
該電源回路を構成するプリント配線基板、半導体集積回路及び受動部品の所定の入力情報を入力する入力手段と、
該入力手段で入力される該入力情報に基づき、該電源回路のノイズの特性である電源ノイズ特性を導出する電源ノイズ特性導出手段と、
該電源ノイズ特性導出手段で導出された電源ノイズ特性と該記憶装置に格納される該電源回路の電源ノイズ特性の許容される条件とを比較し、該電源回路の電源ノイズ特性が所定の条件を満たしているかどうか判定する電源ノイズ判定手段と、
該電源ノイズ判定手段において、該条件を満たさない場合、該半導体集積回路内部に容量を追加する内部容量追加手段として機能させ、
該内部容量追加手段での容量の追加に伴って変更された情報に基づき、再度、少なくとも該電源ノイズ特性を導出すると共に、電源ノイズ特性が所定の条件を満たしているかどうか判定し、更に
該内部容量追加手段で追加された内部容量の値と該記憶装置に格納される該半導体集積回路に追加出来る内部容量値の許容される条件とを比較し、該半導体集積回路が必要な内部容量値を追加出来るかどうかを判定する搭載容量条件判定手段として機能させることを特徴とするコンピュータのプログラム。
【請求項１６】
該電源ノイズ特性導出手段は、
該入力情報から該電源回路の等価回路モデルを生成し、
該等価回路モデルを解析して、電源ノイズ特性を導出することを特徴とする請求項１５記載のコンピュータのプログラム。
【請求項１７】
該等価回路モデルを生成するために、
少なくとも該プリント配線基板に関する所定の入力情報に基づき、該プリント配線基板の等価回路モデルを生成し、更に
該半導体集積回路に関する所定の入力情報に基づき、該半導体集積回路の等価回路モデルを生成することを特徴とする請求項１６記載のコンピュータのプログラム。
【請求項１８】
該内部容量追加手段は、
該半導体集積回路内部に実際に追加される容量セルの等価回路モデルを、該半導体集積回路の等価回路モデルに追加することを特徴とする請求項１７記載のコンピュータのプログラム。
【請求項１９】
該半導体集積回路内部に容量を追加し、該半導体集積回路に必要な該内部容量値を追加出来ない場合、
該半導体集積回路のチップサイズの変更を行い、
該チップサイズの変更に伴い変更された情報に基づき、再度、少なくとも該電源ノイズ特性を導出すると共に、該電源ノイズ特性が所定の条件を満たしているかどうか判定することを特徴とすることを特徴とする請求項１５〜１８の何れかに記載のコンピュータのプログラム。
【請求項１】
少なくとも半導体集積回路及び受動部品を含むプリント配線基板上の電源回路をノイズに対し安定に動作するように、該電源回路の設計を支援する電源回路の設計支援装置であって、
該電源回路を構成するプリント配線基板、半導体集積回路及び受動部品の所定の入力情報を入力する入力手段と、
該入力手段により入力される該入力情報に基づき、該電源回路のノイズの特性である電源ノイズ特性を導出する電源ノイズ特性導出手段と、
該電源回路における電源ノイズ特性の許容される条件を格納すると共に、該半導体集積回路に追加出来る内部容量値の許容される条件を格納する判定基準データベースと、
該電源ノイズ特性導出手段により導出された電源ノイズ特性と該判定基準データベースから得られた電源ノイズ特性の許容される条件とを比較し、該電源回路の電源ノイズ特性が所定の条件を満たしているかどうか判定する電源ノイズ判定手段と、
該電源ノイズ判定手段において、該条件を満たさない場合、該半導体集積回路内部に容量を追加する変更を行い、変更された情報を該電源ノイズ特性導出手段へ入力する内部容量追加手段と、
該内部容量追加手段により追加された内部容量の値と該判定基準データベースより得られた該半導体集積回路に追加出来る内部容量値の許容される条件とを比較し、該半導体集積回路に必要な該内部容量値を追加出来るかどうかを判定する搭載容量条件判定手段と、
で構成したことを特徴とする電源回路の設計支援装置。
【請求項２】
該電源ノイズ特性導出手段は、
該入力情報から該電源回路の等価回路モデルを生成する等価回路モデル生成手段と、
該等価回路モデルを解析して、電源ノイズ特性を導出する演算手段とからなることを特徴とする請求項１記載の電源回路の設計支援装置。
【請求項３】
該等価回路モデル生成手段は、
少なくとも該プリント配線基板に関する所定の入力情報に基づき、該プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段と、
該半導体集積回路に関する所定の入力情報に基づき、該半導体集積回路の等価回路モデルを生成するＬＳＩ等価回路モデル生成手段と、
からなることを特徴とする請求項２記載の電源回路の設計支援装置。
【請求項４】
該内部容量追加手段では、該半導体集積回路内部に実際に追加される容量セルの等価回路モデルを、該半導体集積回路の該等価回路モデルに追加するように構成したことを特徴とする請求項３記載の電源回路の設計支援装置。
【請求項５】
該基板等価回路モデル生成手段は、該プリント配線基板の等価回路モデルに該受動部品の等価回路モデルを結合するように構成されていることを特徴とする請求項３記載の電源回路の設計支援装置。
【請求項６】
該基板等価回路モデル生成手段は、電源配線の物理構造と電気的特性情報とに基づいて等価回路モデルを作成するフィールドソルバを具備することを特徴とする請求項３又は５記載の電源回路の設計支援装置。
【請求項７】
該搭載容量条件判定手段において、条件が満たされないと判断された場合、該半導体集積回路のチップサイズの変更を行い、変更された情報を該電源ノイズ特性導出手段へ入力するチップサイズ変更手段を更に備えることを特徴とする請求項１〜６の何れかに記載の電源回路の設計支援装置。
【請求項８】
該入力情報が記憶装置に格納されていることを特徴とする請求項１〜７記載の電源回路の設計支援装置。
【請求項９】
少なくとも半導体集積回路及び受動部品を含むプリント配線基板上の電源回路をノイズに対し安定に動作するように、該電源回路の設計を支援する電源回路の設計支援方法であって、
該電源回路を構成するプリント配線基板、半導体集積回路及び受動部品の所定の入力情報を入力し、
該入力される該入力情報に基づき、該電源回路のノイズの特性である電源ノイズ特性を導出し、
該導出された電源ノイズ特性と該電源回路の電源ノイズ特性の許容される条件とを比較し、該電源回路の電源ノイズ特性が所定の条件を満たしているかどうか判定し、
該判定において、該条件を満たさない場合、該半導体集積回路内部に容量を追加し、
該容量の追加に伴って変更された情報に基づき、再度、少なくとも該電源ノイズ特性を導出すると共に、電源ノイズ特性が所定の条件を満たしているかどうか判定し、
更に、該追加された内部容量の値と該半導体集積回路に追加出来る内部容量値の許容される条件とを比較し、該半導体集積回路に必要な該内部容量値を追加出来るかどうかを判定することを特徴とする電源回路の設計支援方法。
【請求項１０】
該電源ノイズ特性を導出するために、
該入力情報から該電源回路の等価回路モデルを生成し、
該等価回路モデルを解析して、電源ノイズ特性を導出することを特徴とする請求項９記載の電源回路の設計支援方法。
【請求項１１】
該等価回路モデルを生成するために、
少なくとも該プリント配線基板に関する所定の入力情報に基づき、該プリント配線基板の等価回路モデルを生成し、更に
該半導体集積回路に関する所定の入力情報に基づき、該半導体集積回路の等価回路モデルを生成することを特徴とする請求項１０記載の電源回路の設計支援方法。
【請求項１２】
該内部容量を追加する際、
該半導体集積回路内部に実際に追加される容量セルの等価回路モデルを、該半導体集積回路の等価回路モデルに追加することを特徴とする請求項１１記載の電源回路の設計支援方法。
【請求項１３】
該基板等価回路モデルを生成する際、該プリント配線基板の等価回路モデルに該受動部品の等価回路モデルを結合することを特徴とする請求項１１記載の電源回路の設計支援方法。
【請求項１４】
該半導体集積回路内部に容量を追加し、該半導体集積回路に必要な該内部容量値を追加出来ない場合、
該半導体集積回路のチップサイズの変更を行い、
該チップサイズの変更に伴い変更された情報に基づき、再度、少なくとも該電源ノイズ特性を導出すると共に、該電源ノイズ特性が所定の条件を満たしているかどうか判定することを特徴とする請求項９〜１３の何れかに記載の電源回路の設計支援方法。
【請求項１５】
少なくとも半導体集積回路及び受動部品を含むプリント配線基板上の電源回路をノイズに対し安定に動作するように、該電源回路の設計を支援する電源回路の設計支援のためのコンピュータのプログラムであって、
該コンピュータの記憶装置には、該電源回路の電源ノイズ特性の許容される条件を格納すると共に、該半導体集積回路に追加出来る内部容量値の許容される条件を格納し、
該コンピュータを、
該電源回路を構成するプリント配線基板、半導体集積回路及び受動部品の所定の入力情報を入力する入力手段と、
該入力手段で入力される該入力情報に基づき、該電源回路のノイズの特性である電源ノイズ特性を導出する電源ノイズ特性導出手段と、
該電源ノイズ特性導出手段で導出された電源ノイズ特性と該記憶装置に格納される該電源回路の電源ノイズ特性の許容される条件とを比較し、該電源回路の電源ノイズ特性が所定の条件を満たしているかどうか判定する電源ノイズ判定手段と、
該電源ノイズ判定手段において、該条件を満たさない場合、該半導体集積回路内部に容量を追加する内部容量追加手段として機能させ、
該内部容量追加手段での容量の追加に伴って変更された情報に基づき、再度、少なくとも該電源ノイズ特性を導出すると共に、電源ノイズ特性が所定の条件を満たしているかどうか判定し、更に
該内部容量追加手段で追加された内部容量の値と該記憶装置に格納される該半導体集積回路に追加出来る内部容量値の許容される条件とを比較し、該半導体集積回路が必要な内部容量値を追加出来るかどうかを判定する搭載容量条件判定手段として機能させることを特徴とするコンピュータのプログラム。
【請求項１６】
該電源ノイズ特性導出手段は、
該入力情報から該電源回路の等価回路モデルを生成し、
該等価回路モデルを解析して、電源ノイズ特性を導出することを特徴とする請求項１５記載のコンピュータのプログラム。
【請求項１７】
該等価回路モデルを生成するために、
少なくとも該プリント配線基板に関する所定の入力情報に基づき、該プリント配線基板の等価回路モデルを生成し、更に
該半導体集積回路に関する所定の入力情報に基づき、該半導体集積回路の等価回路モデルを生成することを特徴とする請求項１６記載のコンピュータのプログラム。
【請求項１８】
該内部容量追加手段は、
該半導体集積回路内部に実際に追加される容量セルの等価回路モデルを、該半導体集積回路の等価回路モデルに追加することを特徴とする請求項１７記載のコンピュータのプログラム。
【請求項１９】
該半導体集積回路内部に容量を追加し、該半導体集積回路に必要な該内部容量値を追加出来ない場合、
該半導体集積回路のチップサイズの変更を行い、
該チップサイズの変更に伴い変更された情報に基づき、再度、少なくとも該電源ノイズ特性を導出すると共に、該電源ノイズ特性が所定の条件を満たしているかどうか判定することを特徴とすることを特徴とする請求項１５〜１８の何れかに記載のコンピュータのプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【公開番号】特開２００９−１９９３３８（Ｐ２００９−１９９３３８Ａ）
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願番号】特願２００８−４０３１４（Ｐ２００８−４０３１４）
【出願日】平成２０年２月２１日（２００８．２．２１）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願日】平成２０年２月２１日（２００８．２．２１）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]