【課題】 ＩＣやＬＳＩ等の集積回路を構成する回路要素を配置支援するためのものにおいて、煩雑な検証を極力必要なくなるようにする。
【解決手段】 設計支援装置が、ＮＰＮトランジスタのベース間が共通に接続されていると共にエミッタ間が共通に接続された条件を満たす電気的接続情報をネットリストＬ２から抽出し（Ｓ２）、抽出された電気的接続情報に対応したレイアウト情報を検出し、当該レイアウト情報に基づいて寄生的に生じる寄生情報（合成抵抗値情報、合計配線長情報、合計寄生容量値情報）を算出し（Ｓ５）、算出された寄生情報を表示する。 （もっと読む）

【課題】 半導体集積回路の製造技術の一つであるＣＭＰ（化学機械研磨）を行う場合の製造歩留まりを向上させるための処理であるダミーパターンのチップ内への挿入処理を、少ない工程数により実現する。
【解決手段】 レイアウト処理部１０２では、高速面積率解析処理部１１０により得られる面積率に基づいて、挿入すべき所定のダミーパターンとこの所定のダミーパターンに微調整を加えるための仮想的な調整用ダミーパターンとを、それぞれ、ダミーパターン生成処理部１１１及び調整用ダミーパターン生成処理部１１２において生成する。そして前記所定のダミーパターンが挿入されたマスクデータ１０５を、次のダミーパターン調整処理部１０６における高精度面積率解析処理部１１７にて解析し、更に、面積率違反を判定し、面積率ルールを満たすまで、ダミーパターン選択処理部１１９にて、前記調整用ダミーパターンに順次置き換えを行う。 （もっと読む）

【課題】デザインの特徴に依存して半導体装置に発生する欠陥を正確かつ高い効率で定量化する。
【解決手段】デザインデータ処理部１９と統計処理およびニューラルネットワーク処理部２１と検査領域サンプリング部２３と数値演算部２５とを備える基板検査装置１を用い、設計データから検査対象となる領域を抽出し、任意のサイズの格子で検査対象領域を分割して格子領域を作成し、この格子領域ごとにデザイン的特徴を数値化してデザイン特徴項目データを作成し、このデザイン特徴項目データを所望の数量のグループに分類して特徴分類データを作成し、各グループに属する前記格子領域の数量に対して一定のサンプリング割合で特徴分類データからランダムに格子領域を抽出し、設計データに基づいて加工されたパターンを検査して得られた実際の欠陥に関するデータと、上記特徴分類データと、上記サンプリング割合に基づいて前記検査対象領域全体の欠陥数を算出する。 （もっと読む）

【課題】 設計者の意図した配線結果を短時間で生成し、かつ配線の寄生抵抗を低減し、特性が良好な半導体集積回路を得ることが可能なレイアウト設計支援方法およびその装置を提供する。
【解決手段】 既存のレイアウト結果から配線経路を変更するノードを指定する第1のステップ１０２と、第1のステップ１０２で指定されたノードの配線障害領域を生成する第２のステップ１０４と、第１のステップ１０２で指定されたノードの配線経路を第２のステップ１０２で生成された配線障害領域上を通過しない範囲内で配線長が短くなるように変更する第３のステップ１０５〜１１０とを含む。 （もっと読む）

【課題】半導体集積回路の配線許容電流から配線幅の制約値を求め、レイアウトデータで制約値通りの配線か否かを検証して工数を削減する。
【解決手段】制約箇所選択手段の処理１０１で半導体集積回路にて配線幅制約の設定箇所を選択し、シミュレーション手段の処理１０２で回路シミュレーションを実行して、処理１０１の配線幅制約の許容電流値を超えたか否か確認する。超えた場合に電流値から必要な配線幅を制約値決定手段の処理１０３で決定して、接続情報作成手段の処理１０４で回路図データ１０８から接続情報を作成する。ルール作成手段の処理１０５により、処理１０３で決定した配線幅からネット毎に検証配線幅を定義した検証ルール１１１を作成する。レイアウト検証手段の処理１０７は、レイアウト作成手段の処理１０６で作成のレイアウトデータ１１２と検証ルール１１１と接続情報１１０を基に、レイアウトデータが検証ルールの配線幅通りかを検証する。 （もっと読む）

【課題】 設計の容易化、または設計期間の短縮を実現可能な半導体記憶装置の製造方法及び半導体設計装置を提供する。
【解決手段】 例えば、設計したメモリアレーを検証する際に、様々な分布を備えた各種パラメータＶＮ（ΔＶＢＤＬ），ＶＮ（ΔＶＴＮ），ＶＮ（ＩＪ）の関数によって定式化されるメモリセルの読み出し信号量ＶＳ＿ＥＦＦを用い、この読み出し信号量ＶＳ＿ＥＦＦの値を各種パラメータ毎の分布からランダムに抽出した値を用いて算出し、この算出結果からメモリセルの良否判定を行い、これらの読み出し信号量ＶＳ＿ＥＦＦの値の算出およびメモリセルの良否判定をメモリアレーが備える多数のメモリセルに対して行う。そして、これによって得られた不良ビットの総数などを、メモリアレーの評価基準に用いる。 （もっと読む）

【課題】 露光パターンの寸法を精度良く保証することができる露光用マスクとその製造方法を提供すること。
【解決手段】 デバイスパターンの形状データD₀に対して光近接効果補正を施すことによりデバイス用露光パターン２１の形状データD₁を得るステップＳ１と、デバイス用露光パターン２１と比較して角２２ａの立ち上がり量が増大、該角２２ａの数が削減、又は該角２２ａの間の辺が延長されたモニター用露光パターン２２の露光データD₂を得るステップＳ２と、リソグラフィにより透明基板２０上に各露光パターン２１、２２を形成するステップＳ４と、モニター用露光パターン２２の寸法を測定するステップＳ５と、デバイス用露光パターン２１の寸法をモニター用露光パターン２２の寸法で保証するステップＳ６と、を有することを特徴とする露光用マスクの製造方法による。 （もっと読む）

【課題】 アンテナダメージを防止するためのレイアウト検証を効果的に行うことにより、効率的なレイアウトを実現し、半導体装置を小型化することを課題とする。
【解決手段】 ビアを介してゲートに接続される配線を着目配線としてその着目配線とそれに隣接する配線との間隔を取得する間隔取得ステップ（Ｓ４０１）と、着目配線と隣接配線の間隔、ゲートの面積及び着目配線の面積に応じてアンテナ比を演算する演算ステップ（Ｓ４０２〜Ｓ４０４）と、アンテナ比が所定値を超える場合にはアンテナダメージエラーを出力する出力ステップ（Ｓ４０４）とを有するレイアウト検証方法が提供される。 （もっと読む）

【課題】 より低い製造コスト及びリスクにおいて、設計の製造可能性を向上させる、即ち設計段階において意図された／想定された／モデル化された特性を被加工ウェハがより正確に満たせるような設計を与える設計ツール。
【解決手段】 複雑な集積回路（ＩＣ）を設計するための設計システム、ＩＣ設計方法、及びそのプログラム製品である。レイアウトユニットは、部分をグリッド及びグリフ形式で表す回路記述を受け取る。確認ユニットは、設計のグリッド及びグリフ部分を確認する。推敲ユニットは確認された設計から目標レイアウトを生成する。データ準備ユニットはマスク作成のために目標レイアウトを準備する。設計効率を向上させるために、パターン・キャッシング・ユニットは、設計の一部を以前にキャッシュされた結果に選択的に置き換える。 （もっと読む）

【課題】 一度に複数の条件の回路素子のＣＡＤデータを生成し、それにより回路設計の効率を上げることができる回路設計ＣＡＤシステムを提供すること。
【解決手段】 １又は複数種類の回路素子のＣＡＤデータを利用して回路設計を行う回路設計ＣＡＤシステムにおいて、所定種類の回路素子の回路定数又は素子寸法の範囲を設定入力する設定入力手段と、前記設定入力手段により設定入力される範囲の回路定数又は素子寸法を有する前記所定種類の回路素子のＣＡＤデータを生成するＣＡＤデータ生成手段と、を含むことを特徴とする。 （もっと読む）

【課題】論理回路を読み込み、コンポーネントとシンボルを多対多の場合でも論理回路図面を表現可能にした表示装置を提供すること。
【解決手段】、本発明では、論理回路読み込み部２と、コンポーネントライブラリを参照してコンポーネントとコンポーネントポートを作成するコンポーネント／コンポーネントポート作成部４と、インスタンスに対し、コンポーネント／コンポーネントポートを参照してインスタンス／インスタンスポートを作成するインスタンス／インスタンスポート作成部５と、シンボルライブラリを参照してシンボルとシンボルポートを作成するシンボル／シンボルポート作成部６と、インスタンス毎にどのシンボルを用いて表示するのかを対応付けするインスタンス／インスタンスポートとシンボル／シンボルポート対応手段と、回路図表示手段と、コンポーネントライブラリと、シンボルライブラリを具備する。 （もっと読む）

【課題】「局所優先方向」配線モデルを使用してネットをルーティングするための機器を提供する。
【解決手段】本発明の一部の実施形態は、１つ又はそれよりも多くのＥＤＡツール（プレーシング、ルーティングなどのような）と共に使用される「局所優先方向（ＬＰＤ）」配線モデルを提供する。ＬＰＤ配線モデルは、少なくとも１つの配線層が、各々が特定の配線層とは異なる優先方向を有する一組の領域を有することを可能にするものである。更に、各領域は、その組における少なくとも１つの他の領域の局所優先方向とは異なる局所優先方向を有する。更に、少なくとも２つの領域は、２つの異なる多角形形状を有し、その組における領域は、その組における別の領域を取り囲むことはない。一部の実施形態はまた、ＬＰＤ設計レイアウトのビジュアルプレゼンテーションを容易にする「グラフィカル・ユーザ・インタフェース（ＧＵＩ）」を提供し、また、設計レイアウトにおいてＬＰＤ領域を作成及び操作するツールを提供する。 （もっと読む）

特定の製造プロセスを用いて製造されるＩＣチップを設計するのに用いられる製造性能を求めるためにライブラリ設計エレメント（１０２）が分析される。ライブラリからライブラリ設計エレメントが得られる。歩留まり属性を含む、特定の製造プロセスのためのライブラリ設計エレメントの製造性能属性（１０４）が、決定される。次いで、ライブラリ設計エレメント用の製造性能属性を有するライブラリ・ビュー（１０６）が生成され、それが電子設計自動化（ＥＤＡ）ツールによって利用される。
（もっと読む）

【課題】製造容易性を改善するために、既存の超小型装置設計を変更する技術を提供する。
【解決手段】これらの技術により、設計者は、設計に於けるデータに関連した製造基準を受領する。次に、関連した設計データが識別されて、超小型装置設計者へ供給され、該設計者は、製造基準に基づいて設計変更を選択することが出来る。このようにして、設計者は、超小型装置の元の設計に於いて、半導体ファンドリからの製造基準を直接的に包含させることが出来る。 （もっと読む）