【課題】構造が簡単でデータ保持特性に優れた電界効果トランジスタと強誘電体メモリ装置及びこれらの製造方法を提供する。
【解決手段】基板１にソース領域２及びドレイン領域３が形成され、このソース領域２とドレイン領域３との間のチャンネル領域４上には強誘電体膜または強誘電体層５が形成される。この時、強誘電体層５は無機物強誘電物質と有機物の混合物で構成される。強誘電体層５は無機物強誘電物質と有機物の混合溶液を生成し、基板上にこの混合溶液を塗布して強誘電体層を形成した後、これを焼成及びエッチングする過程を通じて形成する。 （もっと読む）

【課題】強誘電体膜と絶縁膜との界面をチャネルとする電界効果トランジスタを備えたメモリ特性の優れた半導体記憶装置を提供することにある。
【解決手段】強誘電体膜１３の分極状態を制御する電圧が印加されるゲート電極１２、１７と、チャネルの両端に設けられ、分極状態に応じてチャネルを流れる電流を検出するソース、ドレイン電極１５、１６とを備え、強誘電体膜１３及び絶縁膜１４は連続して形成された積層膜からなり、ソース、ドレイン電極１５、１６は、積層膜の所定領域を、少なくとも強誘電体膜１３と絶縁膜１４との界面が露出するまでエッチングして形成された開口部１８内に設けられている。 （もっと読む）

【課題】有機強誘電体膜の形成方法、記憶素子の製造方法、記憶装置、および電子機器を提供すること。
【解決手段】基板２の一方の面上に、有機強誘電体材料を含む液状材料を塗布・乾燥して、有機強誘電体膜４の結晶化度よりも低い結晶化度で有機強誘電体材料を主材料として構成された低結晶化度膜４Ｂを形成する第１の工程と、低結晶化度膜４Ｂを加熱・加圧することにより、低結晶化度膜４Ｂを整形しつつ低結晶化度膜４Ｂの結晶化度を高めて、有機強誘電体膜４を形成する第２の工程とを有する。 （もっと読む）

【課題】構造が簡単でデータ保持特性に優れた電界効果トランジスタ及び強誘電体メモリ装置を提供する。
【解決手段】本発明に係る電界効果トランジスタもしくは強誘電体メモリ装置は、ＭＦＭＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有し、ソース及びドレイン領域２、３とその間にチャネル領域４が形成される基板１と、該基板のチャネル領域の上側に形成される下部電極層と、該下部電極層上に形成される強誘電体層３１と、該強誘電体層上に形成される上部電極層と、を備える。 （もっと読む）

【課題】各種の電気及び電子素子の製造に効率よく使用可能な強誘電物質と、該強誘電物質を用いて強誘電体層を形成するための強誘電体層の形成方法を提供する。
【解決手段】本発明による強誘電物質は、無機物強誘電体と有機物強誘電体との混合物で構成され、その強誘電体層の形成方法は、無機物強誘電物質と有機物との混合溶液を用意する段階と、基板上に混合溶液を塗布して強誘電体膜を形成する段階と、強誘電体膜を加熱及び焼成する段階と、を通じて強誘電体層を形成する。 （もっと読む）

【課題】従来の主なプログラマブルロジックアレイは一度のみの変更に限定されていた、あるいは電源投入時にプログラム情報を外部の不揮発性メモリからロードし直す必要があり、電源投入時における即時の動作はできなかった。また、ＦＰＧＡ等は面積効率が悪くコストが非常に高く、低価格の商品においては容易に用いることが困難であった。
【解決手段】ＭＯＳＦＥＴとゲート部に強誘電体を有するＭＦＳＦＥＴを並列にした単位プログラマブルトランジスタセルを複数個行列状に配置し、ＭＦＳＦＥＴを状態書き込み回路によってオン・オフの設定を行うことにより、任意の直列ＮＡＮＤ型のアレイを形成し、所望の論理回路を得る。これにより前記課題を克服したプログラマブルロジックアレイが具現化する。 （もっと読む）

【課題】FETのチャネルの酸化やチャネルへの不純物の混入を防ぐことができ、容易に作製することができる１Ｔ方式の強誘電体メモリを提供する。
【解決手段】本発明の強誘電体メモリは、ソース電極１２とドレイン電極１３の間にp型又はn型半導体から成るチャネル１４を有し、チャネル１４の上に強誘電体から成る記録層１５、及びゲート電極１６を有し、記録層１５がチャネル１４の表面に化学的に吸着した自己組織化膜から成ることを特徴とする。この強誘電体メモリを作製する際、自己組織化膜の材料の溶液にチャネル１４の表面を接触させるだけで記録層１５を容易に作製することができる。また、この記録層１５の作製の際に加熱する必要がないことにより、チャネル１４が酸化したりチャネル１４に不純物が混入することを防ぐことができる。 （もっと読む）

【課題】微細なＣＭＯＳ回路に搭載することができ、良好な残留分極特性を示す強誘電体膜とその製造方法、強誘電体キャパシタ、および強誘電体メモリとその製造方法を提供する。
【解決手段】強誘電体膜の製造工程において、基板温度を３８０℃以上且つ４２０℃以下とするＭＯＣＶＤ法により強誘電体膜を成膜した後、基板温度を６５０℃以上且つ７５０℃以下とする熱処理により結晶化させる。強誘電体膜は、Ｂｉ_−ｘ＋ｙＡ_ｘＴｉ_３Ｏ_１２（ＡはＬａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、及びＶからなる群から選ばれた１つの元素であり、０≦ｘ＜２且つ３．８≦（−ｘ＋ｙ）≦４．６の範囲である）から構成されており、強誘電体膜における７３％以上の結晶のｃ軸方向が前記基板面に対して７０度以上且つ９０度以下傾いている。 （もっと読む）

【課題】仮想接地アレイ構造により構成された不揮発性メモリアレイにおいて、プログラム動作時の消費電力を低減する。
【解決手段】仮想接地アレイ構造により構成されたメモリセルアレイ内のメモリセルをプログラムする際、制御部１００は、同一のワード線にゲート電極が接続された２つのメモリセルに並列にプログラムを行うように制御する。同一の制御線３４ｓ１、３４ｓ２、３４ｓ３、３４ｓ４に各２つのパスゲート３５ｐ１、３５ｐ５；３５ｐ２、３５ｐ６；３５ｐ３、３５ｐ７；３５ｐ４、３５ｐ８のゲート電極が接続されている。 （もっと読む）

【課題】より安定な記憶保持が行えるメモリが実現できるようにする。
【解決手段】半導体基板１０１の上に、ビスマス（Ｂｉ）とチタン（Ｔｉ）と酸素とから構成された例えば膜厚１００ｎｍの金属酸化物層１０２と、上部電極１０３とを備え、また、半導体基板１０１の一部にオーミックコンタクト１０４を備える。金属酸化物層１０２は、半導体基板１０１の上に接して形成されている。例えば、金属酸化物層１０４は、Ｂｉ₄Ｔｉ₃Ｏ₁₂の化学量論的組成に比較して過剰なＴｉを含む基部層の中に、Ｂｉ₄Ｔｉ₃Ｏ₁₂の化学量論的組成の３ｎｍ〜１５ｎｍ程度の複数の微結晶粒から構成されている。また、金属酸化物層１０４は、３０〜１８０℃と低温条件のスパッタ法により形成されている。 （もっと読む）

【課題】結晶性を有する有機強誘電体材料を強誘電体層の構成材料として用いても、駆動電圧の低減化を図ることができる記憶素子の製造方法、記憶素子、記憶装置、および電子機器を提供すること、また、結晶性を有する有機絶縁体材料を絶縁体層の構成材料として用いても、駆動電圧の低減化を図ることができるトランジスタの製造方法を提供すること。
【解決手段】基板２の一方の面上に、第１の電極３を形成する工程と、第１の電極３の基板２と反対側の面上に、強誘電体層４を形成する工程と、強誘電体層４の第１の電極３と反対側の面上に、第２の電極５を形成する工程を有し、第２の電極５を形成する工程において、電極材料の気化物を基板２の法線方向に対し傾斜した方向で飛翔させ強誘電体層４の面上に被着させることにより、第２の電極５を形成する。 （もっと読む）

【課題】低電圧および低消費電力で駆動する不揮発型半導体記憶装置の構成に関わるものであり、産業上重要な半導体記憶装置の性能を飛躍的に向上させる手段を提供する。
【解決手段】複数の溝を設けた半導体表面上に絶縁ゲート電界効果型トランジスタのソース領域、ドレイン領域、およびチャネル領域がそれぞれ位置され、該チャネル領域上に絶縁層を介して電荷蓄積領域を設けた。 （もっと読む）

【課題】半導体メモリ素子及びその製造方法を提供する。
【解決手段】半導体基板と、半導体基板からそれぞれ突出され、互いに対向するように離隔された少なくとも一対のフィンと、一対のフィンの間に形成された絶縁層と、一対のフィン及び絶縁層の一部表面上に形成されたストレージノードと、ストレージノード上に形成されたゲート電極を備える。これにより、増加したセンシングマージンを有することができ、短チャネル効果も抑制できる。 （もっと読む）

【課題】ゲート絶縁層を介した、ソース電極とドレイン電極間とのリーク電流の発生を好適に防止または低減し得る半導体装置、かかる半導体装置を簡易に製造し得る半導体装置の製造方法、および信頼性の高い記憶装置を提供すること。
【解決手段】強誘電体メモリ１は、基板２と、基板２の一方の面側に設けられたソース電極３およびドレイン電極４と、ソース電極３とドレイン電極４との間に設けられたチャネル領域５１を備える半導体層５と、これらの各部と離間して設けられたゲート電極７と、ゲート電極７に対してソース電極３およびドレイン電極４を絶縁する機能を有し、強誘電体として機能する強誘電体ポリマーを主材料として構成された強誘電体層６とを備え、この強誘電体層６において、強誘電体ポリマーの主鎖が、基板２に対してほぼ平行、かつチャネル長方向とほぼ垂直な方向に沿って揃っている。 （もっと読む）

【課題】 強誘電体記憶装置の隣り合うメモリセル間において、強誘電体膜での分極量の干渉を抑え、安定したデータ読み出しを実現する。
【解決手段】 本発明の強誘電体記憶装置およびその製造方法は、強誘電体膜１６をゲート絶縁膜とする電界効果トランジスタをデータ記憶素子として用いるメモリセル１１と、所定の方向に繰り返し配置された複数のメモリセル１１の強誘電体膜１６の上に共通に形成されたワード線１２を備え、強誘電体膜１６が、メモリセル１１ごとに分断されて形成されている。 （もっと読む）

【課題】（１００）配向の金属酸化物膜が形成しやすい薄膜素子の製造方法を提供することにある。
【解決手段】薄膜素子の製造方法は、基体の上方にチタン化合物溶液を塗布する方法により酸化チタン膜１６を形成する工程と、酸化チタン膜１６の上方にＰｔ系下部電極膜２０を形成する工程と、Ｐｔ系電極膜２０の上方に少なくともチタン酸鉛とジルコン酸鉛のいずれか一方を含む金属酸化物膜２２を形成する工程と、を含む。 （もっと読む）

【課題】低電圧駆動において動作特性に優れる強誘電体メモリを提供することにある。
【解決手段】強誘電体キャパシタＣｆを含むメモリセルＭＣを有し、強誘電体キャパシタＣｆの両電極間の印加電圧をＶａｐｐとし、強誘電体キャパシタＣｆの抗電圧をＶｃとした場合、Ｖｃ／Ｖａｐｐが０．４以上であり０．８以下の範囲にある。 （もっと読む）

【課題】 従来の強誘電体メモリにおいては分極信号を破壊して読み出す、あるいはスレッショルドの変化に置き換えて読み出す方法をとっていた。したがって、高速性、信頼性、環境変化に対する安定性を兼ね備えた不揮発性メモリが得にくいという課題があった。
【解決手段】 強誘電体薄膜における２つの分極信号を比較し、電気信号に置き換える分極信号比較器をＭＦＳＦＥＴとＭＯＳＦＥＴの組み合わせで実現し、メモリ装置に導入することにより、間接的に、高速性、信頼性、安定性を兼ね備えた強誘電体メモリが具現化した。 （もっと読む）

【課題】 従来の強誘電体メモリは不揮発性を利用する強誘電体薄膜がメモリセル毎に孤立している。したがって、不揮発性メモリとして集積度を高める際には強誘電体薄膜も小さな形状に裁断されることとなり、その結果、充分な特性や信頼性が得られず、微細化、高集積化には限界が生ずるという課題があった。
【解決手段】 強誘電体薄膜を複数個の電極で挟み、強誘電体薄膜の中で分極信号を転送する分極転送部と、ゲート部に強誘電体薄膜を有する電界効果型トランジスタを分極検出部とをメモリの構成要素として組み合わせ、かつ強誘電体薄膜を連続、一体化した構成をとることにより、強誘電体特性を確保し、微細化、高集積化に適した強誘電体メモリを得る。 （もっと読む）

【課題】 従来の強誘電体メモリは不揮発性を利用する強誘電体薄膜がメモリセル毎に孤立している。したがって、不揮発性メモリとして集積度を高める際には強誘電体薄膜も小さな形状に裁断されることとなり、その結果、充分な特性や信頼性が得られず、微細化、高集積化には限界が生ずるという課題があった。
【解決手段】 強誘電体薄膜を複数個の電極で挟み、強誘電体薄膜の中で分極信号を転送する分極転送デバイスをメモリセルアレイとして集積し、強誘電体薄膜を連続、一体化した構成をとることにより、強誘電体特性を確保し、微細化、高集積化に適した強誘電体メモリを得る。 （もっと読む）