強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置
【課題】従来の主なプログラマブルロジックアレイは一度のみの変更に限定されていた、あるいは電源投入時にプログラム情報を外部の不揮発性メモリからロードし直す必要があり、電源投入時における即時の動作はできなかった。また、FPGA等は面積効率が悪くコストが非常に高く、低価格の商品においては容易に用いることが困難であった。
【解決手段】MOSFETとゲート部に強誘電体を有するMFSFETを並列にした単位プログラマブルトランジスタセルを複数個行列状に配置し、MFSFETを状態書き込み回路によってオン・オフの設定を行うことにより、任意の直列NAND型のアレイを形成し、所望の論理回路を得る。これにより前記課題を克服したプログラマブルロジックアレイが具現化する。
【解決手段】MOSFETとゲート部に強誘電体を有するMFSFETを並列にした単位プログラマブルトランジスタセルを複数個行列状に配置し、MFSFETを状態書き込み回路によってオン・オフの設定を行うことにより、任意の直列NAND型のアレイを形成し、所望の論理回路を得る。これにより前記課題を克服したプログラマブルロジックアレイが具現化する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は不揮発性メモリをプログラミングの手段として用いて、ひとつの集積回路装置の機能を様々に変えることのできるプログラマブル・ロジック・デバイス(以下PLDと略すこともある。なお、PLDとはProgrammable Logic Deviceの頭文字を連ねたものである。)をゲート部に強誘電体を有する電界効果型トランジスタを用いて構成する手法に関する。
【背景技術】
【0002】
近年、PLDが重要性を増している。それは集積回路の微細化、高集積化にともない、以下に述べるような課題が顕著になっているからである。集積回路が微細化すると、製造工程が複雑になり、納期が非常に長くなる。また、微細化にともない製造工程で必要とするガラスマスクが非常に高価となり、大量のロット数を生産しないと製造コストに大きく跳ね返り、競争力を失いかねない課題が生じている。一方、時代の変化と流れが激しくなるなかで、製品は多品種小量生産が要求されることが増えている。また、設計途中での仕様変更や、企画の中止がしばしば起こる。また、機能が複雑になるにつれ、設計がより難しくなり試作した結果、予期せぬ事態により再設計する頻度が増加している。以上のような状況下において、従来のように集積回路の機種設計を一品種づつ設計していく手法をとると、前述したコストアップ、短納期、多品種小量生産への対応や、仕様変更や設計ミス等へのリカバリー対策が充分にとれず、製品企画そのものが消滅してしまい、かつ膨大な開発費用を回収出来ない事態に陥ることがしばしば起きている。
【0003】
以上のような状況にあって、PLDはユーザサイドのプログラムの変更により、多品種の対応や、設計変更、再設計が容易であり、かつ製造工程上は即対応可能であるので非常に短納期で前述の諸事情に対応できる。また、個々にプログラミングされた機種自体の製品化数量は少ないとしても、基になるPLD自体はあらかじめ大量に作り込んでおくことが可能である。以上のようなPLDの特徴と、前述した集積回路を取り巻く業界事情により、PLDが以前にもまして重要な位置を占めつつある。
【0004】
さて、ユーザが設計した論理回路を手元で書き込める半導体デバイスであるプログラマブル・ロジック・デバイス(PLD)としてはゲートアレイ(Gate Array)型のFPGA(Field Programmable Gate Array)やANDゲートとORゲートの2段構成によるPLA(Programmable Logic Array)、あるいはそれを大規模にしたCPLD(Complex PLD)等がある。
【0005】
さて、前記FPGAの概略の構成は複数個の基本論理を構成するトランジスタと、配線を切り替えるスイッチの役目をするトランジスタと、そのスイッチの情報を記憶しておく記憶回路とからなる単位セルがまずある。これらの複数個のトランジスタを前記スイッチとしてのトランジスタにより配線を切り替えることによって、前記単位セルを複数個の機能の基本的回路に設定することができる。これらの単位セルを多数個用意し、各単位セルを所望の各基本回路に設定し、かつ、各セル間の配線もスイッチ用のトランジスタと状態を記憶する記憶回路で選択設定することにより、より複雑な回路を組み上げる構成となっている。また、前記記憶回路の情報を記憶する不揮発性メモリをFPGAの他に必要とする。
【0006】
ここで、前記状態を記憶する各記憶回路は電源を一度切断すると所望の状態の情報は消えてしまうので、電源を投入する度にFPGA外部に設けた不揮発性メモリにより、所望の状態の情報を読み込み、各状態を再設定して使用する。なお、FPGAに関わるものとして特許文献1がある。
【0007】
さて、前記PLAは一般的な組み合わせ回路の論理が積和演算で表現できることを利用して、AND論理とOR論理の二段構成で様々な論理を構成するものである。ROMによってAND−ORの二段の論理を構成するものとしては特許文献2、及び特許文献3がある。
【0008】
また、図7のようにダイオード素子を用い、かつ不要の箇所はヒューズ素子を切断することにより、ダイオードの有無によって、AND−ORの二段の論理を構成するもので特許文献4がある。
【0009】
また、トランジスタを論理の構成に用い、かつどのトランジスタを有効にするかの情報を電源投入後に不揮発性メモリから読み出して行う手法としては特許文献5がある。
【0010】
また、前記CPLDはPLAを大規模にしたものでPLAの基本単位を複数個更に並べ、全体を更に統一的に制御してより大規模な回路に対応するものであるが、個々の単位のPLAにおいては前述のPLAと同一の構成であり、同一の課題を持つ。また、CPLDに関わるものとしては特許文献6がある。
なお、PLAの原理は本発明にも関わるので、後に再度、詳述する。
【0011】
【特許文献1】特許第2718006号公報
【特許文献2】特公昭50−174号公報
【特許文献3】特公昭50−24573号公報
【特許文献4】特公昭59−48574号公報
【特許文献5】特開平5−242667号公報
【特許文献6】特公平4−31446号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
PLDについては既に前述したような様々なものが考案されている。しかしながら、上記従来のPLDでは以下に述べる問題点を有していた。
【0013】
特許文献1に示したようなFPGAは数多くの配線切り替えの可能性を単位セル回路のなかに作り込んでおき、スイッチ回路で切り替えて機能を選択する方式である為、機能の割に面積効率が悪く、コストアップとなる。また、電源投入時にはプログラムを外部の不揮発性メモリから前記スイッチ回路のオン・オフを再書き込みする必要があるため、ロードする時間がかかり、電源投入時から即動作ができないという問題があった。
【0014】
また、特許文献2、及び特許文献3のように集積回路の製造工程の途中において、ガラスマスクの選択により、トランジスタのAND構成とOR構成を集積回路のなかに作り込む手法は、ガラスマスクの作成と、その後の最終プロセスまでの製造日数がかかる。また、同じ理由により、仕様変更と設計ミスによる再試作の際におけるリカバリーにかなりの日数を要するという課題がある。
【0015】
また、特許文献4にあるような不要な論理箇所をヒューズ素子によって切断し、必要な論理箇所のみにダイオード素子を残してAND−OR回路の二段構成によるPLAを構成する手法は一度のみの書き込みであって、変更や再利用ができないという課題がある。
【0016】
また、特許文献5のように不揮発性メモリとして強誘電体コンデンサを用い、トランジスタの有無を選択することによりPLAを構成する手法は、電源投入時において、都度、強誘電体コンデンサから記憶情報を読み出し、PLAを再構成するステップが必要であるので、電源投入時から即動作ができないという問題があった。
【0017】
また、特許文献6にも示すようなCPLDも基本的にはPLAと同一の構成を部分的に持つため、前述したPLAと同一の課題がある。
【0018】
そこで本発明はこのような問題点を解決するもので、その目的とするところは、集積度の高く、かつ再書き込みによる再構成が可能で、かつ電源投入時においても再ロードの不要なプログラマブルロジックアレイ装置を提供するものである。
【課題を解決するための手段】
【0019】
上記の課題を解決して、本発明の目的を達成するために、各発明は以下のように構成した。
【0020】
すなわち第1の発明は、ゲート部に強誘電体薄膜を有する電界効果型トランジスタと、ゲート部に常誘電体薄膜を有する電界効果型トランジスタと、が並列に接続された単位プログラマブルトランジスタセルを有し、該単位プログラマブルトランジスタセルが複数個、行列状に配置された単位プログラマブルトランジスタセル群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した入力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタが直列に接続された出力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続したプログラム信号線群と、から構成したものである。
【0021】
第2の発明は第1の発明の回路構成を強誘電体プログラマブルロジックアレイと定義して、第1の強誘電体プログラマブルロジックアレイと、第2の強誘電体プログラマブルロジックアレイと、前記第1の強誘電体プログラマブルロジックアレイの複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタに前記第1のプログラム信号線群を通して状態を書き込む第1の状態書き込み回路と、前記第2の強誘電体プログラマブルロジックアレイの複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタに前記第1のプログラム信号線群を通して状態を書き込む第2の状態書き込み回路と、からなり、前記第1の強誘電体プログラマブルロジックアレイの第1の出力信号線群が、前記第2の強誘電体プログラマブルロジックアレイの第2の入力信号線群に接続した、構成をとったものである。
【0022】
第3の発明は第1または第2の発明において、前記強誘電体薄膜が無機強誘電体を用いて構成したものである。
【0023】
第4の発明は第3の発明において、前記無機強誘電体がPZTN、もしくはPZT、もしくはSBTからなるものである。
【0024】
第5の発明は第1または第2の発明において、前記強誘電体薄膜が有機強誘電体を用いて構成したものである。
【0025】
第6の発明は第5の発明において、前記有機強誘電体がPVDF、VDFオリゴマー、P(VDF/TrFE)、もしくは奇数ナイロンからなるものである。
【0026】
第7の発明は第1または第2の発明において、前記電界効果型トランジスタがSi基板、もしくはSOI基板、もしくはGaAs基板を用いた絶縁ゲート電界効果型トランジスタを用いたものである。
【0027】
第8の発明は第1または第2の発明において、前記電界効果型トランジスタがTFTもしくは有機トランジスタを用いたものである。
【0028】
以上のように上記の構成からなる本発明によれば、論理を構成する電界効果型トランジスタが直列に、かつ行列状に整然と配置されるので、集積度が高く、かつ容易に他の論理へ変更できるという効果がある。
【0029】
また、前述したように電界効果型トランジスタによる論理の変更は、前記電界効果型トランジスタに並列に接続されたゲート部に強誘電体薄膜を有する電界効果型トランジスタのオン(ON)・オフ(OFF)の状態によって行われるので、何度でも変更可能であり、かつデバイスとして再利用が可能である。
【0030】
また、前述したゲート部に強誘電体薄膜を有する電界効果型トランジスタのオン・オフ状態の変更は容易であるので、集積回路の動作中にも機能変更が可能であり、動的な回路変更制御もできて、回路機能が更に高まるという効果がある。
【0031】
また、前述したようにゲート部に強誘電体薄膜を有する電界効果型トランジスタのオン・オフ状態によって電界効果型トランジスタの組み合わせの論理が定まり、かつ前記オン・オフ状態は不揮発性かつ、再書き込みの必要がないので、集積回路としても電源投入時から即、動作が可能であるという効果がある。
【0032】
また、強誘電体薄膜は無機強誘電体でも有機強誘電体でもよいので、高速用途にも、フレキシブル用途にも対応できて、様々な分野に用いることができるという効果がある。
【0033】
また、電界効果型トランジスタはSi基板、もしくはSOI基板、もしくはGaAs基板を用いたトランジスタのいずれでもよく、かつTFTもしくは有機トランジスタでもよいので、高速用途にも、フレキシブル用途にも対応できて、様々な分野に用いることができるという効果がある。
【発明を実施するための最良の形態】
【0034】
以下、本発明の実施形態について、図面を参照して説明する。
【0035】
(本発明の強誘電体プログラマブルロジックアレイの実施形態)
図1は本発明の強誘電体プログラマブルロジックアレイの第1の実施形態を示す回路構成図である。図1の回路構成はゲート部に強誘電体を有する電界効果型トランジスタ(以下MFSFETと略す場合もある。なお、MFSFETとはMetal-Ferroelectrics-Semiconductor-Field-Effect-Transistorの頭文字を連ねたものである。)と、ゲート部に常誘電体である絶縁物のみから構成される絶縁ゲート電界効果型トランジスタ(以下MOSFETと略す場合もある。なお、MOSFETとはMetal-Oxide-Semiconductor-Field-Effect-Transistorの頭文字を連ねたものである。)とが並列に接続された、単位プログラマブルトランジスタセル100を有し、かつ、前記単位プログラマブルトランジスタセルが複数個、行列状に配置された構成となっている。
【0036】
また、複数個の前記単位プログラマブルトランジスタセル100におけるMOSFET102のゲート電極には行方向(横方向)においては各MOSFETに共用の入力信号となる入力信号線群112が接続されている。また、複数個の前記単位プログラマブルトランジスタセル100におけるMOSFET102が直列に接続され、末端が出力信号線群113となっている。
【0037】
また、複数個の前記単位プログラマブルトランジスタセル100におけるMFSFET101のゲート電極には行方向(横方向)においては各MOSFETに共用の入力信号となるプログラム信号線群111が接続されている。
【0038】
以上の回路構成がどのような機能を有し、どのような効果をもたらすかを述べるに当たっては、まず強誘電体、及びMFSFETについて、先に説明し、それに基づいて、本発明の強誘電体プログラマブルロジックアレイを後で再度、述べる。
【0039】
(強誘電体特性について)
強誘電体を用いるのは幾つかの特性においてヒステリシスを持つことがあり、かつ不揮発性であるので、データ情報のメモリとして用いることができるからである。まず、比較的よく知られた強誘電体を不揮発性のメモリ素子として用いる例を通して強誘電体の特性の概略について以下に述べる。
【0040】
強誘電体メモリの一例としては強誘電体膜内部の残留分極状態により2状態を定義する強誘電体コンデンサに、書き込みの際には強誘電体薄膜の抗電界以上の電圧を極性の異なる2種のかけ方で1か0かの内部分極状態を作り出し、残留分極による保存状態を経て、読み出しの際には強誘電体薄膜の抗電界以上の電圧をかけて電荷を取り出し、1か0かの内部の記憶状態を検知する方法がある。この方法を簡単に示したのが図31、図32、図33である。
【0041】
図31は強誘電体コンデンサの構造を示す断面図である。図31において、3140は無機の強誘電体からなる強誘電体薄膜であり、3141と3142は金属からなる電極である。金属電極3141と3142によって強誘電体薄膜3140を挟む構造により破線3149で示した中の強誘電体コンデンサが構成されている。
【0042】
図32は図31に示した強誘電体コンデンサの分極電荷−印加電圧特性を示すものである。図32において3201、3202、3203、3204、3205、3206の各点の特性点を通る曲線が図31の強誘電体コンデンサの第1端子3141と第2端子3142の間に加えた電圧Vと内部分極電荷Qの特性を表している。図32の特性点3201は図31の第2端子3142に第1端子3141より正の高い電圧Vを加えた状態を示し、図32の特性点3204は図31の第1端子3141に第2端子3142より正の高い電圧Vを加えた状態を示している。図32の特性点3201と特性点3204においては内部の分極は正負、逆の分極をする。特性点3201の状態にあった強誘電体コンデンサの第1端子と第2端子の電位差を0として開放すると、内部の分極は残留分極として保存され、特性点3202に示す状態となる。また、特性点3204の状態にあった強誘電体コンデンサの第1端子と第2端子の電位差を0として開放すると、内部の分極は残留分極として保存されて、特性点3205に示す状態となる。したがって、強誘電体コンデンサの内部分極電荷と印加電圧はヒステリシス特性を持っていると同時に、強誘電体コンデンサの両端の端子を開放し、電圧を0としても前の状態によって、異なった残留分極を有している。この状態が特性点3202と特性点3205に相当して、不揮発性のデータを残留分極の形で記憶できることが解る。
【0043】
また、図32において、特性点3204にあったときの分極電荷は前述したように電源を切っても特性点3205におれる分極電荷が残留分極として残るが、それのみならず、このときの極性と同じ分極は電圧を逆方向にかけていってもしばらくは残っている。完全に消えるのは特性点3206に達したときである。このときの電圧を抗電圧と呼ぶ。
【0044】
なお、図32の特性点3201〜3206に対応する強誘電体コンデンサの内部分極の各状態を模式的に示すと、それぞれ図33の(A)〜(F)に示すようになる。ただし、図32における印加電圧Vは、図33において上部のコンデンサの電極を基準として正負を定めている。なお、図33において強誘電体コンデンサにおける2枚の電極板の内部における丸に囲まれて+、−で表示したものが分極電荷を表し、電極板の外側の単に+、−で表示したものは電荷を表している。図32および図33から解るように強誘電体薄膜にかかる電圧が0になった場合でも、強誘電体薄膜内部の残留分極は前の状態、履歴によって異なった状態を保っている。つまり図33の(B)の状態と(E)の状態はともに印加電圧は0であるが、内部の残留分極の極性は全く逆となっている。
【0045】
また、図32に示すように、強誘電体コンデンサの両端の端子が開放された状態から端子間に電圧V(ΔVB)をかけると、特性点3204に移動する。このとき、前の状態が特性点3202であれば図32に示すΔQ1の電荷が取り出され、特性点3205の状態であればΔQ0の電荷が取り出される。図32から明らかにΔQ1≫ΔQ0であるので、適切な検出回路を通せば残留分極として記憶されていた前の状態の相違を判別できて、データ1または0等として利用できる。
【0046】
以上の原理から強誘電体コンデンサを不揮発性の記憶素子として用いることがある。
【0047】
また、強誘電体の特性をコンデンサとして用いるのではなく、前記MFSFET、つまり、トランジスタに用いることも出来る。次に、その詳細について述べる。
【0048】
(MFSFETについて)
次にゲート部に強誘電体薄膜を有する電界効果型トランジスタ(MFSFET)を記憶素子として用いる場合について述べる。
【0049】
(MFSFETの構成と動作原理)
ゲート部に強誘電体薄膜を有する電界効果型トランジスタであるMFSFETは図1の説明の際に簡単にふれたが、以下にあらためて詳述する。
図25はN型の導電性を持つMFSFETのチャネル部のソース・ドレイン方向に切断した断面図である。図25において、2501は金属からなるゲート電極、2502はN+拡散からなるソースもしくはドレインとなる第1電極、2503はN+拡散からなるドレインもしくはソースとなる第2電極である。2509はシリコン基板である。2500はPZTNからなる強誘電体薄膜である。結晶性の優れたPZTNから形成された強誘電体薄膜2500は両端に電圧を印加すると内部に分極が起こるとともに、一度起きた分極は反転しにくい性質があり、図32に示すようなヒステリシス特性を持っている。また、PZTやSBTも同じような特性を持っている。ただし、PZTNの方が残留分極やヒステリシスの角型性のよい特性を持っている。なお、以上において、PZTとはPb(Zr,Ti)O3の総称であり、またPZTNとはPZTにNbを添加したものの総称であり、またSBTとはSrBi2Ta2O9もしくはそれに近い組成の総称である。
【0050】
また、以下において、強誘電体薄膜は最も望ましいPZTNの代表的な特性図を用いて説明するが、PZTやSBTを用いてもよく、本質的な差はあまり大きくない。
【0051】
また、強誘電体薄膜2500を用いる場合、金属電極2501は白金(Pt)が一般的によく用いられる。
【0052】
前述した図32は図25に用いている強誘電体薄膜PZTN2500の分極電荷−印加電圧特性でもある。図32において強誘電体薄膜に抗電界以上の負の電圧を加えると特性点3201の状態となり、そこで印加電圧を除き、開放すると特性点3202となり、かつ縦軸の交差点に相当する量が残留分極として保持される。更に抗電圧以上の正の電圧を加えると特性点3204の状態に移る。そこで印加電圧を除き、開放すると特性点3205となり、かつ縦軸の交差点に相当する量が残留分極として保持される。
【0053】
さて、図32に示したように、図25の構造のMFSFETにおいて強誘電体薄膜2500に抗電圧以上の電圧を印加すると、強誘電体薄膜2500は内部に分極を起こす。例えば図27に示すようにゲート電極端子2704を通してゲート電極2701が0電位でドレイン電極もしくはソース電極となる2702、2703が電極端子2705、2706を通して+V電位であると、図27に示すように強誘電体薄膜2700はゲート電極2701側が正、ドレイン電極もしくはソース電極となる2702、2703側が負の内部分極を起こす。この分極はN型の電界効果型トランジスタとしてのチャネル部2709の電子が誘起するのを抑制する方向に働く。つまりN型MFSFETはスレッショルド電圧が高くなる。
【0054】
また、図28に示すようにゲート電極端子2804を通してゲート電極2701が+V電位でドレイン電極もしくはソース電極となる2702、2703が電極端子2805、2806を通して0電位であると、図28の強誘電体薄膜2800はゲート電極2701側が負、ドレイン電極もしくはソース電極となる2702、2703側が正の内部分極を起こす。この分極はN型の電界効果型トランジスタとしてのチャネル部2809に電子を誘起する。N型の場合は電子の流れる経路チャネルを形成しやすい方向に作用する。つまりN型MFSFETはスレッショルド電圧が低くなる。図28において、チャネル部2809の上部が複数の破線模様で表現しているのは前記強誘電体薄膜の分極の結果、チャネル部において電子が誘起されている様子を表現しているものである。
【0055】
さて、図32は強誘電体薄膜にかかる電圧Vと内部分極電荷Qの関係を示しているが、静電容量をCとしてQ=CVの一般的な関係により、MOS容量の変化を図32から読みとれる。また、MOSFETのスレッショルド電圧の変化はMOS容量の変化に関連している。したがって、図32において、特性曲線が大きく変化する抗電圧付近でN型MFSFETはスレッショルド電圧が大きく変わる。これはMFSFETの強誘電体薄膜の内部分極の方向と大きさによって電界効果型トランジスタとしてのスレッショルド電圧が変わることに対応している。図32において、特性曲線が抗電圧付近で変わる際の電圧は電界効果型トランジスタの動作電圧に比較しても充分に影響を与える変化量である。そして、特性点3202や3205における残留分極も充分に大きいので、電源を切断した際に残留分極が保存されたMFSFETはスレッショルド電圧も大きな差として保存されている。
【0056】
このときMFSFETは強誘電体膜厚や基板の不純物濃度や電源電圧等を適切に選択すれば、前述の残留分極によるスレッショルド電圧のヒステリシス特性の差異によって、単に電流量の差のみならず、事実上、トランジスタとしてのオン、オフの相違として設定することも可能である。
【0057】
また、図29、図30はP型MFSFETを用いた場合のゲート電圧をかけた場合の強誘電体薄膜2900と3000の分極と、チャネル部2909と3009のキャリア誘起の様子を示している。P型MFSFETの場合には図29のようにゲート電極2901側が0電位の場合にチャネル部にホール(正孔)のキャリアが誘起され、等価的にスレッショルド電圧が絶対値で下がり、電流が流れやすくなる。また、図30のようにゲート電極2901が+V電位であると等価的にスレッショルド電圧が絶対値で高くなり、導通しにくくなる。
【0058】
(強誘電体プログラマブルロジックアレイの詳細)
前述した図1の本発明の強誘電体プログラマブルロジックアレイについて一部、重複するが以下に詳細に述べる。
さて、前述したように図1の回路構成はゲート部に強誘電体を有する電界効果型トランジスタ(MFSFET)101と、ゲート部に常誘電体である絶縁物のみから構成される絶縁ゲート電界効果型トランジスタ(MOSFET)102とが並列に接続された、単位プログラマブルトランジスタセル100を有し、かつ、前記単位プログラマブルトランジスタセル100が複数個、行列状に配置された構成となっている。単位プログラマブルトランジスタセル100が行、つまり横方向に並んだ複数個の単位プログラマブルトランジスタセルにおいては複数個の前記MFSFET101のゲートは共通のプログラム信号線111に接続され、同一信号で制御される。
【0059】
また、単位プログラマブルトランジスタセル100が行、つまり横方向に並んだ複数個の単位プログラマブルトランジスタセルにおいては複数個の前記MOSFET102のゲートは共通の入力信号線112に接続され、同一信号で制御される。
【0060】
また、単位プログラマブルトランジスタセル100が列、つまり縦方向に並んだ複数個の単位プログラマブルトランジスタセル間においては複数個の前記MFSFET101と複数個の前記MOSFET102はソース・ドレイン間を通して共に直列に接続され一端を出力信号線113として取り出している。
【0061】
さて、前述したようにMFSFETはゲート部における強誘電体の残留分極により、スレッショルド電圧に差異があり、オン、オフの差としても利用可能である。図1におけるMFSFETのアレイにおいて、横方向のプログラム信号線111と、縦方向の出力信号線113を利用してMFSFET101のゲート部の強誘電体に分極情報を付与することができる。ただし、行列状に配置された任意のMFSFETのゲート部における強誘電体に分極情報を付与する際には入力信号線112に適切電位を与えることによりMOSFET102を強制的にオンさせて縦方向の出力信号線113をすべて導通させる。
【0062】
また、行列状に配置された任意のMFSFETのゲート部における強誘電体に分極情報を付与する具体的方法については後述する。
【0063】
さて、行列状に配置された任意のMFSFETのゲート部における強誘電体に分極情報を付与できたとすると、オンとなるように設定されたMFSFET101に並列に接続されたMOSFET102は論理的には存在しないのと同じになる。何故ならばMOSFET102のゲート電位に関わらず、常にMFSFET101がオンしていればMOSFET102のソース・ゲート間は導通しているからである。
【0064】
したがって、図1の単位プログラマブルトランジスタセル100のアレイにおいて、任意のMFSFET101が常時オンになるようにプログラム信号線111と出力信号線113の組み合わせで設定すれば、その後においては、その対となるMOSFET102は論理的機能としては存在しないことと等価となる。したがって、図1の単位プログラマブルトランジスタセル100のアレイではMOSFET102は行列状に配置されているが、対となるMFSFET101のゲート部における強誘電体の分極情報を設定することにより、任意のMOSFETのみを残した構成と等価に機能するようにできる。任意のMOSFETを残すことにより、図1における単位プログラマブルトランジスタセル100のアレイの機能を様々に設定することができる。この具体的用途については後述することにして、まず、前述した、行列状に配置された任意のMFSFETのゲート部における強誘電体に分極情報を付与する具体的方法について次に例をあげる。
【0065】
(行列状の任意のMFSFETの強誘電体に分極情報を付与する具体的方法)
次に行列状に配置された複数個のMFSFETにおいて、任意の箇所におけるMFSFETのゲート部の強誘電体に所望の分極情報を付与する方法について述べる。ゲート部の強誘電体に分極情報を書き込む為にはMFSFETのゲート電極とソース電極、もしくはドレイン電極間に電圧を加えることにより行う。行列状に配置された複数個のMFSFETにおいては行方向に配置されたMFSFETのゲート電極を共通信号線で制御し、この制御信号線をここではワード線と呼称する。また、行列状に配置された複数個のMFSFETにおいては縦方向に配置されたMFSFETは直列に接続され、図1における対のMOSFETがすべてオン状態では前記複数個のMFSFETのソース電極とドレイン電極はすべて同一の出力信号線に接続されていて、この出力信号線をここではビット線と呼称する。このワード線とビット線を通して前述した任意の箇所におけるMFSFETのゲート部の強誘電体に所望の分極情報を付与する方法をとる。ただし、この分極情報の書き込みの際には書き込みを選択したMFSFETには抗電圧以上の電圧を印加しつつ、非選択のMFSFETには抗電圧未満の電圧しか印加しないような工夫が必要であって、以下のような手法をとる。
具体例を次にあげる。
【0066】
(ワード線とビット線の制御方式の実施例1)
図19、図21、図22は電源が0からVに対して中間電位(1/2)Vを設けて3種類の電位を制御に用いる方式のワード線とビット線の関係を示す図である。図32のヒステリシス特性が充分に角型に近づいた場合には抗電圧が絶対値として(1/2)VとVの間にあって、(1/2)V程度の電圧が強誘電体薄膜にかかっても残留分極が保存される場合に図19から図22の方式が可能となる。
【0067】
図19は選択アドレスにデータ1もしくはデータ0を書き込む場合の選択ワード線SWL、非選択ワード線UWL、選択ビット線SBL、非選択ビット線UBLの関係を示すものである。ただし、データが1か0かは単なる定義の問題であって必然性はない。ここではデータ1とはN型MFSFETがオン(ON)する方向の強誘電体残留分極によってスレッショルド変化を起こす場合を定義する。また、データ0とはN型MFSFETがオフ(OFF)する方向の強誘電体残留分極によってスレッショルド変化を起こす場合を定義する。これらのデータ1もしくは0の定義は図32において強誘電体コンデンサの残留分極を読み出した場合の電荷量の大小によるデータ1,もしくはデータ0の一般的な定義とは必ずしも一致しない。
【0068】
図19において1データを書き込む場合には選択ワード線SWLはV電位、選択ビット線SBLは0電位、非選択ワード線UWLは(1/2)V、非選択ビット線UBLは(1/2)Vと設定する。また、0データを書き込む場合には選択ワード線SWLは0電位、選択ビット線SBLはV電位、非選択ワード線UWLは(1/2)V、非選択ビット線UBLは(1/2)Vと設定する。
【0069】
このとき強誘電体薄膜に±Vがかかると書き込まれ、強誘電体薄膜に±(1/2)V、もしくは0電圧がかかる場合では残留分極が保持される。
【0070】
図21は実際のワード線群とビット線群が行列状に配置した状態で選択アドレスのみに1データを書き込む場合の各ワード線と各ビット線の各電位を示している。図21において2100は1データを書き込みたいアドレスのメモリセルであり、SWLは選択したアドレスのワード線であり、SBLは選択したアドレスのビット線である。選択アドレスのワード線SWLにはV電位、選択したビット線SBLには0電位を供給し、また他の非選択アドレスのワード線およびビット線にはすべて(1/2)Vを供給する。このとき選択アドレス2100のみの強誘電体薄膜に電圧Vがかかり、他の非選択アドレスの強誘電体薄膜には±(1/2)V、もしくは0電圧がかかる。したがって選択アドレスのみが抗電圧以上の電圧が加わり、1データの書き込みが行われ、他の非選択アドレスには値は異なってもすべて抗電圧以下の電圧であるので非選択アドレスには影響を与えない。以上より、所望の書き込み動作が行われる。
【0071】
図22は実際のワード線群とビット線群が行列状に配置した状態で選択アドレスのみに0データを書き込む場合の各ワード線と各ビット線の各電位を示している。図21において2100は0データを書き込みたいアドレスのメモリセルであり、SWLは選択したアドレスのワード線であり、SBLは選択したアドレスのビット線である。選択アドレスのワード線SWLには0電位、選択したビット線SBLにはV電位を供給し、また他の非選択アドレスのワード線およびビット線にはすべて(1/2)Vを供給する。このとき選択アドレス2200のみの強誘電体薄膜に電圧−Vがかかり、他の非選択アドレスの強誘電体薄膜には±(1/2)V、もしくは0電圧がかかる。したがって選択アドレスのみが抗電圧以上の電圧が加わり、0データの書き込みが行われ、他の非選択アドレスには値は異なってもすべて抗電圧以下の電圧であるので非選択アドレスには影響を与えない。以上より、所望の書き込み動作が行われる。
【0072】
以上のように強誘電体の抗電圧が±(1/2)V以上あれば、図19、図21、図22に示した方法を図1で行列状のMFSFETに用いることにより、図1の各MFSFETには独立して所望の残留分極データを書き込める。
【0073】
(ワード線とビット線の制御方式の実施例2)
ワード線とビット線を通して任意の箇所におけるMFSFETのゲート部の強誘電体に所望の分極情報を付与する方法は前述した手法に限定されたものではない。次に第2例の方法について述べる。
【0074】
図20、図23、図24は電源が0からVに対して中間電位(1/3)V、および(2/3)Vを設けて4種類の電位を制御に用いる方式のワード線とビット線の関係を示す図である。図32のヒステリシス特性において、抗電圧が絶対値として(1/2)V以上は保証できないが(1/3)V程度の電圧が強誘電体薄膜にかかっても残留分極が保存される場合に図20、図23、図24の方式が可能となる。
【0075】
図20は選択アドレスにデータ0もしくはデータ1を書き込む場合の選択ワード線SWL、非選択ワード線UWL、選択ビット線SBL、非選択ビット線UBLの関係を示すものである。
【0076】
図20において1データを書き込む場合には選択ワード線SWLはV電位、選択ビット線SBLは0電位、非選択ワード線UWLは(1/3)V、非選択ビット線UBLは(2/3)Vと設定する。また、0データを書き込む場合には選択ワード線SWLは0電位、選択ビット線SBLはV電位、非選択ワード線UWLは(2/3)V、非選択ビット線UBLは(1/3)Vと設定する。
【0077】
このとき強誘電体薄膜に±Vがかかると書き込まれ、強誘電体薄膜に±(1/3)V、もしくは0電圧がかかる場合では残留分極が保持される。
【0078】
図23は実際のワード線群とビット線群が行列状に配置した状態で選択アドレスのみに1データを書き込む場合の各ワード線と各ビット線の各電位を示している。図23において2300は1データを書き込みたいアドレスのメモリセルであり、SWLは選択したアドレスのワード線であり、SBLは選択したアドレスのビット線である。選択アドレスのワード線SWLにはV電位、選択したビット線SBLには0電位を供給し、また他の非選択アドレスのワード線には(1/3)V電位をかけ、また他の非選択アドレスのビット線にはすべて(2/3)Vを供給する。このとき選択アドレス2300のみの強誘電体薄膜に電圧Vがかかり、他の非選択アドレスの強誘電体薄膜には±(1/3)Vの電圧がかかる。したがって選択アドレスのみが抗電圧以上の電圧が加わり、1データの書き込みが行われ、他の非選択アドレスには値は異なってもすべて抗電圧以下の電圧であるので非選択アドレスには影響を与えない。以上より、所望の書き込み動作が行われる。
【0079】
図24は実際のワード線群とビット線群が行列状に配置した状態で選択アドレスのみに0データを書き込む場合の各ワード線と各ビット線の各電位を示している。図24において2400は0データを書き込みたいアドレスのメモリセルであり、SWLは選択したアドレスのワード線であり、SBLは選択したアドレスのビット線である。選択アドレスのワード線SWLには0電位、選択したビット線SBLにはV電位を供給し、また他の非選択アドレスのワード線には(2/3)V電位をかけ、また他の非選択アドレスのビット線にはすべて(1/3)Vを供給する。このとき選択アドレス2400のみの強誘電体薄膜に電圧−Vがかかり、他の非選択アドレスの強誘電体薄膜には±(1/3)Vの電圧がかかる。したがって選択アドレスのみが抗電圧以上の電圧が加わり、0データの書き込みが行われ、他の非選択アドレスには値は異なってもすべて抗電圧以下の電圧であるので非選択アドレスには影響を与えない。以上より、所望の書き込み動作が行われる。
【0080】
以上のように強誘電体の抗電圧が±(1/3)V以上あれば、図20、図23、図24に示した方法を図1で行列状のMFSFETに用いることにより、図1の各MFSFETには独立して所望の残留分極データを書き込める。
【0081】
さて、図1のアレイは前述したように、MFSFETを選択的に残留分極に情報を与え、不揮発性のオン・オフを設定すれば様々なMOSFETの組み合わせた機能を持つことが解る。そして、このアレイ構成は様々な用途・応用がある。次にプログラマブルデバイスとして応用したプログラマブルロジックアレイ装置について述べる。
【0082】
(本発明のプログラマブルロジックアレイ装置の実施形態(1))
図2は本発明のプログラマブルロジックアレイ装置の第1の実施形態を示す回路構成図である。図1の本発明の強誘電体プログラマブルロジックアレイを用いてより具体的な装置の回路構成例を示している。
【0083】
(プログラマブルロジックアレイ装置の構成概要)
図2において、201は第1の強誘電体プログラマブルロジックアレイであり、202は第2の強誘電体プログラマブルロジックアレイである。第1の強誘電体プログラマブルロジックアレイ201と、第2の強誘電体プログラマブルロジックアレイ202の基本的な構成は図1で述べた構成をしている。つまり、図1において前述したように第1、第2の強誘電体プログラマブルロジックアレイ201、202はともにMFSFETとMOSFETとが並列に接続された、単位プログラマブルトランジスタセルが複数個、行列状に配置された構成からなっている。
【0084】
図2において、221、222、223はそれぞれ入力端子であり、MOSFETのゲート電極を制御する共通信号線として、それぞれ前記第1の強誘電体プログラマブルロジックアレイ201に入力している。
【0085】
221B、222B、223Bはインバータ回路であり、それぞれ入力端子221、222、223の入力信号を反転し、その信号をそれぞれ前記第1の強誘電体プログラマブルロジックアレイ201に入力している。
【0086】
211は第1の状態書き込み回路であり、第1のプログラム信号線2111、2112、2113、2114、2115、2116を通して前記第1の強誘電体プログラマブルロジックアレイ201におけるMFSFET群の状態を定める機能を有している。
【0087】
231、232、233、234は第1の強誘電体プログラマブルロジックアレイ201における複数個の直列に接続されたMOSFET群からのそれぞれ出力信号線である。
【0088】
241N、242N、243N、244NはN型MOSFETであり、第1の強誘電体プログラマブルロジックアレイ201における複数個のMOSFETにソース電位を供給している。
【0089】
241P、242P、243P、244PはP型MOSFETであり、第1の強誘電体プログラマブルロジックアレイ201における複数個のMOSFETからの出力信号線231、232、233、234のそれぞれ負荷の役目をしている。
【0090】
前記第1の強誘電体プログラマブルロジックアレイ201における出力信号線231、232、233、234は第2の強誘電体プログラマブルロジックアレイ202に入力している。
【0091】
212は第2の状態書き込み回路であり、第2のプログラム信号線2121、2122、2123、2124を通して前記第2の強誘電体プログラマブルロジックアレイ202におけるMFSFET群の状態を定める機能を有している。
【0092】
251、252、253、254は第2の強誘電体プログラマブルロジックアレイ202における複数個の直列に接続されたMOSFET群からのそれぞれ出力信号線である。
【0093】
261N、262N、263N、264NはN型MOSFETであり、第2の強誘電体プログラマブルロジックアレイ202における複数個のMOSFETにソース電位を供給している。
【0094】
261P、262P、263P、264PはP型MOSFETであり、第2の強誘電体プログラマブルロジックアレイ202における複数個のMOSFETからの出力信号線251、252、253、254のそれぞれ負荷の役目をしている。
【0095】
以上の回路構成がどのような機能を有し、どのような効果をもたらすかを述べるに当たっては、まずPLA(Programmable Logic Array)について、先に説明し、後に、それに基づいて、本発明のプログラマブルロジックアレイ装置を再述する。
【0096】
(PLAについて)
本発明はPLAを土台として応用しているので、まず分かり易さの為にPLAの基本構成と動作原理を先に以下に説明する。
【0097】
(組み合わせ論理回路の積和表現について)
図4、図5を参照して組み合わせ論理回路の積和演算と表現について述べる。
図4は組み合わせ論理回路による機能を獲得する場合において、一般的に用いられる入力信号X1、X2、X3と期待出力の論理関数f1、f2、f3の真理値表の例である。つまり、入力信号X1、X2、X3に対して、生成したい期待出力信号の関係を、各入力信号X1、X2、X3の有無をそれぞれ1、0と表現し、その状態における出力信号の期待値の有無を1、0と表現して表に図示したものである。図4からよく知られたカルノーマップの手法で期待出力の論理関数f1、f2、f3の論理式を表現した一例としては図5のようになる。
【0098】
図5の各論理式をみると各入力信号X1、X2、X3及び、それらの反転信号を用いて論理積(AND)と論理和(OR)の積和演算で表現されていることが解る。なお、一般に組み合わせ論理回路においては入力信号が増えても、あるいは様々な期待値の論理関数に対しても、複雑にはなるが、結局は積和演算で表現されることが知られている。
【0099】
(積和演算とAND−ORアレイについて)
以上より、組み合わせ論理回路はANDとORの積和演算で表現できるので、図5の論理関数の表現を回路の構成の模式図を表現したものが図6である。
【0100】
図6において、601がANDアレイであって、各入力信号X1、X2、X3及び、それらの反転信号の図5に出現した信号の論理積を交点における黒丸印で表現している。
【0101】
また、図6において、602がORアレイであって、前記ANDアレイからの各論理積の出力に対して、図5に出現した論理和を交点における黒丸印で表現している。その結果、ORアレイの各出力信号f1、f2、f3は図5の積和による論理を満たした出力が得られる。
【0102】
(ダイオード素子を用いたAND−ORアレイについて)
図7は図6のAND−ORアレイの模式図をダイオード素子を用いて実際の回路に構成したものである。
【0103】
図7において、701はダイオード素子を用いたANDアレイである。各入力信号X1、X2、X3及び、それらの反転信号の図5に出現した信号の論理積を対応する交点にダイオードを接続して論理積であるAND回路を構成している。また、702はダイオード素子を用いたORアレイである。前記ANDアレイ701からの各論理積の出力に対して、図5に出現した論理和を対応する交点にダイオードを接続して論理和であるOR回路を構成している。また、ダイオード素子を用いて回路構成をするために負荷抵抗を随時用いている。
【0104】
なお、図6の模式図における交点の黒丸印の位置と、図7の回路図における交点のダイオード素子の位置は一致している。図5、図6の論理構成をそのまま回路図に置き換えたのが図7の回路構成である。また、このダイオードを用いた方式は前述した特許文献4に述べられている。
【0105】
(論理変換について)
以上において、組み合わせ論理回路はANDとORの積和演算で表現でき、かつANDアレイとORアレイの二段構成で具体的回路構成ができることについて述べたが、実際の様々な素子を用いる場合においては、ANDアレイとORアレイの二段構成が必ずしも都合がよいとは限らない。様々な素子が用いる際に都合がよいように以下の論理変換を考える。
【0106】
次に図8、図9、図10を参照して、ANDとORによる二段論理をNANDとNANDの二段論理に置き換えることが可能であることを示す。
【0107】
図8(a)、(b)、(c)は一般的によく知られたド・モルガンの定理を図で表現したものである。つまり、図8(a)は信号Aと信号Bの論理和のカルノーマップ図であり、○印は信号Aと信号Bの論理和の集合である。また、×印は前記信号Aと信号Bの論理和が満たされていない集合である。図8(b)は図8(a)の○印で表現された信号Aと信号Bの論理和の集合を論理式で表現したものであり、かつ図8(a)の×印で前記信号Aと信号Bの論理和が満たされていない集合を論理式で表現したものである。図8(a)において、○印で表現された信号Aと信号Bの論理和の集合と、×印で表現された前記信号Aと信号Bの論理和が満たされていない集合とは互いに逆の状態を示していることから、信号Aと信号Bの論理和の反転、つまり信号Aと信号Bの非論理和と、×印で表現された信号Aの反転信号と信号Bの反転信号の積は等しいことが解り、図(c)のように(信号Aと信号Bの非論理和)と(信号Aの反転信号と信号Bの反転信号の積)は論理的に等しいことが解る。以上が一般的によく知られたド・モルガンの定理である。
【0108】
図9(a)、(b)は前述したド・モルガンの定理を用いて、積和で表現された演算においては、反転信号を用いれば、和を用いずに、積のみで表現できることを示した例である。つまり、図9(a)は(信号αと信号βの積)と(信号γと信号δの積)の和は、(信号αと信号βの積)の反転信号と(信号γと信号δの積)の反転信号との積の反転に等しいことを示している。つまり、積と和の二段ステップの演算は反転信号を用いれば積と積の二段ステップの演算でも実現できることを示している。図10は図9において述べた関係を反転信号を用いてNAND型の第1演算アレイと、やはりNAND型の第2演算アレイを用いて、積と積の二段ステップの演算で行うことをより明確に表現したものである。
【0109】
(二段ステップの具体的構成例)
図11と図12を参照して、積和(AND−OR)の二段ステップと、反転積(NAND−NAND)の二段ステップの手法の関連と相違を具体的な例で示す。
【0110】
(AND−ORの二段アレイ方式例)
図11は図4の真理値表を、図5で積和形式により表現したしたものを第1段階で、ANDアレイ、第2段階でORアレイにより、行うことを再度、表現したものである。
【0111】
なお、この方式をダイオード素子によって実現したのが、前述した図7の回路である。
【0112】
(NAND−NANDの二段アレイ方式例)
図12は図4の真理値表を、図5で積和に表現されたものについて前述したド・モルガンの定理で反転信号を用いながら、積と積の二段方式で置き換えられること、および図11の論理と等価であることを示したものである。
【0113】
図12によるNAND型の二段ステップに適したデバイスとしてN型MOSFETを用いる。以上により、図4の真理値表を図12の関係にしたがって、かつN型MOSFETを用いて具体的回路に表現したものが図3である。
【0114】
図3において、301がN型MOSFETを用いた第1のNANDアレイである。また、302がN型MOSFETを用いた第2のNANDアレイである。
【0115】
321、322、323はそれぞれ第1入力端子、第2入力端子、第3入力端子であり、それぞれX1、X2、X3の信号が入力している。また、321B、322B、323Bはインバータ回路(反転回路)であり、それぞれ前記第1入力端子321、第2入力端子322、第3入力端子323の入力信号を反転している。前記第1入力端子321、第2入力端子322、第3入力端子323の入力信号、および前記反転回路321B、322B、323Bの信号は前記第1のNANDアレイ301に入力している。そして、N型MOSFETがある箇所ではNAND積を構成する。図3の第1のNANDアレイ301では(反転X1信号とX2信号の積)の反転信号と、(X2信号とX3信号の積)の反転信号と、(反転X1信号とX3信号の積)の反転信号とが、それぞれ形成されている。これらの3本の出力信号331、332、333は前記N型MOSFETを用いた第2のNANDアレイ302に入力している。
【0116】
これらの信号はN型MOSFETのある箇所でNAND積を構成する。第1のNANDアレイ301による各NAND積の信号群と、その信号源による第2のNANDアレイ302による各NAND積は前述したように論理的に等価となり、図3における第2のNANDアレイ302の出力信号251、252、253はそれぞれf1、f2、f3の関数として取り出され、かつ図5で示した各信号の論理と等価の信号が得られる。
【0117】
以上により、N型MOSFETを用いると、直列構成のNAND型の第1、第2のアレイを二段に用いることにより、組み合わせ回路では一般的な積和の論理がすべて表現できる。つまり回路的に実現できることが解る。
【0118】
なお、図3において、341、342、343、及び361、362、363は負荷抵抗であり、適切な論理出力を形成する為、用いている。分かり易さと説明の容易さの為に抵抗素子で表現したが、P型MOSFETを用いてもよく、また前記N型のMOSFETによる論理構成と相補型の構成にしてもよい。
【0119】
(本発明のプログラマブルロジックアレイ装置の実施形態(2))
さて、本発明のプログラマブルロジックアレイ装置について更に詳述する。図3にNAND型のアレイの二段構成の例を示したが、図2の本発明のプログラマブルロジックアレイ装置の実施形態で、一般的な回路を構成できることを次ぎに述べる。
【0120】
図2において、第1の強誘電体プログラマブルロジックアレイ201において、行列状に配置された単位プログラマブルトランジスタセルにおいて、N型MOSFET群は列方向(縦方向)においては直列に接続されている。また、各MOSFETに並列に接続された各MFSFETを第1の状態書き込み回路211によって状態の書き込みが制御される。該第1の状態書き込み回路211によって特定のMFSFETがオン(ON)となるようにゲート部の強誘電体に残留分極が書き込まれると並列に接続にされたMOSFETのゲートの信号電位に関わらず、該当する単位プログラマブルトランジスタセルはショート状態となるので前記MOSFETは存在しないことと論理的には等価となる。
【0121】
また、各MOSFETに並列に接続された各MFSFETを第1の状態書き込み回路211によって特定のMFSFETがオフ(OFF)となるようにゲート部の強誘電体に残留分極が書き込まれると、並列に接続にされたMOSFETはゲートの信号電位によってオン・オフするので、単位プログラマブルトランジスタセルは前記MOSFETのみが存在することと論理的には等価となる。
【0122】
したがって、行列状に配置された単位プログラマブルトランジスタセル群は所望のN型MOSFETを選択的に残し、非選択の単位プログラマブルトランジスタセルは論理上においてはショート状態として、第1の強誘電体プログラマブルロジックアレイ201は選択した所定の位置に配置されたMOSFETの直列回路群となる。該第1の強誘電体プログラマブルアレイ201は図10におけるNAND型で構成する第1演算アレイの役目を担当する。
【0123】
また、図2において、第2の強誘電体プログラマブルロジックアレイ202においも、行列状に配置された単位プログラマブルトランジスタセルにおいて、N型MOSFET群は列方向(縦方向)においては直列に接続されている。また、各MOSFETに並列に接続された各MFSFETを第2の状態書き込み回路212によって状態の書き込みが制御される。該第2の状態書き込み回路212によって特定のMFSFETがオンとなるようにゲート部の強誘電体に残留分極が書き込まれると並列に接続にされたMOSFETのゲートの信号電位に関わらず、該当する単位プログラマブルトランジスタセルはショート状態となるので前記MOSFETは存在しないことと論理的には等価となる。
【0124】
また、各MOSFETに並列に接続された各MFSFETを第2の状態書き込み回路212によって特定のMFSFETがオフとなるようにゲート部の強誘電体に残留分極が書き込まれると、並列に接続にされたMOSFETはゲートの信号電位によってオン・オフするので、単位プログラマブルトランジスタセルは前記MOSFETのみが存在することと論理的には等価となる。
【0125】
したがって、行列状に配置された単位プログラマブルトランジスタセル群は所望のN型MOSFETを選択的に残し、非選択の単位プログラマブルトランジスタセルは論理上においてはショート状態となり、第2の強誘電体プログラマブルロジックアレイ202も選択した所定の位置に配置されたMOSFETの直列回路群となる。該第2の強誘電体プログラマブルアレイ202は図10におけるNAND型で構成する第2演算アレイの役目を担当する。
【0126】
前述したように、221、222、223はそれぞれ入力端子であり、MOSFETのゲート電極を制御する共通信号線として、それぞれ前記第1の強誘電体プログラマブルロジックアレイ201に入力している。221B、222B、223Bはインバータ回路であり、それぞれ入力端子221、222、223の入力信号を反転し、その信号をそれぞれ前記第1の強誘電体プログラマブルロジックアレイ201に入力している。したがって、前述したように前記第1の強誘電体プログラマブルロジックアレイ201におけるMFSFET群の状態を定めれば、所望の入力信号、及び反転信号のNANDの論理機能を構成できる。
【0127】
また、そのように構成したとき、231、232、233、234は所望の信号によるNAND回路による論理で構成された各MOSFET群からのそれぞれ出力信号線であって、それぞれf11、f12、f13、f14の第1演算アレイの各関数が出力する。
【0128】
該出力信号線231、232、233、234は第2の強誘電体プログラマブルロジックアレイ202に入力し、かつ行列状に配置された単位プログラマブルトランジスタセル群のMOSFETのゲート電極に接続されている。該MOSFETと並列に接続された各MFSFETを第2の状態書き込み回路212によって、所望の論理を構成するにあたって、不要なMOSFETは、そのMOSFETに並列に接続されたMFSFETが常時オンとなるように設定し、また、必要なMOSFETは、そのMOSFETに並列に接続されたMFSFETが常時オフとなるように設定すれば、第2の強誘電体プログラマブルロジックアレイ202は図10におけるNAND型の第2演算アレイの役目を果たしてNAND回路による論理で構成された各MOSFET群からのそれぞれ出力である出力信号線251、252、253、254にそれぞれf21、f22、f23、f24の第2演算アレイの各関数を出力する。
【0129】
NAND−NANDの二段アレイは図8から図10を参照して述べた論理変換によってAND−ORの二段アレイと等価に構成できるので、所望の組み合わせ回路の論理が直列のN型MOSFETによる第1のNAND型アレイ201と、やはり直列のN型MOSFETによる第2のNAND型アレイ202とによって構成できることが解る。
【0130】
また、所望の機能が様々であるので、入力信号数が大小様々であったり、機能関数となる出力信号線の数が異なったりするが、これらは図2の第1の強誘電体プログラマブルロジックアレイ201や第2の強誘電体プログラマブルロジックアレイ202における単位プログラマブルトランジスタセル群の個数や、入力信号数、出力信号線数を多めに構成しておき、必要なものだけ、第1の状態書き込み回路211、第2の状態書き込み回路212によって必要な構成を選択すればよい。
【0131】
以上により、図2の構成で任意の組み合わせ回路の機能が可変で様々に構成できることを示している。また、MFSFETは不揮発性でありながら書き換え可能であるので、仕様変更や定数変更を含めた設計変更、機能変更に対応できる。なお、これらの変更はデバイスのメーカ側は勿論のこと、デバイスのユーザ側でも容易に出来る。
【0132】
また、一度、製品として出荷したあとも可変であり、更には動作中の動的な回路変更も可能である。
【0133】
また、MFSFETに所望の状態を書き込んでおけば電源投入時においても直ちに動作可能である。
【0134】
なお、図2において、N型MOSFET241N、242N、243N、244N、は第1の強誘電体プログラマブルロジックアレイ201へのソース電位を供給するとともに第1の状態書き込み回路211を動作させるときには阻害しないようにオフする。このときの制御を制御信号240Nにて行う。
【0135】
また、P型MOSFET241P、242P、243P、244P、は第1の強誘電体プログラマブルロジックアレイ201の出力信号線231、232、233、234の負荷の役目をしている。それとともに、第1の状態書き込み回路211を動作させるときには阻害しないようにオフする。このときの制御を制御信号240Pにて行う。
【0136】
また、図2において、N型MOSFET261N、262N、263N、264N、は第1の強誘電体プログラマブルロジックアレイ202へのソース電位を供給するとともに第2の状態書き込み回路212を動作させるときには阻害しないようにオフする。このときの制御を制御信号260Nにて行う。
【0137】
また、P型MOSFET261P、262P、263P、264P、は第2の強誘電体プログラマブルロジックアレイ202の出力信号線251、252、253、254の負荷の役目をしている。それとともに、第2の状態書き込み回路212を動作させるときには阻害しないようにオフする。このときの制御を制御信号260Pにて行う。
【0138】
(本発明のプログラマブルロジックアレイ装置の応用と汎用性)
以上において、本発明のプログラマブルロジックアレイ装置が組み合わせ回路については非常に有用であることについて述べたが、以下に組み合わせ回路にとどまらず、帰還信号を含む回路や順序回路についても有用であること、つまりは事実上、論理回路の殆どすべての回路について論理的には適用できることを述べる。
【0139】
なお、前述したようにAND−ORアレイの積和の二段方式はNAND−NAND回路アレイの積の二段方式と論理的には等価であり、論理変換がすべての場合について可能であるので、表現が簡単な積和形式(AND−OR)のPLAについて述べる。
【0140】
(PLAの汎用性)
PLAでどのような回路が実現するかを例にあげる。
【0141】
(回路規模のより大きなPLA例)
図2、図3では表現上の簡易さの為に、比較的小規模の回路で説明したが、より大きな回路規模でも同様な考え方で構成できる例を示す。
【0142】
図13、図14を参照して、7セグメントの表示回路について説明する。図13は数字を0から9までとハイフン「−」を可変に表示する7セグメント方式を現している。ここでA、B、C、D、E、F、Gの各セグメントを0から9までとハイフン「−」の状態信号によって必要なセグメントを点灯させる方式である。2進法で0から9までとハイフンに相当する次の状態を表したX1、X2、X3と各セグメントの期待値で真理値表を作り、その積和表現によって対応する演算の交点を表現したものが図14である。図14の回路構成はアレイ構造を大きくしている例である。構成する規模は図6と異なるが基本的な構成上の概念は共通している。また、図14の基本構成があれば、部分的に利用し、かつ論理を構成する交差点を適切に選択することにより、図6は構成できる。
【0143】
以上の図14のように表現できれば、ダイオードのAND−OR構造でもN型MOSFETによるNAND−NAND構造でも実現できる。つまり、図2の本発明のプログラマブルロジックアレイ装置を拡張すれば、図14と同等の回路を本発明で構成できる。
【0144】
(帰還信号を含む回路のPLA例)
図15、図16を参照して、単なる組み合わせ回路のみならず、帰還信号を含む回路でも、ほぼ同様な考え方でPLAの構成ができる例を示す。
【0145】
図15、図16はD型フリップフロップを構成した例である。図15は入力信号C、D及び帰還信号Z1、Z2とに対してAND回路とOR回路でいわゆるD型フリップフロップを構成した回路図である。図16は図15をAND−ORアレイの二段に展開するとともにOR回路の出力信号Z1、Z2とをともに入力信号の一部として帰還させたものである。図16に示すように帰還信号があっても殆ど同じアレイ構造で実現できることが解る。
【0146】
したがって、図2の本発明のプログラマブルロジックアレイ装置を帰還信号も含む回路においても適用できることが解る。
【0147】
(順序回路を含む回路のPLA例)
図17、図18を参照して状態遷移を含む順序回路でも、ほぼ同様な考え方でPLAが構成できる例を示す。
【0148】
図17は光磁気ディスクのシークロジックのシーケンスを状態遷移図で表現した一例である。シーケンスにおける幾つかの状態をカウンターもしくはフリップフロップの状態に割り当て、その状態によっても入力信号による応答が異なる機能を有している。つまり順序回路を形成している。なお、図17では(000)から(111)の3ビットつまり、8状態を持たしている。
【0149】
図18は図17の状態遷移図における論理をPLA形式に構成したものである。図17の3ビットの状態を(y1、y2、y3)で表現し、また入力信号X1、X2、X3、X4、X5、X6、X7を用いている。また、順序回路であるので状態信号をPLAの入力側にも用いている。図18における1801、1802、1803は遅延回路であって前の状態と入力信号によって形成される(y'1、y'2、y'3)をすぐに入力側に帰還せず、遅延回路1801、1802、1803を通して新たな状態として(y1、y2、y3)を形成し、入力側に影響を及ぼす構成をとっている。なお、遅延回路1801、1802、1803が単なる遅延素子もしくは回路であれば基本的に非同期の動作となり、クロックに同期する回路であれば図18全体の回路が同期回路としての動作をする。
【0150】
以上から、AND−ORアレイ型のPLAでは大小様々な規模の組み合わせ回路は勿論のこと、帰還信号を含む回路、そして順序回路も構成でき、かつ同期、非同期でも構成できるので、通常の概念の論理回路は殆ど構成できる。したがって、論理的に等価に変換できるNAND−NAND型の二段アレイも通常の概念の論理回路は殆ど構成できることが解る。
【0151】
図2の本発明のプログラマブルロジックアレイ装置においてはMFSFETを選択的にオン・オフ状態にすることによって、殆どの組み合わせ回路が構成でき、かつ更に出力信号の一部を帰還させれば帰還信号を含む回路も構成でき、さらには図18の遅延回路1801、1802、1803に相当する回路を付加すれば順序回路も構成でき、かつ非同期回路も同期回路にも構成できるので、通常の概念の論理回路は殆ど構成できることが解る。
【0152】
(その他の実施形態)
本発明は上記の実施形態に限定されるものではない。以下に例をあげる。
【0153】
単位プログラマブルトランジスタセルのアレイにおける行列の個数は前述の実施例のみならず、様々な個数と行列数であってもよい。また、事実上、連動するが入力信号線の数や、出力信号線の数は多くとも少なくともよい。
【0154】
また、大きな回路ブロックを構成しておいて、幾つかの入力信号線や出力信号線を未使用としてもよい。
【0155】
また、それぞれの独立した本発明のプログラマブルロジックアレイが複数個あってもよく、かつ様々に組み合わせてもよい。
【0156】
また、必要な応じて、出力信号を帰還させてもよく、また遅延回路やフリップフロップを付加してもよい。
【0157】
また、MFSFETは集積回路装置が動作時にも書き換えることは可能であるので、第1、第2の状態書き込み回路を動作時にも書き換えるように回路を構成すれば動的にも回路機能を様々に動的に変える仕様も可能である。
【0158】
また、強誘電体トランジスタで例を示したが、ゲート部の状態によって、オン、オフする不揮発性のトランジスタであれば、強誘電体でなくともよい。電荷のトラップでもよい。
【0159】
また、第1演算アレイと第2演算アレイにおいて論理を構成するのにN型MOSFETを用いた実施例を示したが、論理変換は様々な手法があり、かつインバータ回路を付加するとの手法を用いればP型MOSFETを用いることも可能である。またN型MOSFETのアレイと、P型MOSFETのアレイを混載することも可能である。
【0160】
また、PZTN、PZT、SBTの無機強誘電体の例を示したが、有機強誘電体でもよい。なお、前記有機強誘電体の材料としてはPVDF(poly(vinylidene fluoride))、VDFオリゴマー(vinylidene fluoride オリゴマー)、P(VDF/TrFE)(poly(vinylidene fluoride-trifluoroethylene)、もしくはナイロン7、ナイロン9、ナイロン11、ナイロン13等の奇数ナイロンが適している。なお、有機強誘電体は無機強誘電体に比べ低温で形成されるため、他の製造工程に影響が少ないという特徴もある。
【0161】
また、シリコン基板(Si基板)を用いた電界効果型トランジスタの例を示したが、SOI基板(Silicon on Insulator)やGaAs(Gallium Arsenite)、SiGe(Silicon Germanium)でもほぼ同一の構成が出来る。この場合には高周波特性の向上が期待できる。
【0162】
また、TFT(Thin Film Transistor)や有機トランジスタでも同様な構成が可能である。この場合には可撓性やコストダウンが期待でき、製品の応用分野が広がる。
【図面の簡単な説明】
【0163】
【図1】本発明の強誘電体プログラマブルロジックアレイの第1の実施形態を示す回路構成図。
【図2】本発明のプログラマブルロジックアレイ装置の第1の実施形態を示す回路構成図。
【図3】本発明のプログラマブルロジックアレイ装置の適用例を示した回路構成図。
【図4】従来および本発明に用いる入力信号と出力期待値の関連を表す一例としての真理値表の図。
【図5】従来および本発明に用いる入力信号と出力期待値の関連を表す一例として積和演算表の図。
【図6】従来および本発明に用いるPLA構成図。
【図7】従来においてダイオード素子を用いたPLA構成図。
【図8】従来および本発明に用いるド・モルガンの定理を表した論理図。
【図9】従来および本発明に用いるド・モルガンの定理を用いた論理変換図。
【図10】本発明に用いるNAND−NAND構成による二段アレイの第1の論理図。
【図11】従来において用いるAND−ORの二段アレイの論理図。
【図12】本発明に用いるNAND−NAND構成による二段アレイの第2の論理図。
【図13】従来および本発明において用いる7セグメント表示の構成図。
【図14】従来および本発明において用いる7セグメント表示のPLA回路構成図。
【図15】従来および本発明において用いる帰還信号を含むD型フリップフロップの回路図。
【図16】従来および本発明において用いる帰還信号を含むD型フリップフロップのPLA回路構成図。
【図17】従来および本発明において用いる順序回路を含むシーケンス例の状態遷移図。
【図18】従来および本発明において用いる順序回路を含むシーケンス例のPLA回路構成図。
【図19】従来および本発明において3電位を用いて選択アドレスにデータ書き込み時の各制御信号電圧の関係を示す電位関係図。
【図20】従来および本発明において4電位を用いて選択アドレスにデータ書き込み時の各制御信号電圧の関係を示す電位関係図。
【図21】従来および本発明において3電位を用いて選択アドレスに1データ書き込み時のMFSFETアレイにおける各制御信号電圧の関係を示す模式図。
【図22】従来および本発明において3電位を用いて選択アドレスに0データ書き込み時のMFSFETアレイにおける各制御信号電圧の関係を示す模式図。
【図23】従来および本発明において4電位を用いて選択アドレスに1データ書き込み時のMFSFETアレイにおける各制御信号電圧の関係を示す模式図。
【図24】従来および本発明において4電位を用いて選択アドレスに0データ書き込み時のMFSFETアレイにおける各制御信号電圧の関係を示す模式図。
【図25】本発明に用いるMFSFETの構造例を示す為のチャネル部におけるソース・ドレイン方向に切断した断面図。
【図26】本発明に用いるMFSFETを回路図で表現する場合のシンボルの記号図。
【図27】本発明に用いるN型MFSFETの強誘電体薄膜の第1の分極状態を示す断面図。
【図28】本発明に用いるN型MFSFETの強誘電体薄膜の第2の分極状態を示す断面図。
【図29】本発明に用いるP型MFSFETの強誘電体薄膜の第1の分極状態を示す断面図。
【図30】本発明に用いるP型MFSFETの強誘電体薄膜の第2の分極状態を示す断面図。
【図31】従来において用いる強誘電体コンデンサの構造を示す断面図。
【図32】従来および本発明に用いる強誘電体薄膜の印加電圧と分極電荷の代表的なヒステリシス特性を示す特性図。
【図33】従来および本発明に用いる強誘電体薄膜の印加電圧と分極電荷の状態を示す模式図。
【符号の説明】
【0164】
100…単位プログラマブルトランジスタセル、101…MFSFET、102,241N,242N,243N,244N,261N,262N,263N,264N…N型MOSFET、111,2111,2112,2113,2114,2115,2116,2121,2122,2123,2124…プログラム信号線、112,221,222,223,321,322,323…入力信号線、113,231,232,233,234,251,252,253,254,331,332,333,351,352,353…出力信号線、201,202,301,302…強誘電体プログラマブルアレイ、211,212…状態書き込み回路、221B,222B,223B,321B,322B,323B…インバータ回路、240N,240P,260N,260P…制御信号線、241P,242P,243P,244P,261P,262P,263P,264P…P型MOSFET、341,342,343,361,362,363…負荷抵抗、601,701…ANDアレイ、602,702…ORアレイ、1801,1802,1803…遅延回路、2100,2200,2300,2400…選択アドレスセル、2500,2700,2800,2900,3000,3140…強誘電体薄膜、2501,2601,2701,2901…ゲート電極、2502,2503,2602,2603,2702,2703…N+拡散のソース、もしくはドレインとなる電極、2509,2709,2809,2909,3009…基板もしくはチャネル部、2704,2804,2904,3004…ゲート電極端子、2705,2006,2805,2806,2905,2906,3005,3006…ドレイン電極端子もしくはソース電極端子、2902,2903…P+拡散のソース、もしくはドレインとなる電極、3141,3142…強誘電体コンデンサ電極、3149…強誘電体コンデンサ、3201,3202,3203,3204,3205,3206…特性点。
【技術分野】
【0001】
本発明は不揮発性メモリをプログラミングの手段として用いて、ひとつの集積回路装置の機能を様々に変えることのできるプログラマブル・ロジック・デバイス(以下PLDと略すこともある。なお、PLDとはProgrammable Logic Deviceの頭文字を連ねたものである。)をゲート部に強誘電体を有する電界効果型トランジスタを用いて構成する手法に関する。
【背景技術】
【0002】
近年、PLDが重要性を増している。それは集積回路の微細化、高集積化にともない、以下に述べるような課題が顕著になっているからである。集積回路が微細化すると、製造工程が複雑になり、納期が非常に長くなる。また、微細化にともない製造工程で必要とするガラスマスクが非常に高価となり、大量のロット数を生産しないと製造コストに大きく跳ね返り、競争力を失いかねない課題が生じている。一方、時代の変化と流れが激しくなるなかで、製品は多品種小量生産が要求されることが増えている。また、設計途中での仕様変更や、企画の中止がしばしば起こる。また、機能が複雑になるにつれ、設計がより難しくなり試作した結果、予期せぬ事態により再設計する頻度が増加している。以上のような状況下において、従来のように集積回路の機種設計を一品種づつ設計していく手法をとると、前述したコストアップ、短納期、多品種小量生産への対応や、仕様変更や設計ミス等へのリカバリー対策が充分にとれず、製品企画そのものが消滅してしまい、かつ膨大な開発費用を回収出来ない事態に陥ることがしばしば起きている。
【0003】
以上のような状況にあって、PLDはユーザサイドのプログラムの変更により、多品種の対応や、設計変更、再設計が容易であり、かつ製造工程上は即対応可能であるので非常に短納期で前述の諸事情に対応できる。また、個々にプログラミングされた機種自体の製品化数量は少ないとしても、基になるPLD自体はあらかじめ大量に作り込んでおくことが可能である。以上のようなPLDの特徴と、前述した集積回路を取り巻く業界事情により、PLDが以前にもまして重要な位置を占めつつある。
【0004】
さて、ユーザが設計した論理回路を手元で書き込める半導体デバイスであるプログラマブル・ロジック・デバイス(PLD)としてはゲートアレイ(Gate Array)型のFPGA(Field Programmable Gate Array)やANDゲートとORゲートの2段構成によるPLA(Programmable Logic Array)、あるいはそれを大規模にしたCPLD(Complex PLD)等がある。
【0005】
さて、前記FPGAの概略の構成は複数個の基本論理を構成するトランジスタと、配線を切り替えるスイッチの役目をするトランジスタと、そのスイッチの情報を記憶しておく記憶回路とからなる単位セルがまずある。これらの複数個のトランジスタを前記スイッチとしてのトランジスタにより配線を切り替えることによって、前記単位セルを複数個の機能の基本的回路に設定することができる。これらの単位セルを多数個用意し、各単位セルを所望の各基本回路に設定し、かつ、各セル間の配線もスイッチ用のトランジスタと状態を記憶する記憶回路で選択設定することにより、より複雑な回路を組み上げる構成となっている。また、前記記憶回路の情報を記憶する不揮発性メモリをFPGAの他に必要とする。
【0006】
ここで、前記状態を記憶する各記憶回路は電源を一度切断すると所望の状態の情報は消えてしまうので、電源を投入する度にFPGA外部に設けた不揮発性メモリにより、所望の状態の情報を読み込み、各状態を再設定して使用する。なお、FPGAに関わるものとして特許文献1がある。
【0007】
さて、前記PLAは一般的な組み合わせ回路の論理が積和演算で表現できることを利用して、AND論理とOR論理の二段構成で様々な論理を構成するものである。ROMによってAND−ORの二段の論理を構成するものとしては特許文献2、及び特許文献3がある。
【0008】
また、図7のようにダイオード素子を用い、かつ不要の箇所はヒューズ素子を切断することにより、ダイオードの有無によって、AND−ORの二段の論理を構成するもので特許文献4がある。
【0009】
また、トランジスタを論理の構成に用い、かつどのトランジスタを有効にするかの情報を電源投入後に不揮発性メモリから読み出して行う手法としては特許文献5がある。
【0010】
また、前記CPLDはPLAを大規模にしたものでPLAの基本単位を複数個更に並べ、全体を更に統一的に制御してより大規模な回路に対応するものであるが、個々の単位のPLAにおいては前述のPLAと同一の構成であり、同一の課題を持つ。また、CPLDに関わるものとしては特許文献6がある。
なお、PLAの原理は本発明にも関わるので、後に再度、詳述する。
【0011】
【特許文献1】特許第2718006号公報
【特許文献2】特公昭50−174号公報
【特許文献3】特公昭50−24573号公報
【特許文献4】特公昭59−48574号公報
【特許文献5】特開平5−242667号公報
【特許文献6】特公平4−31446号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
PLDについては既に前述したような様々なものが考案されている。しかしながら、上記従来のPLDでは以下に述べる問題点を有していた。
【0013】
特許文献1に示したようなFPGAは数多くの配線切り替えの可能性を単位セル回路のなかに作り込んでおき、スイッチ回路で切り替えて機能を選択する方式である為、機能の割に面積効率が悪く、コストアップとなる。また、電源投入時にはプログラムを外部の不揮発性メモリから前記スイッチ回路のオン・オフを再書き込みする必要があるため、ロードする時間がかかり、電源投入時から即動作ができないという問題があった。
【0014】
また、特許文献2、及び特許文献3のように集積回路の製造工程の途中において、ガラスマスクの選択により、トランジスタのAND構成とOR構成を集積回路のなかに作り込む手法は、ガラスマスクの作成と、その後の最終プロセスまでの製造日数がかかる。また、同じ理由により、仕様変更と設計ミスによる再試作の際におけるリカバリーにかなりの日数を要するという課題がある。
【0015】
また、特許文献4にあるような不要な論理箇所をヒューズ素子によって切断し、必要な論理箇所のみにダイオード素子を残してAND−OR回路の二段構成によるPLAを構成する手法は一度のみの書き込みであって、変更や再利用ができないという課題がある。
【0016】
また、特許文献5のように不揮発性メモリとして強誘電体コンデンサを用い、トランジスタの有無を選択することによりPLAを構成する手法は、電源投入時において、都度、強誘電体コンデンサから記憶情報を読み出し、PLAを再構成するステップが必要であるので、電源投入時から即動作ができないという問題があった。
【0017】
また、特許文献6にも示すようなCPLDも基本的にはPLAと同一の構成を部分的に持つため、前述したPLAと同一の課題がある。
【0018】
そこで本発明はこのような問題点を解決するもので、その目的とするところは、集積度の高く、かつ再書き込みによる再構成が可能で、かつ電源投入時においても再ロードの不要なプログラマブルロジックアレイ装置を提供するものである。
【課題を解決するための手段】
【0019】
上記の課題を解決して、本発明の目的を達成するために、各発明は以下のように構成した。
【0020】
すなわち第1の発明は、ゲート部に強誘電体薄膜を有する電界効果型トランジスタと、ゲート部に常誘電体薄膜を有する電界効果型トランジスタと、が並列に接続された単位プログラマブルトランジスタセルを有し、該単位プログラマブルトランジスタセルが複数個、行列状に配置された単位プログラマブルトランジスタセル群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した入力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタが直列に接続された出力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続したプログラム信号線群と、から構成したものである。
【0021】
第2の発明は第1の発明の回路構成を強誘電体プログラマブルロジックアレイと定義して、第1の強誘電体プログラマブルロジックアレイと、第2の強誘電体プログラマブルロジックアレイと、前記第1の強誘電体プログラマブルロジックアレイの複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタに前記第1のプログラム信号線群を通して状態を書き込む第1の状態書き込み回路と、前記第2の強誘電体プログラマブルロジックアレイの複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタに前記第1のプログラム信号線群を通して状態を書き込む第2の状態書き込み回路と、からなり、前記第1の強誘電体プログラマブルロジックアレイの第1の出力信号線群が、前記第2の強誘電体プログラマブルロジックアレイの第2の入力信号線群に接続した、構成をとったものである。
【0022】
第3の発明は第1または第2の発明において、前記強誘電体薄膜が無機強誘電体を用いて構成したものである。
【0023】
第4の発明は第3の発明において、前記無機強誘電体がPZTN、もしくはPZT、もしくはSBTからなるものである。
【0024】
第5の発明は第1または第2の発明において、前記強誘電体薄膜が有機強誘電体を用いて構成したものである。
【0025】
第6の発明は第5の発明において、前記有機強誘電体がPVDF、VDFオリゴマー、P(VDF/TrFE)、もしくは奇数ナイロンからなるものである。
【0026】
第7の発明は第1または第2の発明において、前記電界効果型トランジスタがSi基板、もしくはSOI基板、もしくはGaAs基板を用いた絶縁ゲート電界効果型トランジスタを用いたものである。
【0027】
第8の発明は第1または第2の発明において、前記電界効果型トランジスタがTFTもしくは有機トランジスタを用いたものである。
【0028】
以上のように上記の構成からなる本発明によれば、論理を構成する電界効果型トランジスタが直列に、かつ行列状に整然と配置されるので、集積度が高く、かつ容易に他の論理へ変更できるという効果がある。
【0029】
また、前述したように電界効果型トランジスタによる論理の変更は、前記電界効果型トランジスタに並列に接続されたゲート部に強誘電体薄膜を有する電界効果型トランジスタのオン(ON)・オフ(OFF)の状態によって行われるので、何度でも変更可能であり、かつデバイスとして再利用が可能である。
【0030】
また、前述したゲート部に強誘電体薄膜を有する電界効果型トランジスタのオン・オフ状態の変更は容易であるので、集積回路の動作中にも機能変更が可能であり、動的な回路変更制御もできて、回路機能が更に高まるという効果がある。
【0031】
また、前述したようにゲート部に強誘電体薄膜を有する電界効果型トランジスタのオン・オフ状態によって電界効果型トランジスタの組み合わせの論理が定まり、かつ前記オン・オフ状態は不揮発性かつ、再書き込みの必要がないので、集積回路としても電源投入時から即、動作が可能であるという効果がある。
【0032】
また、強誘電体薄膜は無機強誘電体でも有機強誘電体でもよいので、高速用途にも、フレキシブル用途にも対応できて、様々な分野に用いることができるという効果がある。
【0033】
また、電界効果型トランジスタはSi基板、もしくはSOI基板、もしくはGaAs基板を用いたトランジスタのいずれでもよく、かつTFTもしくは有機トランジスタでもよいので、高速用途にも、フレキシブル用途にも対応できて、様々な分野に用いることができるという効果がある。
【発明を実施するための最良の形態】
【0034】
以下、本発明の実施形態について、図面を参照して説明する。
【0035】
(本発明の強誘電体プログラマブルロジックアレイの実施形態)
図1は本発明の強誘電体プログラマブルロジックアレイの第1の実施形態を示す回路構成図である。図1の回路構成はゲート部に強誘電体を有する電界効果型トランジスタ(以下MFSFETと略す場合もある。なお、MFSFETとはMetal-Ferroelectrics-Semiconductor-Field-Effect-Transistorの頭文字を連ねたものである。)と、ゲート部に常誘電体である絶縁物のみから構成される絶縁ゲート電界効果型トランジスタ(以下MOSFETと略す場合もある。なお、MOSFETとはMetal-Oxide-Semiconductor-Field-Effect-Transistorの頭文字を連ねたものである。)とが並列に接続された、単位プログラマブルトランジスタセル100を有し、かつ、前記単位プログラマブルトランジスタセルが複数個、行列状に配置された構成となっている。
【0036】
また、複数個の前記単位プログラマブルトランジスタセル100におけるMOSFET102のゲート電極には行方向(横方向)においては各MOSFETに共用の入力信号となる入力信号線群112が接続されている。また、複数個の前記単位プログラマブルトランジスタセル100におけるMOSFET102が直列に接続され、末端が出力信号線群113となっている。
【0037】
また、複数個の前記単位プログラマブルトランジスタセル100におけるMFSFET101のゲート電極には行方向(横方向)においては各MOSFETに共用の入力信号となるプログラム信号線群111が接続されている。
【0038】
以上の回路構成がどのような機能を有し、どのような効果をもたらすかを述べるに当たっては、まず強誘電体、及びMFSFETについて、先に説明し、それに基づいて、本発明の強誘電体プログラマブルロジックアレイを後で再度、述べる。
【0039】
(強誘電体特性について)
強誘電体を用いるのは幾つかの特性においてヒステリシスを持つことがあり、かつ不揮発性であるので、データ情報のメモリとして用いることができるからである。まず、比較的よく知られた強誘電体を不揮発性のメモリ素子として用いる例を通して強誘電体の特性の概略について以下に述べる。
【0040】
強誘電体メモリの一例としては強誘電体膜内部の残留分極状態により2状態を定義する強誘電体コンデンサに、書き込みの際には強誘電体薄膜の抗電界以上の電圧を極性の異なる2種のかけ方で1か0かの内部分極状態を作り出し、残留分極による保存状態を経て、読み出しの際には強誘電体薄膜の抗電界以上の電圧をかけて電荷を取り出し、1か0かの内部の記憶状態を検知する方法がある。この方法を簡単に示したのが図31、図32、図33である。
【0041】
図31は強誘電体コンデンサの構造を示す断面図である。図31において、3140は無機の強誘電体からなる強誘電体薄膜であり、3141と3142は金属からなる電極である。金属電極3141と3142によって強誘電体薄膜3140を挟む構造により破線3149で示した中の強誘電体コンデンサが構成されている。
【0042】
図32は図31に示した強誘電体コンデンサの分極電荷−印加電圧特性を示すものである。図32において3201、3202、3203、3204、3205、3206の各点の特性点を通る曲線が図31の強誘電体コンデンサの第1端子3141と第2端子3142の間に加えた電圧Vと内部分極電荷Qの特性を表している。図32の特性点3201は図31の第2端子3142に第1端子3141より正の高い電圧Vを加えた状態を示し、図32の特性点3204は図31の第1端子3141に第2端子3142より正の高い電圧Vを加えた状態を示している。図32の特性点3201と特性点3204においては内部の分極は正負、逆の分極をする。特性点3201の状態にあった強誘電体コンデンサの第1端子と第2端子の電位差を0として開放すると、内部の分極は残留分極として保存され、特性点3202に示す状態となる。また、特性点3204の状態にあった強誘電体コンデンサの第1端子と第2端子の電位差を0として開放すると、内部の分極は残留分極として保存されて、特性点3205に示す状態となる。したがって、強誘電体コンデンサの内部分極電荷と印加電圧はヒステリシス特性を持っていると同時に、強誘電体コンデンサの両端の端子を開放し、電圧を0としても前の状態によって、異なった残留分極を有している。この状態が特性点3202と特性点3205に相当して、不揮発性のデータを残留分極の形で記憶できることが解る。
【0043】
また、図32において、特性点3204にあったときの分極電荷は前述したように電源を切っても特性点3205におれる分極電荷が残留分極として残るが、それのみならず、このときの極性と同じ分極は電圧を逆方向にかけていってもしばらくは残っている。完全に消えるのは特性点3206に達したときである。このときの電圧を抗電圧と呼ぶ。
【0044】
なお、図32の特性点3201〜3206に対応する強誘電体コンデンサの内部分極の各状態を模式的に示すと、それぞれ図33の(A)〜(F)に示すようになる。ただし、図32における印加電圧Vは、図33において上部のコンデンサの電極を基準として正負を定めている。なお、図33において強誘電体コンデンサにおける2枚の電極板の内部における丸に囲まれて+、−で表示したものが分極電荷を表し、電極板の外側の単に+、−で表示したものは電荷を表している。図32および図33から解るように強誘電体薄膜にかかる電圧が0になった場合でも、強誘電体薄膜内部の残留分極は前の状態、履歴によって異なった状態を保っている。つまり図33の(B)の状態と(E)の状態はともに印加電圧は0であるが、内部の残留分極の極性は全く逆となっている。
【0045】
また、図32に示すように、強誘電体コンデンサの両端の端子が開放された状態から端子間に電圧V(ΔVB)をかけると、特性点3204に移動する。このとき、前の状態が特性点3202であれば図32に示すΔQ1の電荷が取り出され、特性点3205の状態であればΔQ0の電荷が取り出される。図32から明らかにΔQ1≫ΔQ0であるので、適切な検出回路を通せば残留分極として記憶されていた前の状態の相違を判別できて、データ1または0等として利用できる。
【0046】
以上の原理から強誘電体コンデンサを不揮発性の記憶素子として用いることがある。
【0047】
また、強誘電体の特性をコンデンサとして用いるのではなく、前記MFSFET、つまり、トランジスタに用いることも出来る。次に、その詳細について述べる。
【0048】
(MFSFETについて)
次にゲート部に強誘電体薄膜を有する電界効果型トランジスタ(MFSFET)を記憶素子として用いる場合について述べる。
【0049】
(MFSFETの構成と動作原理)
ゲート部に強誘電体薄膜を有する電界効果型トランジスタであるMFSFETは図1の説明の際に簡単にふれたが、以下にあらためて詳述する。
図25はN型の導電性を持つMFSFETのチャネル部のソース・ドレイン方向に切断した断面図である。図25において、2501は金属からなるゲート電極、2502はN+拡散からなるソースもしくはドレインとなる第1電極、2503はN+拡散からなるドレインもしくはソースとなる第2電極である。2509はシリコン基板である。2500はPZTNからなる強誘電体薄膜である。結晶性の優れたPZTNから形成された強誘電体薄膜2500は両端に電圧を印加すると内部に分極が起こるとともに、一度起きた分極は反転しにくい性質があり、図32に示すようなヒステリシス特性を持っている。また、PZTやSBTも同じような特性を持っている。ただし、PZTNの方が残留分極やヒステリシスの角型性のよい特性を持っている。なお、以上において、PZTとはPb(Zr,Ti)O3の総称であり、またPZTNとはPZTにNbを添加したものの総称であり、またSBTとはSrBi2Ta2O9もしくはそれに近い組成の総称である。
【0050】
また、以下において、強誘電体薄膜は最も望ましいPZTNの代表的な特性図を用いて説明するが、PZTやSBTを用いてもよく、本質的な差はあまり大きくない。
【0051】
また、強誘電体薄膜2500を用いる場合、金属電極2501は白金(Pt)が一般的によく用いられる。
【0052】
前述した図32は図25に用いている強誘電体薄膜PZTN2500の分極電荷−印加電圧特性でもある。図32において強誘電体薄膜に抗電界以上の負の電圧を加えると特性点3201の状態となり、そこで印加電圧を除き、開放すると特性点3202となり、かつ縦軸の交差点に相当する量が残留分極として保持される。更に抗電圧以上の正の電圧を加えると特性点3204の状態に移る。そこで印加電圧を除き、開放すると特性点3205となり、かつ縦軸の交差点に相当する量が残留分極として保持される。
【0053】
さて、図32に示したように、図25の構造のMFSFETにおいて強誘電体薄膜2500に抗電圧以上の電圧を印加すると、強誘電体薄膜2500は内部に分極を起こす。例えば図27に示すようにゲート電極端子2704を通してゲート電極2701が0電位でドレイン電極もしくはソース電極となる2702、2703が電極端子2705、2706を通して+V電位であると、図27に示すように強誘電体薄膜2700はゲート電極2701側が正、ドレイン電極もしくはソース電極となる2702、2703側が負の内部分極を起こす。この分極はN型の電界効果型トランジスタとしてのチャネル部2709の電子が誘起するのを抑制する方向に働く。つまりN型MFSFETはスレッショルド電圧が高くなる。
【0054】
また、図28に示すようにゲート電極端子2804を通してゲート電極2701が+V電位でドレイン電極もしくはソース電極となる2702、2703が電極端子2805、2806を通して0電位であると、図28の強誘電体薄膜2800はゲート電極2701側が負、ドレイン電極もしくはソース電極となる2702、2703側が正の内部分極を起こす。この分極はN型の電界効果型トランジスタとしてのチャネル部2809に電子を誘起する。N型の場合は電子の流れる経路チャネルを形成しやすい方向に作用する。つまりN型MFSFETはスレッショルド電圧が低くなる。図28において、チャネル部2809の上部が複数の破線模様で表現しているのは前記強誘電体薄膜の分極の結果、チャネル部において電子が誘起されている様子を表現しているものである。
【0055】
さて、図32は強誘電体薄膜にかかる電圧Vと内部分極電荷Qの関係を示しているが、静電容量をCとしてQ=CVの一般的な関係により、MOS容量の変化を図32から読みとれる。また、MOSFETのスレッショルド電圧の変化はMOS容量の変化に関連している。したがって、図32において、特性曲線が大きく変化する抗電圧付近でN型MFSFETはスレッショルド電圧が大きく変わる。これはMFSFETの強誘電体薄膜の内部分極の方向と大きさによって電界効果型トランジスタとしてのスレッショルド電圧が変わることに対応している。図32において、特性曲線が抗電圧付近で変わる際の電圧は電界効果型トランジスタの動作電圧に比較しても充分に影響を与える変化量である。そして、特性点3202や3205における残留分極も充分に大きいので、電源を切断した際に残留分極が保存されたMFSFETはスレッショルド電圧も大きな差として保存されている。
【0056】
このときMFSFETは強誘電体膜厚や基板の不純物濃度や電源電圧等を適切に選択すれば、前述の残留分極によるスレッショルド電圧のヒステリシス特性の差異によって、単に電流量の差のみならず、事実上、トランジスタとしてのオン、オフの相違として設定することも可能である。
【0057】
また、図29、図30はP型MFSFETを用いた場合のゲート電圧をかけた場合の強誘電体薄膜2900と3000の分極と、チャネル部2909と3009のキャリア誘起の様子を示している。P型MFSFETの場合には図29のようにゲート電極2901側が0電位の場合にチャネル部にホール(正孔)のキャリアが誘起され、等価的にスレッショルド電圧が絶対値で下がり、電流が流れやすくなる。また、図30のようにゲート電極2901が+V電位であると等価的にスレッショルド電圧が絶対値で高くなり、導通しにくくなる。
【0058】
(強誘電体プログラマブルロジックアレイの詳細)
前述した図1の本発明の強誘電体プログラマブルロジックアレイについて一部、重複するが以下に詳細に述べる。
さて、前述したように図1の回路構成はゲート部に強誘電体を有する電界効果型トランジスタ(MFSFET)101と、ゲート部に常誘電体である絶縁物のみから構成される絶縁ゲート電界効果型トランジスタ(MOSFET)102とが並列に接続された、単位プログラマブルトランジスタセル100を有し、かつ、前記単位プログラマブルトランジスタセル100が複数個、行列状に配置された構成となっている。単位プログラマブルトランジスタセル100が行、つまり横方向に並んだ複数個の単位プログラマブルトランジスタセルにおいては複数個の前記MFSFET101のゲートは共通のプログラム信号線111に接続され、同一信号で制御される。
【0059】
また、単位プログラマブルトランジスタセル100が行、つまり横方向に並んだ複数個の単位プログラマブルトランジスタセルにおいては複数個の前記MOSFET102のゲートは共通の入力信号線112に接続され、同一信号で制御される。
【0060】
また、単位プログラマブルトランジスタセル100が列、つまり縦方向に並んだ複数個の単位プログラマブルトランジスタセル間においては複数個の前記MFSFET101と複数個の前記MOSFET102はソース・ドレイン間を通して共に直列に接続され一端を出力信号線113として取り出している。
【0061】
さて、前述したようにMFSFETはゲート部における強誘電体の残留分極により、スレッショルド電圧に差異があり、オン、オフの差としても利用可能である。図1におけるMFSFETのアレイにおいて、横方向のプログラム信号線111と、縦方向の出力信号線113を利用してMFSFET101のゲート部の強誘電体に分極情報を付与することができる。ただし、行列状に配置された任意のMFSFETのゲート部における強誘電体に分極情報を付与する際には入力信号線112に適切電位を与えることによりMOSFET102を強制的にオンさせて縦方向の出力信号線113をすべて導通させる。
【0062】
また、行列状に配置された任意のMFSFETのゲート部における強誘電体に分極情報を付与する具体的方法については後述する。
【0063】
さて、行列状に配置された任意のMFSFETのゲート部における強誘電体に分極情報を付与できたとすると、オンとなるように設定されたMFSFET101に並列に接続されたMOSFET102は論理的には存在しないのと同じになる。何故ならばMOSFET102のゲート電位に関わらず、常にMFSFET101がオンしていればMOSFET102のソース・ゲート間は導通しているからである。
【0064】
したがって、図1の単位プログラマブルトランジスタセル100のアレイにおいて、任意のMFSFET101が常時オンになるようにプログラム信号線111と出力信号線113の組み合わせで設定すれば、その後においては、その対となるMOSFET102は論理的機能としては存在しないことと等価となる。したがって、図1の単位プログラマブルトランジスタセル100のアレイではMOSFET102は行列状に配置されているが、対となるMFSFET101のゲート部における強誘電体の分極情報を設定することにより、任意のMOSFETのみを残した構成と等価に機能するようにできる。任意のMOSFETを残すことにより、図1における単位プログラマブルトランジスタセル100のアレイの機能を様々に設定することができる。この具体的用途については後述することにして、まず、前述した、行列状に配置された任意のMFSFETのゲート部における強誘電体に分極情報を付与する具体的方法について次に例をあげる。
【0065】
(行列状の任意のMFSFETの強誘電体に分極情報を付与する具体的方法)
次に行列状に配置された複数個のMFSFETにおいて、任意の箇所におけるMFSFETのゲート部の強誘電体に所望の分極情報を付与する方法について述べる。ゲート部の強誘電体に分極情報を書き込む為にはMFSFETのゲート電極とソース電極、もしくはドレイン電極間に電圧を加えることにより行う。行列状に配置された複数個のMFSFETにおいては行方向に配置されたMFSFETのゲート電極を共通信号線で制御し、この制御信号線をここではワード線と呼称する。また、行列状に配置された複数個のMFSFETにおいては縦方向に配置されたMFSFETは直列に接続され、図1における対のMOSFETがすべてオン状態では前記複数個のMFSFETのソース電極とドレイン電極はすべて同一の出力信号線に接続されていて、この出力信号線をここではビット線と呼称する。このワード線とビット線を通して前述した任意の箇所におけるMFSFETのゲート部の強誘電体に所望の分極情報を付与する方法をとる。ただし、この分極情報の書き込みの際には書き込みを選択したMFSFETには抗電圧以上の電圧を印加しつつ、非選択のMFSFETには抗電圧未満の電圧しか印加しないような工夫が必要であって、以下のような手法をとる。
具体例を次にあげる。
【0066】
(ワード線とビット線の制御方式の実施例1)
図19、図21、図22は電源が0からVに対して中間電位(1/2)Vを設けて3種類の電位を制御に用いる方式のワード線とビット線の関係を示す図である。図32のヒステリシス特性が充分に角型に近づいた場合には抗電圧が絶対値として(1/2)VとVの間にあって、(1/2)V程度の電圧が強誘電体薄膜にかかっても残留分極が保存される場合に図19から図22の方式が可能となる。
【0067】
図19は選択アドレスにデータ1もしくはデータ0を書き込む場合の選択ワード線SWL、非選択ワード線UWL、選択ビット線SBL、非選択ビット線UBLの関係を示すものである。ただし、データが1か0かは単なる定義の問題であって必然性はない。ここではデータ1とはN型MFSFETがオン(ON)する方向の強誘電体残留分極によってスレッショルド変化を起こす場合を定義する。また、データ0とはN型MFSFETがオフ(OFF)する方向の強誘電体残留分極によってスレッショルド変化を起こす場合を定義する。これらのデータ1もしくは0の定義は図32において強誘電体コンデンサの残留分極を読み出した場合の電荷量の大小によるデータ1,もしくはデータ0の一般的な定義とは必ずしも一致しない。
【0068】
図19において1データを書き込む場合には選択ワード線SWLはV電位、選択ビット線SBLは0電位、非選択ワード線UWLは(1/2)V、非選択ビット線UBLは(1/2)Vと設定する。また、0データを書き込む場合には選択ワード線SWLは0電位、選択ビット線SBLはV電位、非選択ワード線UWLは(1/2)V、非選択ビット線UBLは(1/2)Vと設定する。
【0069】
このとき強誘電体薄膜に±Vがかかると書き込まれ、強誘電体薄膜に±(1/2)V、もしくは0電圧がかかる場合では残留分極が保持される。
【0070】
図21は実際のワード線群とビット線群が行列状に配置した状態で選択アドレスのみに1データを書き込む場合の各ワード線と各ビット線の各電位を示している。図21において2100は1データを書き込みたいアドレスのメモリセルであり、SWLは選択したアドレスのワード線であり、SBLは選択したアドレスのビット線である。選択アドレスのワード線SWLにはV電位、選択したビット線SBLには0電位を供給し、また他の非選択アドレスのワード線およびビット線にはすべて(1/2)Vを供給する。このとき選択アドレス2100のみの強誘電体薄膜に電圧Vがかかり、他の非選択アドレスの強誘電体薄膜には±(1/2)V、もしくは0電圧がかかる。したがって選択アドレスのみが抗電圧以上の電圧が加わり、1データの書き込みが行われ、他の非選択アドレスには値は異なってもすべて抗電圧以下の電圧であるので非選択アドレスには影響を与えない。以上より、所望の書き込み動作が行われる。
【0071】
図22は実際のワード線群とビット線群が行列状に配置した状態で選択アドレスのみに0データを書き込む場合の各ワード線と各ビット線の各電位を示している。図21において2100は0データを書き込みたいアドレスのメモリセルであり、SWLは選択したアドレスのワード線であり、SBLは選択したアドレスのビット線である。選択アドレスのワード線SWLには0電位、選択したビット線SBLにはV電位を供給し、また他の非選択アドレスのワード線およびビット線にはすべて(1/2)Vを供給する。このとき選択アドレス2200のみの強誘電体薄膜に電圧−Vがかかり、他の非選択アドレスの強誘電体薄膜には±(1/2)V、もしくは0電圧がかかる。したがって選択アドレスのみが抗電圧以上の電圧が加わり、0データの書き込みが行われ、他の非選択アドレスには値は異なってもすべて抗電圧以下の電圧であるので非選択アドレスには影響を与えない。以上より、所望の書き込み動作が行われる。
【0072】
以上のように強誘電体の抗電圧が±(1/2)V以上あれば、図19、図21、図22に示した方法を図1で行列状のMFSFETに用いることにより、図1の各MFSFETには独立して所望の残留分極データを書き込める。
【0073】
(ワード線とビット線の制御方式の実施例2)
ワード線とビット線を通して任意の箇所におけるMFSFETのゲート部の強誘電体に所望の分極情報を付与する方法は前述した手法に限定されたものではない。次に第2例の方法について述べる。
【0074】
図20、図23、図24は電源が0からVに対して中間電位(1/3)V、および(2/3)Vを設けて4種類の電位を制御に用いる方式のワード線とビット線の関係を示す図である。図32のヒステリシス特性において、抗電圧が絶対値として(1/2)V以上は保証できないが(1/3)V程度の電圧が強誘電体薄膜にかかっても残留分極が保存される場合に図20、図23、図24の方式が可能となる。
【0075】
図20は選択アドレスにデータ0もしくはデータ1を書き込む場合の選択ワード線SWL、非選択ワード線UWL、選択ビット線SBL、非選択ビット線UBLの関係を示すものである。
【0076】
図20において1データを書き込む場合には選択ワード線SWLはV電位、選択ビット線SBLは0電位、非選択ワード線UWLは(1/3)V、非選択ビット線UBLは(2/3)Vと設定する。また、0データを書き込む場合には選択ワード線SWLは0電位、選択ビット線SBLはV電位、非選択ワード線UWLは(2/3)V、非選択ビット線UBLは(1/3)Vと設定する。
【0077】
このとき強誘電体薄膜に±Vがかかると書き込まれ、強誘電体薄膜に±(1/3)V、もしくは0電圧がかかる場合では残留分極が保持される。
【0078】
図23は実際のワード線群とビット線群が行列状に配置した状態で選択アドレスのみに1データを書き込む場合の各ワード線と各ビット線の各電位を示している。図23において2300は1データを書き込みたいアドレスのメモリセルであり、SWLは選択したアドレスのワード線であり、SBLは選択したアドレスのビット線である。選択アドレスのワード線SWLにはV電位、選択したビット線SBLには0電位を供給し、また他の非選択アドレスのワード線には(1/3)V電位をかけ、また他の非選択アドレスのビット線にはすべて(2/3)Vを供給する。このとき選択アドレス2300のみの強誘電体薄膜に電圧Vがかかり、他の非選択アドレスの強誘電体薄膜には±(1/3)Vの電圧がかかる。したがって選択アドレスのみが抗電圧以上の電圧が加わり、1データの書き込みが行われ、他の非選択アドレスには値は異なってもすべて抗電圧以下の電圧であるので非選択アドレスには影響を与えない。以上より、所望の書き込み動作が行われる。
【0079】
図24は実際のワード線群とビット線群が行列状に配置した状態で選択アドレスのみに0データを書き込む場合の各ワード線と各ビット線の各電位を示している。図24において2400は0データを書き込みたいアドレスのメモリセルであり、SWLは選択したアドレスのワード線であり、SBLは選択したアドレスのビット線である。選択アドレスのワード線SWLには0電位、選択したビット線SBLにはV電位を供給し、また他の非選択アドレスのワード線には(2/3)V電位をかけ、また他の非選択アドレスのビット線にはすべて(1/3)Vを供給する。このとき選択アドレス2400のみの強誘電体薄膜に電圧−Vがかかり、他の非選択アドレスの強誘電体薄膜には±(1/3)Vの電圧がかかる。したがって選択アドレスのみが抗電圧以上の電圧が加わり、0データの書き込みが行われ、他の非選択アドレスには値は異なってもすべて抗電圧以下の電圧であるので非選択アドレスには影響を与えない。以上より、所望の書き込み動作が行われる。
【0080】
以上のように強誘電体の抗電圧が±(1/3)V以上あれば、図20、図23、図24に示した方法を図1で行列状のMFSFETに用いることにより、図1の各MFSFETには独立して所望の残留分極データを書き込める。
【0081】
さて、図1のアレイは前述したように、MFSFETを選択的に残留分極に情報を与え、不揮発性のオン・オフを設定すれば様々なMOSFETの組み合わせた機能を持つことが解る。そして、このアレイ構成は様々な用途・応用がある。次にプログラマブルデバイスとして応用したプログラマブルロジックアレイ装置について述べる。
【0082】
(本発明のプログラマブルロジックアレイ装置の実施形態(1))
図2は本発明のプログラマブルロジックアレイ装置の第1の実施形態を示す回路構成図である。図1の本発明の強誘電体プログラマブルロジックアレイを用いてより具体的な装置の回路構成例を示している。
【0083】
(プログラマブルロジックアレイ装置の構成概要)
図2において、201は第1の強誘電体プログラマブルロジックアレイであり、202は第2の強誘電体プログラマブルロジックアレイである。第1の強誘電体プログラマブルロジックアレイ201と、第2の強誘電体プログラマブルロジックアレイ202の基本的な構成は図1で述べた構成をしている。つまり、図1において前述したように第1、第2の強誘電体プログラマブルロジックアレイ201、202はともにMFSFETとMOSFETとが並列に接続された、単位プログラマブルトランジスタセルが複数個、行列状に配置された構成からなっている。
【0084】
図2において、221、222、223はそれぞれ入力端子であり、MOSFETのゲート電極を制御する共通信号線として、それぞれ前記第1の強誘電体プログラマブルロジックアレイ201に入力している。
【0085】
221B、222B、223Bはインバータ回路であり、それぞれ入力端子221、222、223の入力信号を反転し、その信号をそれぞれ前記第1の強誘電体プログラマブルロジックアレイ201に入力している。
【0086】
211は第1の状態書き込み回路であり、第1のプログラム信号線2111、2112、2113、2114、2115、2116を通して前記第1の強誘電体プログラマブルロジックアレイ201におけるMFSFET群の状態を定める機能を有している。
【0087】
231、232、233、234は第1の強誘電体プログラマブルロジックアレイ201における複数個の直列に接続されたMOSFET群からのそれぞれ出力信号線である。
【0088】
241N、242N、243N、244NはN型MOSFETであり、第1の強誘電体プログラマブルロジックアレイ201における複数個のMOSFETにソース電位を供給している。
【0089】
241P、242P、243P、244PはP型MOSFETであり、第1の強誘電体プログラマブルロジックアレイ201における複数個のMOSFETからの出力信号線231、232、233、234のそれぞれ負荷の役目をしている。
【0090】
前記第1の強誘電体プログラマブルロジックアレイ201における出力信号線231、232、233、234は第2の強誘電体プログラマブルロジックアレイ202に入力している。
【0091】
212は第2の状態書き込み回路であり、第2のプログラム信号線2121、2122、2123、2124を通して前記第2の強誘電体プログラマブルロジックアレイ202におけるMFSFET群の状態を定める機能を有している。
【0092】
251、252、253、254は第2の強誘電体プログラマブルロジックアレイ202における複数個の直列に接続されたMOSFET群からのそれぞれ出力信号線である。
【0093】
261N、262N、263N、264NはN型MOSFETであり、第2の強誘電体プログラマブルロジックアレイ202における複数個のMOSFETにソース電位を供給している。
【0094】
261P、262P、263P、264PはP型MOSFETであり、第2の強誘電体プログラマブルロジックアレイ202における複数個のMOSFETからの出力信号線251、252、253、254のそれぞれ負荷の役目をしている。
【0095】
以上の回路構成がどのような機能を有し、どのような効果をもたらすかを述べるに当たっては、まずPLA(Programmable Logic Array)について、先に説明し、後に、それに基づいて、本発明のプログラマブルロジックアレイ装置を再述する。
【0096】
(PLAについて)
本発明はPLAを土台として応用しているので、まず分かり易さの為にPLAの基本構成と動作原理を先に以下に説明する。
【0097】
(組み合わせ論理回路の積和表現について)
図4、図5を参照して組み合わせ論理回路の積和演算と表現について述べる。
図4は組み合わせ論理回路による機能を獲得する場合において、一般的に用いられる入力信号X1、X2、X3と期待出力の論理関数f1、f2、f3の真理値表の例である。つまり、入力信号X1、X2、X3に対して、生成したい期待出力信号の関係を、各入力信号X1、X2、X3の有無をそれぞれ1、0と表現し、その状態における出力信号の期待値の有無を1、0と表現して表に図示したものである。図4からよく知られたカルノーマップの手法で期待出力の論理関数f1、f2、f3の論理式を表現した一例としては図5のようになる。
【0098】
図5の各論理式をみると各入力信号X1、X2、X3及び、それらの反転信号を用いて論理積(AND)と論理和(OR)の積和演算で表現されていることが解る。なお、一般に組み合わせ論理回路においては入力信号が増えても、あるいは様々な期待値の論理関数に対しても、複雑にはなるが、結局は積和演算で表現されることが知られている。
【0099】
(積和演算とAND−ORアレイについて)
以上より、組み合わせ論理回路はANDとORの積和演算で表現できるので、図5の論理関数の表現を回路の構成の模式図を表現したものが図6である。
【0100】
図6において、601がANDアレイであって、各入力信号X1、X2、X3及び、それらの反転信号の図5に出現した信号の論理積を交点における黒丸印で表現している。
【0101】
また、図6において、602がORアレイであって、前記ANDアレイからの各論理積の出力に対して、図5に出現した論理和を交点における黒丸印で表現している。その結果、ORアレイの各出力信号f1、f2、f3は図5の積和による論理を満たした出力が得られる。
【0102】
(ダイオード素子を用いたAND−ORアレイについて)
図7は図6のAND−ORアレイの模式図をダイオード素子を用いて実際の回路に構成したものである。
【0103】
図7において、701はダイオード素子を用いたANDアレイである。各入力信号X1、X2、X3及び、それらの反転信号の図5に出現した信号の論理積を対応する交点にダイオードを接続して論理積であるAND回路を構成している。また、702はダイオード素子を用いたORアレイである。前記ANDアレイ701からの各論理積の出力に対して、図5に出現した論理和を対応する交点にダイオードを接続して論理和であるOR回路を構成している。また、ダイオード素子を用いて回路構成をするために負荷抵抗を随時用いている。
【0104】
なお、図6の模式図における交点の黒丸印の位置と、図7の回路図における交点のダイオード素子の位置は一致している。図5、図6の論理構成をそのまま回路図に置き換えたのが図7の回路構成である。また、このダイオードを用いた方式は前述した特許文献4に述べられている。
【0105】
(論理変換について)
以上において、組み合わせ論理回路はANDとORの積和演算で表現でき、かつANDアレイとORアレイの二段構成で具体的回路構成ができることについて述べたが、実際の様々な素子を用いる場合においては、ANDアレイとORアレイの二段構成が必ずしも都合がよいとは限らない。様々な素子が用いる際に都合がよいように以下の論理変換を考える。
【0106】
次に図8、図9、図10を参照して、ANDとORによる二段論理をNANDとNANDの二段論理に置き換えることが可能であることを示す。
【0107】
図8(a)、(b)、(c)は一般的によく知られたド・モルガンの定理を図で表現したものである。つまり、図8(a)は信号Aと信号Bの論理和のカルノーマップ図であり、○印は信号Aと信号Bの論理和の集合である。また、×印は前記信号Aと信号Bの論理和が満たされていない集合である。図8(b)は図8(a)の○印で表現された信号Aと信号Bの論理和の集合を論理式で表現したものであり、かつ図8(a)の×印で前記信号Aと信号Bの論理和が満たされていない集合を論理式で表現したものである。図8(a)において、○印で表現された信号Aと信号Bの論理和の集合と、×印で表現された前記信号Aと信号Bの論理和が満たされていない集合とは互いに逆の状態を示していることから、信号Aと信号Bの論理和の反転、つまり信号Aと信号Bの非論理和と、×印で表現された信号Aの反転信号と信号Bの反転信号の積は等しいことが解り、図(c)のように(信号Aと信号Bの非論理和)と(信号Aの反転信号と信号Bの反転信号の積)は論理的に等しいことが解る。以上が一般的によく知られたド・モルガンの定理である。
【0108】
図9(a)、(b)は前述したド・モルガンの定理を用いて、積和で表現された演算においては、反転信号を用いれば、和を用いずに、積のみで表現できることを示した例である。つまり、図9(a)は(信号αと信号βの積)と(信号γと信号δの積)の和は、(信号αと信号βの積)の反転信号と(信号γと信号δの積)の反転信号との積の反転に等しいことを示している。つまり、積と和の二段ステップの演算は反転信号を用いれば積と積の二段ステップの演算でも実現できることを示している。図10は図9において述べた関係を反転信号を用いてNAND型の第1演算アレイと、やはりNAND型の第2演算アレイを用いて、積と積の二段ステップの演算で行うことをより明確に表現したものである。
【0109】
(二段ステップの具体的構成例)
図11と図12を参照して、積和(AND−OR)の二段ステップと、反転積(NAND−NAND)の二段ステップの手法の関連と相違を具体的な例で示す。
【0110】
(AND−ORの二段アレイ方式例)
図11は図4の真理値表を、図5で積和形式により表現したしたものを第1段階で、ANDアレイ、第2段階でORアレイにより、行うことを再度、表現したものである。
【0111】
なお、この方式をダイオード素子によって実現したのが、前述した図7の回路である。
【0112】
(NAND−NANDの二段アレイ方式例)
図12は図4の真理値表を、図5で積和に表現されたものについて前述したド・モルガンの定理で反転信号を用いながら、積と積の二段方式で置き換えられること、および図11の論理と等価であることを示したものである。
【0113】
図12によるNAND型の二段ステップに適したデバイスとしてN型MOSFETを用いる。以上により、図4の真理値表を図12の関係にしたがって、かつN型MOSFETを用いて具体的回路に表現したものが図3である。
【0114】
図3において、301がN型MOSFETを用いた第1のNANDアレイである。また、302がN型MOSFETを用いた第2のNANDアレイである。
【0115】
321、322、323はそれぞれ第1入力端子、第2入力端子、第3入力端子であり、それぞれX1、X2、X3の信号が入力している。また、321B、322B、323Bはインバータ回路(反転回路)であり、それぞれ前記第1入力端子321、第2入力端子322、第3入力端子323の入力信号を反転している。前記第1入力端子321、第2入力端子322、第3入力端子323の入力信号、および前記反転回路321B、322B、323Bの信号は前記第1のNANDアレイ301に入力している。そして、N型MOSFETがある箇所ではNAND積を構成する。図3の第1のNANDアレイ301では(反転X1信号とX2信号の積)の反転信号と、(X2信号とX3信号の積)の反転信号と、(反転X1信号とX3信号の積)の反転信号とが、それぞれ形成されている。これらの3本の出力信号331、332、333は前記N型MOSFETを用いた第2のNANDアレイ302に入力している。
【0116】
これらの信号はN型MOSFETのある箇所でNAND積を構成する。第1のNANDアレイ301による各NAND積の信号群と、その信号源による第2のNANDアレイ302による各NAND積は前述したように論理的に等価となり、図3における第2のNANDアレイ302の出力信号251、252、253はそれぞれf1、f2、f3の関数として取り出され、かつ図5で示した各信号の論理と等価の信号が得られる。
【0117】
以上により、N型MOSFETを用いると、直列構成のNAND型の第1、第2のアレイを二段に用いることにより、組み合わせ回路では一般的な積和の論理がすべて表現できる。つまり回路的に実現できることが解る。
【0118】
なお、図3において、341、342、343、及び361、362、363は負荷抵抗であり、適切な論理出力を形成する為、用いている。分かり易さと説明の容易さの為に抵抗素子で表現したが、P型MOSFETを用いてもよく、また前記N型のMOSFETによる論理構成と相補型の構成にしてもよい。
【0119】
(本発明のプログラマブルロジックアレイ装置の実施形態(2))
さて、本発明のプログラマブルロジックアレイ装置について更に詳述する。図3にNAND型のアレイの二段構成の例を示したが、図2の本発明のプログラマブルロジックアレイ装置の実施形態で、一般的な回路を構成できることを次ぎに述べる。
【0120】
図2において、第1の強誘電体プログラマブルロジックアレイ201において、行列状に配置された単位プログラマブルトランジスタセルにおいて、N型MOSFET群は列方向(縦方向)においては直列に接続されている。また、各MOSFETに並列に接続された各MFSFETを第1の状態書き込み回路211によって状態の書き込みが制御される。該第1の状態書き込み回路211によって特定のMFSFETがオン(ON)となるようにゲート部の強誘電体に残留分極が書き込まれると並列に接続にされたMOSFETのゲートの信号電位に関わらず、該当する単位プログラマブルトランジスタセルはショート状態となるので前記MOSFETは存在しないことと論理的には等価となる。
【0121】
また、各MOSFETに並列に接続された各MFSFETを第1の状態書き込み回路211によって特定のMFSFETがオフ(OFF)となるようにゲート部の強誘電体に残留分極が書き込まれると、並列に接続にされたMOSFETはゲートの信号電位によってオン・オフするので、単位プログラマブルトランジスタセルは前記MOSFETのみが存在することと論理的には等価となる。
【0122】
したがって、行列状に配置された単位プログラマブルトランジスタセル群は所望のN型MOSFETを選択的に残し、非選択の単位プログラマブルトランジスタセルは論理上においてはショート状態として、第1の強誘電体プログラマブルロジックアレイ201は選択した所定の位置に配置されたMOSFETの直列回路群となる。該第1の強誘電体プログラマブルアレイ201は図10におけるNAND型で構成する第1演算アレイの役目を担当する。
【0123】
また、図2において、第2の強誘電体プログラマブルロジックアレイ202においも、行列状に配置された単位プログラマブルトランジスタセルにおいて、N型MOSFET群は列方向(縦方向)においては直列に接続されている。また、各MOSFETに並列に接続された各MFSFETを第2の状態書き込み回路212によって状態の書き込みが制御される。該第2の状態書き込み回路212によって特定のMFSFETがオンとなるようにゲート部の強誘電体に残留分極が書き込まれると並列に接続にされたMOSFETのゲートの信号電位に関わらず、該当する単位プログラマブルトランジスタセルはショート状態となるので前記MOSFETは存在しないことと論理的には等価となる。
【0124】
また、各MOSFETに並列に接続された各MFSFETを第2の状態書き込み回路212によって特定のMFSFETがオフとなるようにゲート部の強誘電体に残留分極が書き込まれると、並列に接続にされたMOSFETはゲートの信号電位によってオン・オフするので、単位プログラマブルトランジスタセルは前記MOSFETのみが存在することと論理的には等価となる。
【0125】
したがって、行列状に配置された単位プログラマブルトランジスタセル群は所望のN型MOSFETを選択的に残し、非選択の単位プログラマブルトランジスタセルは論理上においてはショート状態となり、第2の強誘電体プログラマブルロジックアレイ202も選択した所定の位置に配置されたMOSFETの直列回路群となる。該第2の強誘電体プログラマブルアレイ202は図10におけるNAND型で構成する第2演算アレイの役目を担当する。
【0126】
前述したように、221、222、223はそれぞれ入力端子であり、MOSFETのゲート電極を制御する共通信号線として、それぞれ前記第1の強誘電体プログラマブルロジックアレイ201に入力している。221B、222B、223Bはインバータ回路であり、それぞれ入力端子221、222、223の入力信号を反転し、その信号をそれぞれ前記第1の強誘電体プログラマブルロジックアレイ201に入力している。したがって、前述したように前記第1の強誘電体プログラマブルロジックアレイ201におけるMFSFET群の状態を定めれば、所望の入力信号、及び反転信号のNANDの論理機能を構成できる。
【0127】
また、そのように構成したとき、231、232、233、234は所望の信号によるNAND回路による論理で構成された各MOSFET群からのそれぞれ出力信号線であって、それぞれf11、f12、f13、f14の第1演算アレイの各関数が出力する。
【0128】
該出力信号線231、232、233、234は第2の強誘電体プログラマブルロジックアレイ202に入力し、かつ行列状に配置された単位プログラマブルトランジスタセル群のMOSFETのゲート電極に接続されている。該MOSFETと並列に接続された各MFSFETを第2の状態書き込み回路212によって、所望の論理を構成するにあたって、不要なMOSFETは、そのMOSFETに並列に接続されたMFSFETが常時オンとなるように設定し、また、必要なMOSFETは、そのMOSFETに並列に接続されたMFSFETが常時オフとなるように設定すれば、第2の強誘電体プログラマブルロジックアレイ202は図10におけるNAND型の第2演算アレイの役目を果たしてNAND回路による論理で構成された各MOSFET群からのそれぞれ出力である出力信号線251、252、253、254にそれぞれf21、f22、f23、f24の第2演算アレイの各関数を出力する。
【0129】
NAND−NANDの二段アレイは図8から図10を参照して述べた論理変換によってAND−ORの二段アレイと等価に構成できるので、所望の組み合わせ回路の論理が直列のN型MOSFETによる第1のNAND型アレイ201と、やはり直列のN型MOSFETによる第2のNAND型アレイ202とによって構成できることが解る。
【0130】
また、所望の機能が様々であるので、入力信号数が大小様々であったり、機能関数となる出力信号線の数が異なったりするが、これらは図2の第1の強誘電体プログラマブルロジックアレイ201や第2の強誘電体プログラマブルロジックアレイ202における単位プログラマブルトランジスタセル群の個数や、入力信号数、出力信号線数を多めに構成しておき、必要なものだけ、第1の状態書き込み回路211、第2の状態書き込み回路212によって必要な構成を選択すればよい。
【0131】
以上により、図2の構成で任意の組み合わせ回路の機能が可変で様々に構成できることを示している。また、MFSFETは不揮発性でありながら書き換え可能であるので、仕様変更や定数変更を含めた設計変更、機能変更に対応できる。なお、これらの変更はデバイスのメーカ側は勿論のこと、デバイスのユーザ側でも容易に出来る。
【0132】
また、一度、製品として出荷したあとも可変であり、更には動作中の動的な回路変更も可能である。
【0133】
また、MFSFETに所望の状態を書き込んでおけば電源投入時においても直ちに動作可能である。
【0134】
なお、図2において、N型MOSFET241N、242N、243N、244N、は第1の強誘電体プログラマブルロジックアレイ201へのソース電位を供給するとともに第1の状態書き込み回路211を動作させるときには阻害しないようにオフする。このときの制御を制御信号240Nにて行う。
【0135】
また、P型MOSFET241P、242P、243P、244P、は第1の強誘電体プログラマブルロジックアレイ201の出力信号線231、232、233、234の負荷の役目をしている。それとともに、第1の状態書き込み回路211を動作させるときには阻害しないようにオフする。このときの制御を制御信号240Pにて行う。
【0136】
また、図2において、N型MOSFET261N、262N、263N、264N、は第1の強誘電体プログラマブルロジックアレイ202へのソース電位を供給するとともに第2の状態書き込み回路212を動作させるときには阻害しないようにオフする。このときの制御を制御信号260Nにて行う。
【0137】
また、P型MOSFET261P、262P、263P、264P、は第2の強誘電体プログラマブルロジックアレイ202の出力信号線251、252、253、254の負荷の役目をしている。それとともに、第2の状態書き込み回路212を動作させるときには阻害しないようにオフする。このときの制御を制御信号260Pにて行う。
【0138】
(本発明のプログラマブルロジックアレイ装置の応用と汎用性)
以上において、本発明のプログラマブルロジックアレイ装置が組み合わせ回路については非常に有用であることについて述べたが、以下に組み合わせ回路にとどまらず、帰還信号を含む回路や順序回路についても有用であること、つまりは事実上、論理回路の殆どすべての回路について論理的には適用できることを述べる。
【0139】
なお、前述したようにAND−ORアレイの積和の二段方式はNAND−NAND回路アレイの積の二段方式と論理的には等価であり、論理変換がすべての場合について可能であるので、表現が簡単な積和形式(AND−OR)のPLAについて述べる。
【0140】
(PLAの汎用性)
PLAでどのような回路が実現するかを例にあげる。
【0141】
(回路規模のより大きなPLA例)
図2、図3では表現上の簡易さの為に、比較的小規模の回路で説明したが、より大きな回路規模でも同様な考え方で構成できる例を示す。
【0142】
図13、図14を参照して、7セグメントの表示回路について説明する。図13は数字を0から9までとハイフン「−」を可変に表示する7セグメント方式を現している。ここでA、B、C、D、E、F、Gの各セグメントを0から9までとハイフン「−」の状態信号によって必要なセグメントを点灯させる方式である。2進法で0から9までとハイフンに相当する次の状態を表したX1、X2、X3と各セグメントの期待値で真理値表を作り、その積和表現によって対応する演算の交点を表現したものが図14である。図14の回路構成はアレイ構造を大きくしている例である。構成する規模は図6と異なるが基本的な構成上の概念は共通している。また、図14の基本構成があれば、部分的に利用し、かつ論理を構成する交差点を適切に選択することにより、図6は構成できる。
【0143】
以上の図14のように表現できれば、ダイオードのAND−OR構造でもN型MOSFETによるNAND−NAND構造でも実現できる。つまり、図2の本発明のプログラマブルロジックアレイ装置を拡張すれば、図14と同等の回路を本発明で構成できる。
【0144】
(帰還信号を含む回路のPLA例)
図15、図16を参照して、単なる組み合わせ回路のみならず、帰還信号を含む回路でも、ほぼ同様な考え方でPLAの構成ができる例を示す。
【0145】
図15、図16はD型フリップフロップを構成した例である。図15は入力信号C、D及び帰還信号Z1、Z2とに対してAND回路とOR回路でいわゆるD型フリップフロップを構成した回路図である。図16は図15をAND−ORアレイの二段に展開するとともにOR回路の出力信号Z1、Z2とをともに入力信号の一部として帰還させたものである。図16に示すように帰還信号があっても殆ど同じアレイ構造で実現できることが解る。
【0146】
したがって、図2の本発明のプログラマブルロジックアレイ装置を帰還信号も含む回路においても適用できることが解る。
【0147】
(順序回路を含む回路のPLA例)
図17、図18を参照して状態遷移を含む順序回路でも、ほぼ同様な考え方でPLAが構成できる例を示す。
【0148】
図17は光磁気ディスクのシークロジックのシーケンスを状態遷移図で表現した一例である。シーケンスにおける幾つかの状態をカウンターもしくはフリップフロップの状態に割り当て、その状態によっても入力信号による応答が異なる機能を有している。つまり順序回路を形成している。なお、図17では(000)から(111)の3ビットつまり、8状態を持たしている。
【0149】
図18は図17の状態遷移図における論理をPLA形式に構成したものである。図17の3ビットの状態を(y1、y2、y3)で表現し、また入力信号X1、X2、X3、X4、X5、X6、X7を用いている。また、順序回路であるので状態信号をPLAの入力側にも用いている。図18における1801、1802、1803は遅延回路であって前の状態と入力信号によって形成される(y'1、y'2、y'3)をすぐに入力側に帰還せず、遅延回路1801、1802、1803を通して新たな状態として(y1、y2、y3)を形成し、入力側に影響を及ぼす構成をとっている。なお、遅延回路1801、1802、1803が単なる遅延素子もしくは回路であれば基本的に非同期の動作となり、クロックに同期する回路であれば図18全体の回路が同期回路としての動作をする。
【0150】
以上から、AND−ORアレイ型のPLAでは大小様々な規模の組み合わせ回路は勿論のこと、帰還信号を含む回路、そして順序回路も構成でき、かつ同期、非同期でも構成できるので、通常の概念の論理回路は殆ど構成できる。したがって、論理的に等価に変換できるNAND−NAND型の二段アレイも通常の概念の論理回路は殆ど構成できることが解る。
【0151】
図2の本発明のプログラマブルロジックアレイ装置においてはMFSFETを選択的にオン・オフ状態にすることによって、殆どの組み合わせ回路が構成でき、かつ更に出力信号の一部を帰還させれば帰還信号を含む回路も構成でき、さらには図18の遅延回路1801、1802、1803に相当する回路を付加すれば順序回路も構成でき、かつ非同期回路も同期回路にも構成できるので、通常の概念の論理回路は殆ど構成できることが解る。
【0152】
(その他の実施形態)
本発明は上記の実施形態に限定されるものではない。以下に例をあげる。
【0153】
単位プログラマブルトランジスタセルのアレイにおける行列の個数は前述の実施例のみならず、様々な個数と行列数であってもよい。また、事実上、連動するが入力信号線の数や、出力信号線の数は多くとも少なくともよい。
【0154】
また、大きな回路ブロックを構成しておいて、幾つかの入力信号線や出力信号線を未使用としてもよい。
【0155】
また、それぞれの独立した本発明のプログラマブルロジックアレイが複数個あってもよく、かつ様々に組み合わせてもよい。
【0156】
また、必要な応じて、出力信号を帰還させてもよく、また遅延回路やフリップフロップを付加してもよい。
【0157】
また、MFSFETは集積回路装置が動作時にも書き換えることは可能であるので、第1、第2の状態書き込み回路を動作時にも書き換えるように回路を構成すれば動的にも回路機能を様々に動的に変える仕様も可能である。
【0158】
また、強誘電体トランジスタで例を示したが、ゲート部の状態によって、オン、オフする不揮発性のトランジスタであれば、強誘電体でなくともよい。電荷のトラップでもよい。
【0159】
また、第1演算アレイと第2演算アレイにおいて論理を構成するのにN型MOSFETを用いた実施例を示したが、論理変換は様々な手法があり、かつインバータ回路を付加するとの手法を用いればP型MOSFETを用いることも可能である。またN型MOSFETのアレイと、P型MOSFETのアレイを混載することも可能である。
【0160】
また、PZTN、PZT、SBTの無機強誘電体の例を示したが、有機強誘電体でもよい。なお、前記有機強誘電体の材料としてはPVDF(poly(vinylidene fluoride))、VDFオリゴマー(vinylidene fluoride オリゴマー)、P(VDF/TrFE)(poly(vinylidene fluoride-trifluoroethylene)、もしくはナイロン7、ナイロン9、ナイロン11、ナイロン13等の奇数ナイロンが適している。なお、有機強誘電体は無機強誘電体に比べ低温で形成されるため、他の製造工程に影響が少ないという特徴もある。
【0161】
また、シリコン基板(Si基板)を用いた電界効果型トランジスタの例を示したが、SOI基板(Silicon on Insulator)やGaAs(Gallium Arsenite)、SiGe(Silicon Germanium)でもほぼ同一の構成が出来る。この場合には高周波特性の向上が期待できる。
【0162】
また、TFT(Thin Film Transistor)や有機トランジスタでも同様な構成が可能である。この場合には可撓性やコストダウンが期待でき、製品の応用分野が広がる。
【図面の簡単な説明】
【0163】
【図1】本発明の強誘電体プログラマブルロジックアレイの第1の実施形態を示す回路構成図。
【図2】本発明のプログラマブルロジックアレイ装置の第1の実施形態を示す回路構成図。
【図3】本発明のプログラマブルロジックアレイ装置の適用例を示した回路構成図。
【図4】従来および本発明に用いる入力信号と出力期待値の関連を表す一例としての真理値表の図。
【図5】従来および本発明に用いる入力信号と出力期待値の関連を表す一例として積和演算表の図。
【図6】従来および本発明に用いるPLA構成図。
【図7】従来においてダイオード素子を用いたPLA構成図。
【図8】従来および本発明に用いるド・モルガンの定理を表した論理図。
【図9】従来および本発明に用いるド・モルガンの定理を用いた論理変換図。
【図10】本発明に用いるNAND−NAND構成による二段アレイの第1の論理図。
【図11】従来において用いるAND−ORの二段アレイの論理図。
【図12】本発明に用いるNAND−NAND構成による二段アレイの第2の論理図。
【図13】従来および本発明において用いる7セグメント表示の構成図。
【図14】従来および本発明において用いる7セグメント表示のPLA回路構成図。
【図15】従来および本発明において用いる帰還信号を含むD型フリップフロップの回路図。
【図16】従来および本発明において用いる帰還信号を含むD型フリップフロップのPLA回路構成図。
【図17】従来および本発明において用いる順序回路を含むシーケンス例の状態遷移図。
【図18】従来および本発明において用いる順序回路を含むシーケンス例のPLA回路構成図。
【図19】従来および本発明において3電位を用いて選択アドレスにデータ書き込み時の各制御信号電圧の関係を示す電位関係図。
【図20】従来および本発明において4電位を用いて選択アドレスにデータ書き込み時の各制御信号電圧の関係を示す電位関係図。
【図21】従来および本発明において3電位を用いて選択アドレスに1データ書き込み時のMFSFETアレイにおける各制御信号電圧の関係を示す模式図。
【図22】従来および本発明において3電位を用いて選択アドレスに0データ書き込み時のMFSFETアレイにおける各制御信号電圧の関係を示す模式図。
【図23】従来および本発明において4電位を用いて選択アドレスに1データ書き込み時のMFSFETアレイにおける各制御信号電圧の関係を示す模式図。
【図24】従来および本発明において4電位を用いて選択アドレスに0データ書き込み時のMFSFETアレイにおける各制御信号電圧の関係を示す模式図。
【図25】本発明に用いるMFSFETの構造例を示す為のチャネル部におけるソース・ドレイン方向に切断した断面図。
【図26】本発明に用いるMFSFETを回路図で表現する場合のシンボルの記号図。
【図27】本発明に用いるN型MFSFETの強誘電体薄膜の第1の分極状態を示す断面図。
【図28】本発明に用いるN型MFSFETの強誘電体薄膜の第2の分極状態を示す断面図。
【図29】本発明に用いるP型MFSFETの強誘電体薄膜の第1の分極状態を示す断面図。
【図30】本発明に用いるP型MFSFETの強誘電体薄膜の第2の分極状態を示す断面図。
【図31】従来において用いる強誘電体コンデンサの構造を示す断面図。
【図32】従来および本発明に用いる強誘電体薄膜の印加電圧と分極電荷の代表的なヒステリシス特性を示す特性図。
【図33】従来および本発明に用いる強誘電体薄膜の印加電圧と分極電荷の状態を示す模式図。
【符号の説明】
【0164】
100…単位プログラマブルトランジスタセル、101…MFSFET、102,241N,242N,243N,244N,261N,262N,263N,264N…N型MOSFET、111,2111,2112,2113,2114,2115,2116,2121,2122,2123,2124…プログラム信号線、112,221,222,223,321,322,323…入力信号線、113,231,232,233,234,251,252,253,254,331,332,333,351,352,353…出力信号線、201,202,301,302…強誘電体プログラマブルアレイ、211,212…状態書き込み回路、221B,222B,223B,321B,322B,323B…インバータ回路、240N,240P,260N,260P…制御信号線、241P,242P,243P,244P,261P,262P,263P,264P…P型MOSFET、341,342,343,361,362,363…負荷抵抗、601,701…ANDアレイ、602,702…ORアレイ、1801,1802,1803…遅延回路、2100,2200,2300,2400…選択アドレスセル、2500,2700,2800,2900,3000,3140…強誘電体薄膜、2501,2601,2701,2901…ゲート電極、2502,2503,2602,2603,2702,2703…N+拡散のソース、もしくはドレインとなる電極、2509,2709,2809,2909,3009…基板もしくはチャネル部、2704,2804,2904,3004…ゲート電極端子、2705,2006,2805,2806,2905,2906,3005,3006…ドレイン電極端子もしくはソース電極端子、2902,2903…P+拡散のソース、もしくはドレインとなる電極、3141,3142…強誘電体コンデンサ電極、3149…強誘電体コンデンサ、3201,3202,3203,3204,3205,3206…特性点。
【特許請求の範囲】
【請求項1】
ゲート部に強誘電体薄膜を有する電界効果型トランジスタと、ゲート部に常誘電体薄膜を有する電界効果型トランジスタと、が並列に接続された単位プログラマブルトランジスタセルを有し、
前記単位プログラマブルトランジスタセルが複数個、行列状に配置された単位プログラマブルトランジスタセル群と、
複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した入力信号線群と、
複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタが直列に接続されたドレイン電極から得られる出力信号線群と、
複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続したプログラム信号線群と、からなることを特徴とする強誘電体プログラマブルロジックアレイ。
【請求項2】
ゲート部に強誘電体薄膜を有する電界効果型トランジスタと、ゲート部に常誘電体薄膜を有する電界効果型トランジスタと、が並列に接続された単位プログラマブルトランジスタセルを有し、前記単位プログラマブルトランジスタセルが複数個、行列状に配置された第1の単位プログラマブルトランジスタセル群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した第1の入力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタが直列に接続されたドレイン電極から得られる第1の出力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した第1のプログラム信号線群と、からなる第1の強誘電体プログラマブルロジックアレイと、
ゲート部に強誘電体薄膜を有する電界効果型トランジスタと、ゲート部に常誘電体薄膜を有する電界効果型トランジスタと、が並列に接続された単位プログラマブルトランジスタセルを有し、前記単位プログラマブルトランジスタセルが複数個、行列状に配置された第2の単位プログラマブルトランジスタセル群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した第2の入力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタが直列に接続されたドレイン電極から得られる第2の出力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した第2のプログラム信号線群と、からなる第2の強誘電体プログラマブルロジックアレイと、
前記第1の強誘電体プログラマブルロジックアレイの複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタに前記第1のプログラム信号線群を通して状態を書き込む第1の状態書き込み回路と、
前記第2の強誘電体プログラマブルロジックアレイの複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタに前記第2のプログラム信号線群を通して状態を書き込む第2の状態書き込み回路と、からなり、
前記第1の強誘電体プログラマブルロジックアレイの第1の出力信号線群が、前記第2の強誘電体プログラマブルロジックアレイの第2の入力信号線群に接続されたことを特徴とするプログラマブルロジックアレイ装置。
【請求項3】
請求項1または請求項2において、
前記強誘電体薄膜が無機強誘電体からなることを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【請求項4】
請求項3において、
前記無機強誘電体がPZTN、もしくはPZT、もしくはSBTを用いたことを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【請求項5】
請求項1または請求項2において、
前記強誘電体薄膜が有機強誘電体からなることを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【請求項6】
請求項5において、
前記有機強誘電体がPVDF、VDFオリゴマー、P(VDF/TrFE)、もしくは奇数ナイロンを用いたことを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【請求項7】
請求項1または請求項2において、
前記電界効果型トランジスタがSi基板、もしくはSOI基板、もしくはGaAs基板を用いた絶縁ゲート電界効果型トランジスタであることを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【請求項8】
請求項1または請求項2において、
前記電界効果型トランジスタがTFTもしくは有機トランジスタからなることを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【請求項1】
ゲート部に強誘電体薄膜を有する電界効果型トランジスタと、ゲート部に常誘電体薄膜を有する電界効果型トランジスタと、が並列に接続された単位プログラマブルトランジスタセルを有し、
前記単位プログラマブルトランジスタセルが複数個、行列状に配置された単位プログラマブルトランジスタセル群と、
複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した入力信号線群と、
複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタが直列に接続されたドレイン電極から得られる出力信号線群と、
複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続したプログラム信号線群と、からなることを特徴とする強誘電体プログラマブルロジックアレイ。
【請求項2】
ゲート部に強誘電体薄膜を有する電界効果型トランジスタと、ゲート部に常誘電体薄膜を有する電界効果型トランジスタと、が並列に接続された単位プログラマブルトランジスタセルを有し、前記単位プログラマブルトランジスタセルが複数個、行列状に配置された第1の単位プログラマブルトランジスタセル群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した第1の入力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタが直列に接続されたドレイン電極から得られる第1の出力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した第1のプログラム信号線群と、からなる第1の強誘電体プログラマブルロジックアレイと、
ゲート部に強誘電体薄膜を有する電界効果型トランジスタと、ゲート部に常誘電体薄膜を有する電界効果型トランジスタと、が並列に接続された単位プログラマブルトランジスタセルを有し、前記単位プログラマブルトランジスタセルが複数個、行列状に配置された第2の単位プログラマブルトランジスタセル群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した第2の入力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に常誘電体薄膜を有する電界効果型トランジスタが直列に接続されたドレイン電極から得られる第2の出力信号線群と、複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタのゲート電極に接続した第2のプログラム信号線群と、からなる第2の強誘電体プログラマブルロジックアレイと、
前記第1の強誘電体プログラマブルロジックアレイの複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタに前記第1のプログラム信号線群を通して状態を書き込む第1の状態書き込み回路と、
前記第2の強誘電体プログラマブルロジックアレイの複数個の前記単位プログラマブルトランジスタセルにおけるゲート部に強誘電体薄膜を有する電界効果型トランジスタに前記第2のプログラム信号線群を通して状態を書き込む第2の状態書き込み回路と、からなり、
前記第1の強誘電体プログラマブルロジックアレイの第1の出力信号線群が、前記第2の強誘電体プログラマブルロジックアレイの第2の入力信号線群に接続されたことを特徴とするプログラマブルロジックアレイ装置。
【請求項3】
請求項1または請求項2において、
前記強誘電体薄膜が無機強誘電体からなることを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【請求項4】
請求項3において、
前記無機強誘電体がPZTN、もしくはPZT、もしくはSBTを用いたことを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【請求項5】
請求項1または請求項2において、
前記強誘電体薄膜が有機強誘電体からなることを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【請求項6】
請求項5において、
前記有機強誘電体がPVDF、VDFオリゴマー、P(VDF/TrFE)、もしくは奇数ナイロンを用いたことを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【請求項7】
請求項1または請求項2において、
前記電界効果型トランジスタがSi基板、もしくはSOI基板、もしくはGaAs基板を用いた絶縁ゲート電界効果型トランジスタであることを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【請求項8】
請求項1または請求項2において、
前記電界効果型トランジスタがTFTもしくは有機トランジスタからなることを特徴とする強誘電体プログラマブルロジックアレイ、及びそれを用いたプログラマブルロジックアレイ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【公開番号】特開2008−42114(P2008−42114A)
【公開日】平成20年2月21日(2008.2.21)
【国際特許分類】
【出願番号】特願2006−217830(P2006−217830)
【出願日】平成18年8月10日(2006.8.10)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成20年2月21日(2008.2.21)
【国際特許分類】
【出願日】平成18年8月10日(2006.8.10)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]