電気的浸透性ソース層を含む半導体デバイス及びこれの製造方法に対する様々な実施例が与えられる。一実施例では、半導体デバイスは、ゲート層、誘電体層、メモリ層、ソース層、半導体チャネル層、及びドレイン層を含む。ソース層は電気的浸透性及びパーフォレーションを有する。半導体チャネル層はソース層及びメモリ層と接触する。ソース層及び半導体チャネル層は、ゲート電圧チューナブル電荷注入バリアを形成する。
（もっと読む）

【課題】従来の強誘電体メモリと比べてメモリセルのサイズを縮小し、かつ、メモリ容量を増大させることができる半導体記憶装置を提供する。
【解決手段】メモリは、半導体基板の表面に形成された第１の拡散層と、第１の拡散層上に設けられたボディ領域と、ボディ領域上に設けられた第２の拡散層と、ボディ領域の第１の側面に設けられた強誘電体膜を含む第１のゲート絶縁膜と、ボディ領域の第２の側面に設けられた強誘電体膜を含む第２のゲート絶縁膜と、ボディ領域の第１の側面に第１のゲート絶縁膜を介して設けられている第１のゲート電極と、ボディ領域の第２の側面に第２のゲート絶縁膜を介して設けられている第２のゲート電極とを備え、第１および第２の拡散層、ボディ領域、第１および第２のゲート絶縁膜、並びに、第１および第２のゲート電極はメモリセルを構成し、各メモリセルは、第１および第２のゲート絶縁膜の分極状態によって複数の論理データを記憶する。 （もっと読む）

【課題】従来と比べて製造プロセスを複雑にすることなく、メモリ容量を増大させることがきる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体層と、半導体層内に設けられたソース層およびドレイン層と、ソース層とドレイン層との間の半導体層に設けられ、論理データを記憶するために電荷を蓄積し、あるいは、電荷を放出する電気的に浮遊状態のボディ領域と、ボディ領域上に設けられ、分極特性を有する強誘電体膜を含むゲート絶縁膜と、ゲート絶縁膜を介してボディ領域上に設けられたゲート電極とを含むメモリセルを複数備え、各メモリセルは、ボディ領域に蓄積された電荷量および強誘電体膜の分極状態によって複数の論理データを記憶する。 （もっと読む）

第１の絶縁層と、半導体層と、この半導体層に近オーミックまたはオーミック接触している第１の導体層と、第１の絶縁層によって半導体層から隔てられた第２の導体層であって、複数のトランジスタを備えた複数の機能ブロックを生成するために第１および第２の導体層はパターン化され、第１の層の導体はソース／ドレイン電極として機能し、第２の層の導体はゲート電極として機能する、第１および第２の導体層と、を備える集積回路であって、各機能ブロックは対応する半導体層の島を備え、この島は第２の絶縁層の複数の部分によって別の機能ブロックの島から隔離され、各機能ブロックは、（ｉ）異なるトランジスタの相互に隣接するソース／ドレイン電極が同じ電位になるように配置され、かつ（ｉｉ）上記隣接する電極間に一切の導体が存在しないように配置される、集積回路。 （もっと読む）

【課題】強誘電体膜の配向率を改善し、強誘電体膜を有するデバイスの不良品発生率を小さくすること。
【解決手段】
基板上に強誘電体材料膜を形成する第１の工程と、前記強誘電体材料膜を形成した前記基板を熱処理炉内に配置し、前記熱処理炉内に熱処理雰囲気ガスを第１の流量で供給すると共に、前記第１の流量に対応する第２の流量で前記熱処理炉内を排気しながら、前記強誘電体材料膜を加熱して強誘電体膜を形成する第２の工程とを有すること。 （もっと読む）

【課題】バックゲート電極へのリーク電流を抑えた薄膜トランジスタ（ＭＦＳＦＥＴ）を提供することにある。
【解決手段】基板１１上に形成されたゲート電極１２と、ゲート電極１２上に形成された強誘電体膜からなるゲート絶縁膜１３と、ゲート絶縁膜１３上に形成されたオーミック電極からなるソース・ドレイン電極１５ｓ、１５ｄと、ソース・ドレイン電極１５ｓ、１５ｄ間のゲート絶縁膜１３上に形成された半導体膜１４とを備え、ゲート絶縁膜１３と半導体膜１４との界面をチャネルとする。 （もっと読む）

【課題】スイッチング特性に優れ、セルサイズの小さい半導体メモリセルを提供することにある。
【解決手段】ゲート絶縁膜が強誘電体膜４で構成されたＭＦＳＦＥＴ２１からなるメモリ素子と、ゲート絶縁膜が常誘電体膜９で構成されたＭＩＳＦＥＴ２２からなる選択スイッチング素子とを備えた半導体メモリセル２０であって、ＭＦＳＦＥＴの第１のゲート電極３は、基板１上の結晶性絶縁膜２表面に形成された結晶性導電膜３からなり、強誘電体膜４は、第１のゲート電極３を覆って結晶性絶縁膜２上に形成され、常誘電体膜９は、半導体膜５を介して強誘電体膜４上に形成され、ＭＩＳＦＥＴ２２の第２のゲート電極１０は、常誘電体膜９上に形成されている。 （もっと読む）

【課題】スイッチング特性に優れ、セルサイズの小さい半導体メモリセルを提供することにある。
【解決手段】ゲート絶縁膜が強誘電体膜４で構成されたＭＦＳＦＥＴ２１からなるメモリ素子と、ゲート絶縁膜が常誘電体膜９で構成されたＭＩＳＦＥＴ２２からなる選択スイッチング素子とを備え、強誘電体膜４と常誘電体膜９とはアモルファス半導体膜５を介して積層されており、強誘電体膜４側に、ＭＦＳＦＥＴ２１の第１のゲート電極３が形成され、常誘電体膜９側に、ＭＩＳＦＥＴの第２のゲート電極１０が形成されている。アモルファス半導体膜５は、ＭＦＳＦＥＴ２１及びＭＩＳＦＥＴ２２の共通のチャネル層を構成しており、アモルファス半導体膜５の主面上に、ＭＦＳＦＥＴ２１及びＭＩＳＦＥＴ２２に共通のソース電極６及びドレイン電極８が形成されている。 （もっと読む）

【課題】高移動度でしきい電位安定性を有し、且つコスト面や資源的制約、プロセス的制約の少ないＺＴＯ（亜鉛錫複合酸化物）系酸化物半導体材料の適正なＺｎ／（Ｚｎ＋Ｓｎ）組成の酸化物半導体ターゲット及びそれを用いた酸化物半導体装置を提供する。
【解決手段】Ｚｎ／（Ｚｎ＋Ｓｎ）組成が０．６〜０．８である亜鉛錫複合酸化物焼結体をターゲットとする。また、ターゲット自体の抵抗率を１Ωｃｍ以上の高抵抗とする。更に、不純物の合計濃度を１００ｐｐｍ以下に制御する。 （もっと読む）

【課題】優れた特性を有するメモリーセルを提供することにある。
【解決手段】
a)二つの対向面を有する有機半導体、
b)有機半導体の一つの面と接触する二つの隔置された電極（その間の距離はチャンネル長さであり、その間の有機半導体の部分はチャンネル領域として形成される）、
c)誘電率及び二つの対向面を有する強誘電ポリマー（一つの面はチャンネル領域の少なくとも一部について有機半導体の一つの面と接触している）、及び
d)チャンネル領域の少なくとも一部について強誘電ポリマーの一つの面と接触しているゲート電極
を含むことを特徴とするメモリーセル。 （もっと読む）

【課題】非ヒステリシストランジスタとヒステリシストランジスタとを混載する場合において、欠陥や不純物混入リスクの少ない良好な基板界面を保ったまま、同一材料の絶縁膜を用いて、ヒステリシストランジスタと非ヒステリシストランジスタとを同一基板上に混載することができる絶縁ゲート型半導体装置の製造方法を提供する。
【解決手段】第１及び第２のトランジスタ形成領域上に第１のトランジスタにヒステリシス特性を与える絶縁膜１を形成し、これを第１のトランジスタのゲート絶縁１膜とする工程、及び、第２のトランジスタ形成領域上の絶縁膜１を部分的にエッチング除去することにより、第２のトランジスタにヒステリシス特性を与えない絶縁膜とし、これを第２のトランジスタのゲート絶縁膜とする工程を含む。 （もっと読む）

【課題】最適化された電荷蓄積層を有する特性が優れた半導体装置を提供する。
【解決手段】半導体基板１０に設けられた素子形成領域と、素子形成領域上に形成されたトンネル絶縁膜１１と、トンネル絶縁膜上に形成された電荷蓄積絶縁膜１２と、電荷蓄積絶縁膜上に形成されたブロック絶縁膜１４と、ブロック絶縁膜上に形成された制御ゲート電極１５と、をそれぞれ備えた第１及び第２のメモリセルトランジスタと、第１のメモリセルトランジスタと第２のメモリセルトランジスタとの間に形成された素子分離領域１３と、を具備し、第１及び第２のメモリセルトランジスタのチャネル幅方向の断面において、素子分離領域の上面は、電荷蓄積絶縁膜の上面の中央部よりも高く、チャネル幅方向の断面において、電荷蓄積絶縁膜の端部の膜厚は、電荷蓄積絶縁膜の中央部の膜厚よりも薄い。 （もっと読む）

【課題】メモリ特性のバラツキを抑制した半導体記憶装置、及びその製造方法を提供する。
【解決手段】半導体記憶装置１００は、強誘電体キャパシタＣとセルトランジスタＴｒを並列に接続したメモリセルＭＣを有するメモリセルアレイ１ａを備える。メモリセルアレイ１ａは、基板１０の上層に設けられた第１導電層３１と、第１導電層３１の上面に形成された強誘電体層３２と、強誘電体層３２の上面に形成された第２導電層３４と、強誘電体層３２と同層に形成されたストッパー層３３とを備える。化学機械研磨によるストッパー層３３の選択比は、化学機械研磨による強誘電体層３２の選択比よりも大きい。 （もっと読む）

【課題】電極上に膜（水素バリア膜、バリアメタル）が形成される場合に、電極上での膜のカバレッジ不良の発生を防止することができる、半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１では、強誘電体膜１３上に、強誘電体膜１３に接する電極下層１５とこの電極下層１５上に積層される電極上層１６との積層構造を有する上部電極１４が積層されている。そして、電極上層１６の上面は、平坦化により、強誘電体膜１３の表面モホロジーと無関係な平坦面となっている。したがって、電極上層１６上で水素バリア膜１７およびバリアメタル２８をほぼ均一な厚さに形成することができ、上部電極１４上での膜のカバレッジ不良の発生を防止することができる。 （もっと読む）

【課題】本発明は、複数電圧源を用意することなくＦｅＦＥＴ単体へ多値記憶を行うことができる半導体不揮発記憶装置を提供することを課題とする。
【解決手段】強誘電体に、同一高さで、異なる幅のパルス電圧を印加して、異なる総分極量を与え、その総分極量の違いに応じた異なる記憶状態を作る多値強誘体メモリセルを有する半導体不揮発記憶装置である。 （もっと読む）

【課題】ゲート構造にＩＦＩ構造が含まれるＭＦＳ型メモリの強誘電体ゲート電界効果トランジスタにおいて、強誘電体膜の強誘電体特性及びトランジスタの電気特性の劣化を防止する。
【解決手段】Ｓｉ基板１と、Ｓｉ基板１上に少なくともＨｆＳｉＯＮ膜２、強誘電体膜３及びＨｆＳｉＯＮ膜４が、この順で積層されたゲート構造を有しており、ＨｆＳｉＯＮ膜２及びＨｆＳｉＯＮ膜４は、強誘電体膜３を加熱処理によって形成する焼成温度で非晶質である。 （もっと読む）

【課題】フローティングボディ型のＮＭＯＳトランジスタを用い、そのボディに安定な電位を供給して正孔の蓄積に起因する特性劣化を防止可能な半導体記憶装置を提供する。
【解決手段】本発明の半導体記憶装置において、メモリセルＭＣに含まれるＮＭＯＳトランジスタＱ０は、ゲート電極がワード線ＷＬに接続され、一方のソース・ドレイン領域がビット線ＢＬに接続されている。センスアンプ回路１０に含まれるＮＭＯＳトランジスタＱ１０は、ゲート電極がビット線ＢＬに接続され、一方のソース・ドレイン領域が所定の電位（グランド電位）に接続されている。ＮＭＯＳトランジスタＱ０、Ｑ１０は、フローティングボディ型のＮＭＯＳトランジスタであって、少なくともプリチャージ動作時に、ビット線ＢＬに所定の電位（グランド電位）が供給されるので、ボディへの電位が安定化し、正孔の蓄積に起因する特性劣化を抑えることができる。 （もっと読む）

【課題】互いに異なる性能を有する２以上の有機薄膜トランジスタを備える有機複合電子素子の製造を容易化することである。
【解決手段】第１トランジスタＴｒ１及び該第１トランジスタＴｒ１とは性能が異なる第２トランジスタＴｒ２を備える有機複合電子素子の製造方法である。基板１１上に第１トランジスタ用ゲート電極Ｇａ１及び第２トランジスタ用ゲート電極Ｇａ２を形成し、その上に強誘電体膜１７ｂ及び低誘電率を有する低誘電体膜１７ａをそれぞれ形成し、低誘電体膜１７ａの第２トランジスタＴｒ２を構成する部分を除去し、その上に有機半導体膜１６を形成し、その後、強誘電体膜１７ｂ、低誘電体膜１７ａ及び有機半導体膜１６を挟んで第１トランジスタ用ソース・ドレイン電極Ｓｏ１，Ｄｒ１を、強誘電体膜１７ｂ及び有機半導体膜１６を挟んで第２トランジスタ用ソース・ドレイン電極Ｓｏ２，Ｄｒ２を形成する。 （もっと読む）

【課題】単純な方法で製造でき、残留磁気も良好な強誘電体膜およびその製造方法を提供する。
【解決手段】強誘電体として、ポリアミノジフルオロボラン（ＰＡＤＦＢ）を含む、強誘電体膜。さらに、ＰＡＤＦＢと混合された強誘電体ポリマー膜であり、強誘電体ポリマーは、ポリビニリデンフルオライド（ＰＶＤＦ）、ポリビニリデンフルオライドとトリフルオロエチレン（Ｐ（ＶＤＦ／ＴｒＦＥ））との共重合体、及びポリウンデカンアミド（Ｎｙｌｏｎ１１）から成るグループから選択される、強誘電体膜。また、当該強誘電体膜を用いる記憶装置、強誘電体ポリマーの製造方法、強誘電体溶液。 （もっと読む）