【課題】電荷消去特性及び電荷保持特性に優れた半導体装置を提供する。
【解決手段】半導体領域１０１と、半導体領域の表面に形成されたトンネル絶縁膜１０２と、トンネル絶縁膜の表面に形成された電荷蓄積絶縁膜１０３と、電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜１０４と、ブロック絶縁膜の表面に形成された制御ゲート電極１０５と、を具備する半導体装置であって、トンネル絶縁膜は、半導体領域の表面に形成され、シリコン及び酸素を含有する第１の領域１０２ａと、第１の領域の表面に形成され、シリコン及び窒素を含有する第２の領域１０２ｂと、電荷蓄積絶縁膜の裏面に形成され、シリコン及び酸素を含有する第３の領域１０２ｄと、第２の領域と第３の領域との間に形成され、シリコン、窒素及び酸素を含有し、第２の領域の窒素濃度よりも低い窒素濃度を有し、第３の領域の酸素濃度よりも低い酸素濃度を有する第４の領域１０２ｃと、を含む。 （もっと読む）

【課題】信頼性の高い不揮発性半導体記憶装置、及びその製造方法を提供する。
【解決手段】メモリストリングＭＳは、基板Ｂａに対して垂直方向に延びる柱状部３５ａを含むＵ字状半導体層３５と、柱状部３５ａの側面を取り囲むようにブロック絶縁層３４ａを介して形成され、且つ積層方向に所定ピッチをもって複数形成された、メモリトランジスタＭＴｒのフローティングゲートとして機能する浮遊電極層３４ｂａと、浮遊電極層３４ｂａを取り囲むようにトンネル絶縁層３５ｃを介して形成され、メモリトランジスタＭＴｒの制御電極として機能する複数の第１〜第４ワード線導電層３１ａ〜３１ｄとを備える。浮遊電極層３４ｂａの積層方向の長さは、第１〜第４導電層３１ａ〜３１ｄの積層方向の長さよりも短い。 （もっと読む）

【課題】メモリセルの特性が良好な不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置１において、シリコン基板１１上にトンネル絶縁層１２、電荷蓄積層１３及び電荷ブロック層１４をこの順に形成し、電荷ブロック層１４上に複数の制御ゲート電極１５を設ける。電荷ブロック層１４は、比誘電率がシリコン窒化物の比誘電率よりも高い金属酸化物により形成し、制御ゲート電極１５は、金属、金属シリサイド又はドーパントを含有するシリコンにより形成する。又は、電荷ブロック層１４は、シリコン酸化物又はシリコン酸窒化物により形成し、制御ゲート電極１５は、金属又は金属シリサイドにより形成する。そして、電荷ブロック層１４と各制御ゲート電極１５との間に、シリコン窒化物からなるキャップ層２０を形成する。 （もっと読む）

【課題】セルトランジスタの動作速度が速く、しきい値の変動が小さい不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】シリコン基板１１上にそれぞれ複数のシリコン酸化膜１２及びシリコン膜１３を交互に積層して積層体１４を形成し、積層体１４にトレンチ１５を形成し、トレンチ１５の内面上にアルミナ膜１６、シリコン窒化膜１７、シリコン酸化膜１８をこの順に形成し、シリコン酸化膜１８上にチャネルシリコン結晶膜２０を形成する。次に、酸素ガス雰囲気中で熱処理を行い、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面にシリコン酸化物層２１ａを形成する。 （もっと読む）

【課題】 高アスペクト比のトレンチ構造を有するポリシリコンに対し、プラズマを用いて均一な窒化処理を行なうことが可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板上に、下部電極としてのポリシリコン膜１０２を形成する工程と、ポリシリコン膜１０２を窒化処理してシリコン窒化膜１０３を形成する窒化工程と、シリコン窒化膜１０３上に誘電体層１０４を形成する工程と、誘電体層１０４の上に、上部電極１０５を形成する工程と、を含む半導体装置の製造方法であって、上記窒化工程は、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入して窒素含有プラズマを発生させるプラズマ処理装置により６６．７Ｐａ〜１３３３Ｐａの処理圧力でポリシリコン膜１０２をプラズマ窒化処理する。 （もっと読む）

【課題】 電荷保持特性が良好な不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】 本発明では、半導体基板１の主面に形成された少なくとも窒素を含む第１の絶縁膜１２ａ、第１の絶縁膜１２ａ上に形成された少なくともシリコン及び酸素を含む第２の絶縁膜１２ｂ、第２の絶縁膜１２ｂ上に形成された少なくともシリコン及び窒素を含む第３の絶縁膜１２ｅ、及び第３の絶縁膜１２ｅ上に形成された少なくともシリコン及び酸素を含む第４の絶縁膜１２ｄとを有するトンネル絶縁膜１２と、トンネル絶縁膜１２上に形成された電荷蓄積層１３と、電荷蓄積層１３上に形成されたブロック絶縁膜１５と、ブロック絶縁膜１５上に形成された制御ゲート１６と、を具備し、第３の絶縁膜１２ｅ中の窒素濃度は第２の絶縁膜１２ｂとの界面の窒素濃度よりも第４の絶縁膜１２ｄとの界面の窒素濃度の方が低い不揮発性半導体記憶装置が得られる。 （もっと読む）

【課題】可変抵抗素子と非オーミック素子とで構成された不揮発性メモリセルの特性の劣化を抑制できる半導体装置を提供すること。
【解決手段】半導体装置は、抵抗値の異なる状態を情報として記憶する不揮発性メモリ素子としての可変抵抗素子７と、可変抵抗素子７に直列に接続された非オーミック素子Ｄとを含む不揮発性メモリセルとを具備し、非オーミック素子Ｄは、第１導電型不純物を含む第１導電型半導体層２と、第１導電型半導体層２上に設けられ、第１導電型不純物を含む絶縁層３と、絶縁層３上に設けられ、第２導電型不純物を含む第２導電型半導体層４とを備えている。 （もっと読む）

【課題】メモリセルのしきい値電圧特性を向上させ、隣り合うメモリセル間の干渉を極力抑制できるようにする。
【解決手段】浮遊ゲート電極ＦＧと制御電極ＣＧとの間に形成されたゲート間絶縁膜７が、シリコン窒化膜７ａ−シリコン酸化膜７ｂ−シリコン窒化膜７ｃ−シリコン酸化膜７ｄ−シリコン酸化膜７ｅの積層構造によって構成されている。このうち、シリコン窒化膜７ａは、その窒素濃度が単位面積あたり２１×１０^１５［ａｔｏｍｓ／ｃｍ^２］以上に構成されている。また、シリコン窒化膜７ａは、その形成後に酸化処理を行うことで素子分離絶縁膜４の上面上から消失される。 （もっと読む）

不揮発性メモリ素子などの電子素子用の方法および装置が記載される。メモリ素子は、２層または３層などの多層の制御誘電体を含む。多層制御誘電体は、酸化アルミニウム、酸化ハフニウム、および／または、酸化ハフニウムアルミニウムのハイブリッド膜などの高ｋ誘電体材料の組み合わせを含む。多層制御誘電体により、単一または多状態（例えば、２ビット、３ビット、または４ビット）動作の実現可能性を備えながら、増大された電荷保持、向上されたメモリプログラム／消去ウィンドウ、改善された信頼性および安定性を含む向上された特性を与える。
（もっと読む）

【課題】高電界領域及び低電界領域のリーク電流特性の双方を改善する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１０１内に互いに離間して設けられたソース領域１１０Ｓ及びドレイン領域１１０Ｄと、ソース領域１１０Ｓ及びドレイン領域１１０Ｄ間のチャネル領域上に設けられた第１の絶縁膜１０２と、第１の絶縁膜１０２上に設けられた電荷蓄積層１０３と、電荷蓄積層１０３上に設けられ、かつ第１のランタンアルミシリケート膜と、第１のシリコン酸化膜若しくは第１のシリコン酸窒化膜とが積層された積層構造を含む第２の絶縁膜１０４と、第２の絶縁膜１０４上に設けられた制御ゲート電極１０５とを含む。 （もっと読む）

【課題】下層の絶縁膜が窒化するのを抑制するとともに上層の絶縁膜からの酸素の拡散を抑制して電荷捕獲密度の低下を可及的に防止することを可能にする。
【解決手段】第１絶縁膜２と、第１絶縁膜上に形成され、窒素が添加されたアモルファスシリコン層４ａと、アモルファスシリコン層上に形成された第１窒化シリコン層４ｂと、第１窒化シリコン層上に形成された第２絶縁膜１０と、を備えていることを特徴とする。 （もっと読む）

【課題】最適化されたトンネル絶縁膜を有する半導体装置を提供する。
【解決手段】半導体領域１０１と、半導体領域の表面に形成されたトンネル絶縁膜１０３と、トンネル絶縁膜の表面に形成され、シリコン及び窒素を含有する電荷蓄積絶縁膜１０４と、電荷蓄積絶縁膜の表面に形成されたブロック絶縁膜１０５と、ブロック絶縁膜の表面に形成された制御ゲート電極１０６と、を備え、トンネル絶縁膜は、半導体領域の表面に形成され、シリコン及び酸素を含有する第１の絶縁膜１０３ａと、第１の絶縁膜の表面に形成された第２の絶縁膜１０３ｂと、第２の絶縁膜の表面に形成され、シリコン及び酸素を含有する第３の絶縁膜１０３ｃと、を有し、第２の絶縁膜中の電荷トラップ準位密度は、電荷蓄積絶縁膜中の電荷トラップ準位密度よりも低い。 （もっと読む）

【課題】メモリセルトランジスタの特性の劣化を抑制することができる。
【解決手段】不揮発性半導体記憶装置は、素子分離絶縁膜５ａによって区画された第１及び第２メモリセルトランジスタＭＴ１、ＭＴ２と素子分離絶縁膜を覆うバリア絶縁膜６ａとを具備し、第１メモリセルトランジスタは第１トンネル絶縁膜２ａ−１と絶縁膜からなる第１電荷蓄積層３ａ−１と第１ブロック絶縁膜８ａと第１ゲート電極９ａとを有し、第２メモリセルトランジスタは第２トンネル絶縁膜２ａ−２と絶縁膜からなる第２電荷蓄積層３ａ−２と第２ブロック絶縁膜８ａと第２ゲート電極９ａとを有し、バリア絶縁膜は第１及び第２電荷蓄積層に接し、第１及び第２電荷蓄積層よりも膜厚が薄い。 （もっと読む）

【課題】微細化に対応してＩＳＳＧ酸化法を用いてＯＮＯ絶縁膜および周辺トランジスタのゲート絶縁膜を形成した場合でも、高電圧系トランジスタでのホットキャリア寿命の短縮を低減して信頼性を確保することを目的とする。
【解決手段】ＩＳＳＧ酸化法を用いてＯＮＯ絶縁膜の上部酸化膜および周辺トランジスタのゲート絶縁膜を形成するプロセスにおいて、高温アニールにより半導体基板１上に窒素１２を偏析させた状態で、高電圧系トランジスタのゲート絶縁膜をＩＳＳＧ法を用いて形成することにより、周辺回路を構成する前記高圧系ゲート絶縁膜として酸窒化層１３を形成することができ、微細化に対応してＩＳＳＧ酸化法を用いてＯＮＯ絶縁膜および周辺トランジスタのゲート絶縁膜を形成した場合でも、高電圧系トランジスタでのホットキャリア寿命の短縮を低減して信頼性を確保することができる。 （もっと読む）

【課題】８００℃以上の高温のプラズマ窒化処理工程を含んでトンネル絶縁膜を形成することにより、トラップサイト(trap site)を減少させ、シリコン酸化窒化膜（ＳｉＯＮ）の形成によってホウ素浸透を抑制して漏れ電流および絶縁破壊電圧特性などを改善することが可能なフラッシュメモリ素子のトンネル絶縁膜形成方法の提供。
【解決手段】半導体基板上に酸化膜を形成する段階と、８００〜９００℃のプラズマ窒化処理工程によって前記酸化膜の表面に窒素含有絶縁膜を形成する段階と、前記半導体基板と前記窒素含有絶縁膜の形成された前記酸化膜との界面に窒素蓄積層を形成する段階とを含む、フラッシュメモリ素子のトンネル絶縁膜形成方法を提供する。 （もっと読む）

【課題】電荷蓄積層における蓄積電荷の拡散を防ぐ半導体記憶装置及びその製造方法を提供する。
【解決手段】本発明の半導体記憶装置は、半導体基板と、半導体基板上に設けられ、複数の電極層ＷＬと複数の絶縁層１４とが交互に積層された積層体と、この積層体を貫通して形成されたホールの内部に設けられ、電極層ＷＬと絶縁層１４との積層方向に延びる半導体層ＳＰと、電極層ＷＬと半導体層１４との間にのみ設けられ、電極層ＷＬと絶縁層１４との積層方向に分断された電荷蓄積層２６とを備える。 （もっと読む）

【課題】書き換え時の閾値電圧変動を抑制し、かつ、データ保持特性低下を防止する。
【解決手段】メモリトランジスタＭが、シリコン基板１１に形成されているソース領域１７Ｓ等と、これと離れて形成されているドレイン領域１７Ｄ等と、両領域間のチャネル形成領域１１Ａを少なくとも覆って形成されているボトム絶縁膜１２Ａと、離散化された電荷蓄積手段（キャリアトラップ）を含む電荷蓄積膜１２Ｂと、トップ絶縁膜１２Ｃと、ゲート電極１３と、を有する。ボトム絶縁膜１２Ａは、チャネル形成領域１１Ａにおけるシリコン基板１１とのバリアハイトが、ＳｉＯ_２とＳｉとのバリアハイトより低いＳｉＯＮから形成され、このＳｉＯＮとＳｉとの界面は、窒素の組成比が９％以上である。 （もっと読む）

【課題】電気的特性が良好で信頼性の高い強誘電体キャパシタを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上方に形成された層間絶縁膜４０と、層間絶縁膜４０に埋め込まれた導体プラグ４６と、導体プラグ４６上及び層間絶縁膜４０上に形成された上面が平坦な第１の下地導電膜５２と、第１の下地導電膜５２上に形成された強誘電体キャパシタ７２と、を有し、第１の下地導電膜５２中の窒素濃度は、少なくとも導体プラグ４６上の領域において、上面側から内部に向けて徐々に低くなっている。 （もっと読む）

【課題】高いカップリング比を有するセルトランジスタを備えた不揮発性半導体記憶装置およびその製造方を提供する。
【解決手段】半導体基板１１の第１領域１１ａにおいて、第１ゲート電極１５の上面１５ｂおよび第１絶縁分離層１２の側面１２ａを露出させる工程と、第１絶縁分離層１２の側面１２ａに第１側壁膜３５ａを形成する工程と、第１側壁膜３５ａをマスクとして、第１ゲート電極１５の上部をエッチングし、第１ゲート電極１５の上部に第１凹部１５ａを形成する工程と、第１ゲート電極１５の上部を露出させる工程と、第１ゲート電極１５の上部を含む第１絶縁分離層１２上にコンフォーマルに第２ゲート絶縁膜１６を形成する工程と、第１凹部１５ａを埋め込むように、第２ゲート絶縁膜１６上に第２ゲート電極材料膜を形成する工程と、を具備する。 （もっと読む）

【課題】コンタクトプラグ上に直接形成される下地層の結晶配向性を良好にし、さらにこの下地層の平坦性をも良好にすることで、下部電極や強誘電体膜の結晶配向性の改善を図った強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。下地層の形成工程は、プラグ２０を含む層間絶縁膜２６上に、自己配向性を有する導電材料からなる導電層４１１を形成する工程と、導電層４１１を窒素雰囲気中で熱処理し、窒化導電層４１２とする工程と、窒化導電層４１２を、シリコン酸化膜研磨用のスラリーを用いたＣＭＰ法によって低研磨速度で平坦化処理し、プラグ２０を含む層間絶縁膜２６上を覆った状態の平坦化窒化チタン層４１とする工程と、を含む。 （もっと読む）