【課題】消去飽和について改善したイミュニティを備えた不揮発性メモリデバイスおよびその製造方法を提供する。
【解決手段】不揮発性メモリデバイスは、第２絶縁膜（ポリシリコン間あるいはブロック絶縁膜）の上部にある制御ゲートを備え、第２絶縁膜と接触している制御ゲートの少なくとも下部層は、所定の高い仕事関数を有し、完全なデバイス製造後に、ある高誘電率材料のグループと接触した場合、その仕事関数を低減する傾向を示す材料で構築される。第２絶縁膜の少なくとも上部層は、制御ゲートの下部層を第２絶縁膜の残りから隔離するものであって、制御ゲートの下部層の材料の仕事関数の低減を回避するために、該グループ外で選ばれた所定の高誘電率材料で構築される。製造方法において、上部層は、制御ゲートを設ける前に、第２絶縁膜の中に作成される。 （もっと読む）

【課題】アクティブ領域に発生する結晶欠陥を抑制することにより、半導体装置の不良率を低減できる技術を提供する。
【解決手段】本実施の形態１は、ＳＲＡＭの平面構成に関するものである。そして、本実施の形態１の特徴の１つは、図４に示すように、ｎチャネル型ＭＩＳＦＥＴ形成領域のアクティブ領域Ａｎ０、Ａｎ１、Ａｎ２、Ａｎ３をすべて分離構造とすることを前提として、終端部Ｔ０、Ｔ１、Ｔ２、Ｔ３の幅をアクティブ領域Ａｎ０、Ａｎ１、Ａｎ２、Ａｎ３の中央部の幅よりも広げる。例えば、終端部Ｔ０、Ｔ１、Ｔ２、Ｔ３をＬ字形状にする。 （もっと読む）

【課題】ＤＲＡＭ等の半導体集積回路装置の微細化を図り、また、高性能化を図る。
【解決手段】周辺回路領域に横型のｎチャネル型ＭＩＳＦＥＴを形成した後、その上部に酸化シリコン膜２３を形成し、さらにその上部であって、メモリセル領域ＭＡに、縦型の情報転送用ＭＩＳＦＥＴＱｓであって、下層からｎ型多結晶シリコン膜４１、ノンドープの多結晶シリコン膜４３およびｎ型多結晶シリコン膜４７よりなる半導体柱を有し、ノンドープの多結晶シリコン膜４３の上下には、窒化シリコン膜４２、４６が形成され、半導体柱の側壁に形成された酸化シリコン膜５３をゲート絶縁膜とし、また、ｎ型多結晶シリコン膜５５、５７をゲート電極とする情報転送用ＭＩＳＦＥＴＱｓを形成し、さらに、ｎ型多結晶シリコン膜４７の上部に、情報蓄積用容量素子Ｃを形成する。 （もっと読む）

【課題】素子分離絶縁膜の表面の平坦度を向上させることができる半導体装置の製造方法を提供する。
【解決手段】シリコン酸化膜１１及びシリコン窒化膜１２をハードマスクとして用いながら、半導体基板５１のエッチングを行うことにより、溝１３及び溝１４を形成する。溝１３及び１４を埋め込むようにシリコン酸化膜を高密度プラズマＣＶＤ法により形成する。溝１３上に開口部を備えたレジストパターンをシリコン酸化膜上に形成する。レジストパターンをマスクとして用いながら、窒素イオンをシリコン酸化膜の表面に注入する。レジストパターンし、窒素雰囲気中でアニールを行うことにより、シリコン酸化膜の窒素イオンが導入された部分にシリコン酸窒化膜を形成する。７００℃〜９００℃程度のアンモニア雰囲気中でアニールを行うことにより、シリコン酸化膜のうちで、シリコン酸化膜１１の表面より上方に位置する部分をシリコン窒化膜１８に変化させる。 （もっと読む）

【課題】高品質で膜厚ばらつきの少ない多重トンネル構造を簡便に形成する。
【解決手段】本発明の半導体装置の製造方法は、伝導キャリアのトンネリングによる通過が可能なエネルギー準位を有する第一のトンネル絶縁膜１０２を、半導体基板１０１の主面上に形成する工程と、第一のトンネル絶縁膜１０２よりも低いエネルギー準位を有する第一半絶縁性半導体膜１０３を第一のトンネル絶縁膜１０２の上に形成する工程と、窒素を含む第一導電性膜２０４を第一半絶縁性半導体膜１０３の上に形成する工程と、熱処理を施す工程とを備える。 （もっと読む）

【課題】有効酸化膜厚及び物理的な厚さを目標厚さに満足させながら素子の動作に要求されるカップリング比を確保する。
【解決手段】半導体基板上に形成されたトンネル絶縁膜;前記トンネル絶縁膜上に形成された第1の導電膜;前記第1の導電膜上に第1のエネルギーバンドギャップを有する第1の高誘電絶縁膜、前記第1のエネルギーバンドギャップより大きい第2のエネルギーバンドギャップを有する第2の高誘電絶縁膜及び前記第2のエネルギーバンドギャップより小さい第3のエネルギーバンドギャップを有する第3の高誘電絶縁膜が積層されて形成された高誘電体膜;及び前記高誘電体膜上に形成された第2の導電膜を含む。 （もっと読む）

【課題】消去ゲートと拡散層に接続されるプラグとの間のシリサイド・ショートの発生確率を低減させる。
【解決手段】不揮発性半導体記憶装置は、半導体基板上に形成されたフローティングゲートと、フローティングゲート上に形成された消去ゲートと、半導体基板表層のチャネル領域上にフローティングゲートと並設され、フローティングゲート及び消去ゲートの一方の側面に形成されたコントロールゲートと、フローティングゲート及び消去ゲートの他方の側面に対応する位置の半導体基板内に形成された第１拡散層と、第１拡散層に接続され、フローティングゲート及び消去ゲートの側方に位置するように第１拡散層上に形成されたプラグと、消去ゲートの上面に形成された第１シリサイド膜と、プラグの上面に形成された第２シリサイド膜と、を備え、プラグの上面の高さは、消去ゲートの上面の高さと同じ若しくはそれよりも下方に位置することを特徴とする。 （もっと読む）

【課題】高いカップリング比が得られる不揮発性半導体記憶装置およびその製造方を提供する。
【解決手段】半導体基板１１上に第１ゲート絶縁膜１２を介して第１ゲート電極１３を形成する工程と、第１ゲート電極１３に側壁膜１４を形成し、素子分離領域１１ｂに異方性エッチングにより素子分離溝を形成し、等方性エッチングにより素子領域１１ａをスリム化し、素子領域１１ａの幅Ｗ１を第１ゲート電極１３の幅Ｗ２より小さくする工程と、素子分離溝および側壁膜１４を含む半導体基板１１上に絶縁膜を形成し、絶縁膜および側壁膜１４を第１ゲート電極１３の上端から所定の深さまで除去し、第１ゲート電極１３の上部を露出させる工程と、露出した第１ゲート電極１３を覆うように、第２ゲート絶縁膜１６を介して第２ゲート電極１７を形成する工程と、素子領域１１ａに半導体基板１１と逆導電型の不純物層１８を形成する工程と、を具備する。 （もっと読む）

【課題】微細化が可能な消去ゲートを備える不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１上に形成されたフローティングゲート３と、フローティングゲート３上に形成された消去ゲート１０と、半導体基板１表層のチャネル領域上にフローティングゲート３と並設され、フローティングゲート３及び消去ゲート１０の一方の側面に形成されたコントロールゲート２２と、フローティングゲート３及び消去ゲート１０の他方の側面に対応する位置の半導体基板１内に形成された第１拡散層１５と、第１拡散層１５に接続され、フローティングゲート３及び消去ゲート１０の側方に位置するように第１拡散層１５上に形成されたプラグ１７と、コントロールゲート２２に隣接する位置の半導体基板１内に形成された第２拡散層２３と、を備える。 （もっと読む）

【課題】不揮発性メモリトランジスタの電荷保持特性を向上させる。
【解決手段】半導体基板と導電膜の間には、第１絶縁膜、電荷トラップ膜、第２絶縁膜が形成されている。電荷トラップ膜は水素濃度が低い上部領域と、水素濃度が高い下部領域を有する窒化シリコン膜でなる。このような窒化シリコン膜は、化学気相成長法により、水素を１５ａｔｏｍｉｃ％以上含む窒化シリコン膜を形成し、その上部を窒化することで形成される。この窒化処理は、窒素ガスのプラズマ中に生成された窒素ラジカルで窒化シリコン膜を窒化することで行われる。 （もっと読む）

第１の態様では不揮発性メモリセルを形成する方法が提供される。この方法は、（１）金属−絶縁体−金属（ＭＩＭ）アンチヒューズスタックを形成するステップを含み、ＭＩＭアンチヒューズスタックは、（ａ）第１の金属層と、（ｂ）第１の金属層の上に形成される二酸化シリコン、酸窒化物、または窒化シリコンアンチヒューズ層と、（ｃ）アンチヒューズ層の上に形成される第２の金属層と、を含む。この方法はまた、（２）堆積半導体材料を備える連続ｐ−ｉ−ｎダイオードを、ＭＩＭアンチヒューズスタックの上に形成するステップと、（３）堆積半導体材料に接触するシリサイド、シリサイド−ゲルマニド、またはゲルマニド層を形成するステップと、（４）シリサイド、シリサイド−ゲルマニド、またはゲルマニド層に接触する堆積半導体材料を結晶化するステップと、を含む。このメモリセルは、連続ｐ−ｉ−ｎダイオードと、ＭＩＭスタックと、を備える。これとは別の態様も提供される。
（もっと読む）

【課題】電極間絶縁膜に含有される窒素や炭素が塗布型素子分離絶縁膜を介してゲート絶縁膜直下の活性領域脇に拡散して固定電荷を発生し、デバイスの電気的特性に悪影響を及ぼすことを抑制する。
【解決手段】塗布型絶縁膜４ｂが素子分離溝３の内側に形成されている。塩素が５×１０^１８［ｃｍ^−３］以上含有されたシリコン酸化膜４ｃが塗布型絶縁膜４ｂ上を覆うように形成されている。このシリコン酸化膜４ｃが電極間絶縁膜７に含有される窒素や炭素の塗布型絶縁膜４ｂへの侵入を抑制する。 （もっと読む）

【課題】基板とゲート絶縁膜との界面近傍における窒素濃度を必要以上に高くすることなく、ゲート絶縁膜中の窒素濃度を高める。
【解決手段】電界効果トランジスタのゲート絶縁膜は、半導体基板に近い第１領域と、第１領域よりもゲート電極に近い第２領域とで窒素濃度のピークが異なっており、第１領域における窒素濃度のピークは、２．５atomic％〜１０atomic％であり、第２領域における窒素濃度のピークは、第１領域における窒素濃度のピークよりも高い。 （もっと読む）

【課題】優れた特性の強誘電体メモリを製造する方法を提供する。
【解決手段】本発明の強誘電体メモリの製造方法は、第１電極と第２電極との間に挟持された強誘電体膜を有する強誘電体メモリの製造方法である。基板上方に、イリジウム膜５１ａを形成する工程と、イリジウム膜５１ａ上に第１の白金膜５３１ａを形成する工程と、第１の白金膜５３１ａが形成された基板を酸素雰囲気で熱処理し、第１の白金膜５３１ａを通してイリジウム膜５１ａの表層に酸素を熱拡散させることでこの表層を酸化イリジウム層５２ａとし、第１の白金膜５３１ａと酸化イリジウム層５２ａを含むイリジウム膜５１ａとを有する第１電極５ａを形成する工程と、第１電極５ａ上に強誘電体膜６ａを形成する工程と、強誘電体膜６ａ上に第２電極７ａを形成する工程と、を有する。 （もっと読む）

【課題】金属酸化膜とその上下を挟む絶縁膜との相互拡散を抑制することにより、電荷蓄積膜に金属酸化膜を用いた不揮発性メモリセルの電荷保持特性を向上させることのできる技術を提供する。
【解決手段】メモリセルＭＣ１に備わる電荷保持用絶縁膜４を、半導体基板１のチャネル領域側から、ボトム絶縁膜４ａ、金属酸化膜からなる電荷蓄積膜４ｃ、およびトップ絶縁膜４ｅが順次形成された積層膜によって構成し、さらに、ボトム絶縁膜４ａに対してプラズマ窒化処理を行うことにより、ボトム絶縁膜４ａ中の上面側に、ピーク値を有して窒素濃度が１原子％以上の窒化領域４ｂを形成し、その窒化領域４ｂの厚さを０．５ｎｍ以上、１．５ｎｍ以下、窒素濃度のピーク値を５原子％以上、４０原子％以下、窒素濃度のピーク値の位置をボトム絶縁膜４ａの上面から２ｎｍ以内とすることにより、ボトム絶縁膜４ａと電荷蓄積層４ｃとの相互反応を抑制する。 （もっと読む）

【課題】ＮＯガスを処理ガスとして用いた酸窒化処理を行うに際して、当該酸窒化処理により所望の膜厚及び窒素濃度のシリコン酸窒化膜を得る。
【解決手段】酸窒化処理を行うに際して、処理ガスの不純物濃度を計測し、生成される酸窒化膜の膜厚又は酸窒化膜の窒素濃度が所定範囲内の値となるように、計測された不純物濃度に応じて当該酸窒化処理を行う。ここで、詳細には、処理ガス中の不純物濃度と膜厚又は窒素濃度との相関関係を予め計測し規定しておく。そして、当該相関関係に基づき、膜厚又は窒素濃度が所定範囲内の値となるように、計測された不純物濃度に応じて、具体的には酸窒化処理における処理圧力を調節設定して当該処理を行う。 （もっと読む）

【課題】 トンネル絶縁膜の薄膜化に頼らずとも、プログラム電圧の低減化を図れる不揮発性メモリセルを備えた半導体装置を提供すること。
【解決手段】 半導体装置は、主面を有するシリコン基板１と、シリコン基板１の主面上に設けられた不揮発性メモリセルとを備し、前記主面は、溝状構造が形成された領域１Ａを含み、前記不揮発性メモリセルは、領域１Ａ上に形成されたトンネル絶縁膜としての第１の絶縁膜と、前記第１の絶縁膜上に設けられた電荷蓄積層と、前記電荷蓄積層上に設けられた第２の絶縁膜と、前記第２の絶縁膜上に設けられた制御ゲート電極とを含む。 （もっと読む）

【課題】高電界領域でリーク電流が少ない高誘電率材料を提案する。
【解決手段】本発明の例に係る不揮発性半導体メモリ装置は、第１導電型の半導体領域１１と、半導体領域１１内で互いに離間して配置される第２導電型のソース・ドレイン領域１２と、ソース・ドレイン領域１２間のチャネル領域上に配置されるトンネル絶縁膜１３と、トンネル絶縁膜１３上に配置される浮遊ゲート電極１４と、浮遊ゲート電極１４上に配置される電極間絶縁膜１５と、電極間絶縁膜１５上に配置される制御ゲート電極１６，１７とを備え、電極間絶縁膜１５は、ランタノイド系金属Ｌｎ、アルミニウムＡｌ、及び、酸素Ｏを含み、ランタノイド系金属とアルミニウムの組成比Ｌｎ／（Ａｌ＋Ｌｎ）は、０．３３から０．３９までの範囲内の値をとる。 （もっと読む）

【課題】優れた電気特性を示す強誘電体キャパシタを形成する。
【解決手段】下部電極、第１，第２，第３の強誘電体膜および上部電極を順に形成する際（ステップＳ１〜Ｓ５）、第１，第３の強誘電体膜は、所定の元素を添加して、第２の強誘電体膜より薄く形成し、第２の強誘電体膜は、そのような元素を添加せずに形成する。これにより、元素添加による強誘電体キャパシタのスイッチング電荷量の低下を抑えつつ、その疲労特性やインプリント特性の向上、リーク電流の低減を図ることが可能になる。 （もっと読む）

【課題】 電極間絶縁膜のリーク電流や絶縁耐圧に関する問題を防止することが可能な半導体装置を提供する。
【解決手段】 素子形成領域１１を有する半導体基板１０と、素子形成領域上に形成されたトンネル絶縁膜１２と、トンネル絶縁膜上に形成された浮遊ゲート電極１８と、素子形成領域の側面、トンネル絶縁膜の側面及び浮遊ゲート電極の下部分の側面を覆う素子分離絶縁膜１６と、浮遊ゲート電極の上部分の上面及び側面を覆う電極間絶縁膜２０と、電極間絶縁膜上に形成された制御ゲート電極とを備え、浮遊ゲート電極の上部分の上面及び側面に平行な方向から見て、浮遊ゲート電極の上コーナー部は丸められている。 （もっと読む）