【課題】良好な強誘電体膜を形成する。
【解決手段】本発明の強誘電体メモリ素子の製造方法は、基板の上方に第１電極３３ａを形成する工程と、第１電極３３ａ上に、チタン膜３４１を形成する工程と、第１有機金属ガス及び第１酸素ガスを反応させることにより生成された生成物をチタン膜３４１上に成膜するとともに、この生成物とチタン膜３４１とを固溶させて、第１電極３３ａ上に第１強誘電体膜３４ａを形成する工程と、第１強誘電体膜３４ａの上方に第２電極３５ａを形成する工程と、を含む （もっと読む）

【課題】コンタクトプラグ上に直接形成される下地層の結晶配向性を良好にし、さらにこの下地層の平坦性をも良好にすることで、下部電極や強誘電体膜の結晶配向性の改善を図った強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。下地層の形成工程は、プラグ２０を含む層間絶縁膜２６上に、自己配向性を有する導電材料からなる導電層４１１を形成する工程と、導電層４１１を窒素雰囲気中で熱処理し、窒化導電層４１２とする工程と、窒化導電層４１２を、シリコン酸化膜研磨用のスラリーを用いたＣＭＰ法によって低研磨速度で平坦化処理し、プラグ２０を含む層間絶縁膜２６上を覆った状態の平坦化窒化チタン層４１とする工程と、を含む。 （もっと読む）

【課題】良好な強誘電体メモリ素子を製造する。
【解決手段】本発明の強誘電体メモリ素子の製造方法は、白金からなる表層３３２ａを含んだ第１電極３３ａを形成する工程と、第１電極３３ａの上方において、鉛を含有する第１有機金属ガスと、これを化学反応させるのに必要な量よりも少ない酸素ガスと、を供給しかつ化学反応させて、第１有機金属ガスの有機基の少なくとも一部を残した鉛化合物を生成するとともに、これを第１電極３３ａ上に成膜して不活性鉛層３４１ａを形成する工程と、不活性鉛層３４１ａ上において、強誘電体膜の金属成分を含有する第２有機金属ガスと、これを化学反応させるのに必要な量よりも多い酸素ガスと、を供給しかつ化学反応させてその生成物を第１電極３３ａの上方に成膜するとともに、この膜と不活性鉛層３４１ａとを固溶させて強誘電体膜を形成する工程と、を有する。 （もっと読む）

【課題】ＭＯＮＯＳ型のゲート電極を有するメモリセルと、通常のＭＯＳトランジスタの各ゲート電極を同時に加工できるようにする。
【解決手段】メモリセル領域のゲート電極Ｇは、シリコン基板１上にゲート絶縁膜４、トラップ膜５、ブロック膜６、電極膜７が積層されている。周辺回路領域のゲート電極ＧＰは、シリコン基板１上にゲート絶縁膜４、多結晶シリコン膜９、電極膜７が積層されている。また、多結晶シリコン膜９中には、下層側にシリコン窒化膜１０、上層側にシリコン酸化膜１１が直接接触しないように形成されている。ゲート一括加工時に、電極膜７をエッチングするときにシリコン酸化膜１１がストッパとなり、ブロック膜６加工時にシリコン窒化膜１０がストッパとなり、トラップ膜５加工時に多結晶シリコン膜９がストッパとなり、シリコン基板１がダメージを受けるのを防止できる。 （もっと読む）

【課題】一度の酸化処理でＯＮＯ膜の上側酸化膜を下側酸化膜よりも厚く形成することができるミラービットの半導体装置の製造方法を提供する。
【解決手段】基板１０上に第１酸化膜１１、この第１酸化膜１１よりも膜厚が薄い窒化膜１２、第１酸化膜１１よりも膜厚が薄い第２酸化膜１３、及びゲート電極１４を積層する工程と、第１酸化膜１１の端部及び第２酸化膜１３の端部を除去して窒化膜１２を一部露出する工程と、第１酸化膜１１が除去された基板１０上に第３酸化膜１５を形成すると同時に、窒化膜１２の露出部分を酸化して第４酸化膜１６を形成し且つゲート電極１４の周囲に第５酸化膜１７を形成して、第４酸化膜１６と第５酸化膜１７とが一体化した、第３酸化膜１５よりも厚い酸化膜を形成する工程と、第３酸化膜１５と第４酸化膜１６との間に電荷蓄積層１８ａを形成する工程と、をこの順に行う。 （もっと読む）

【課題】リーク電流を抑制することでデータの書込/消去の速度を向上する。
【解決手段】積層膜Ｓが、シリコン酸化膜７、シリコン窒化膜８、金属酸化物膜９の積層構造によって構成されており、当該積層膜Ｓが制御ゲート電極ＣＧとシリコン窒化膜６との間に介在して形成されている。 （もっと読む）

【課題】電荷注入効率及び電荷保持特性が高い不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】チャネル形成領域と、電荷保持層と、前記チャネル形成領域と前記電荷保持層との間に設けられ、表面に第１の窒素含有層を有するシリコン粒を含むトンネル絶縁膜と、を備えたことを特徴とする不揮発性半導体記憶装置が提供される。 （もっと読む）

【課題】 各種半導体装置の製造過程で、プラズマ窒化処理によって形成された窒素含有層を不必要な部位に残存させない半導体装置の製造方法を提供する。
【解決手段】 プラズマ窒化処理工程の後に、選択エッチング処理工程を設け、電極層１０７に形成された窒化珪素膜１０９を残しつつ、素子分離膜１０３および絶縁膜１０５の表面に形成された窒化酸化珪素膜１１１を除去する。選択エッチング工程により、素子分離膜１０３および絶縁膜１０５の表面に形成された窒化酸化珪素膜１１１が除去される。 （もっと読む）

【課題】コンタクトホールの開口が容易であり、歩留まりが改善され、キャパシタ特性が向上した強誘電体メモリ等の半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に層間絶縁膜６を形成する工程と、層間絶縁膜６を貫通し半導体基板表面を露出する第１のホール及び第２のホールを形成する工程と、第１のホール及び第２のホールにそれぞれ導電膜を埋め込んで第１のプラグ１０及び第２のプラグ１０を形成する工程と、層間絶縁膜６上に第１のプラグ１０と接続し、順に積層された導電性バリア膜、下部電極、誘電体膜、及び上部電極を有するキャパシタＣを形成する工程と、キャパシタＣ、層間絶縁膜６、及び第２のプラグ１０を覆うように少なくとも１つのＡｌＯＮ層を有する水素バリア膜２０を形成する工程と、を備える。 （もっと読む）

【課題】ＭＯＮＯＳ型不揮発性記憶装置を含む、高い性能を有する半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、ＭＯＮＯＳ型不揮発性記憶セルの第１のトランジスタと、記憶セルを制御または駆動するための第２のトランジスタを含む。第１のトランジスタは、ソースドレイン領域１２，１３，１８，１９と，ゲート絶縁層２２ａ’と、ゲート電荷蓄積層２２ｂ’と、第２のゲート絶縁層２２ｃ’と、ゲート導電層１４’と、絶縁層１６，１７、とを有する。ゲート絶縁層２２ａ’は、ソースドレイン領域の一部１２，１３の上に形成された下層６０と、下層６０の一部である中心部の上に形成された上層６１とを有する。第２のトランジスタの第２のソースドレイン領域１２，１３，１８，１９を形成するために用いられたレジストを洗浄除去するときに、下層６０と上層６１とに区別された。 （もっと読む）

【課題】耐圧が改善され、信頼性が向上した不揮発性半導体メモリ及びその製造方法を与える。
【解決手段】半導体記憶装置は、半導体基板１１上に形成され、オキシナイトライド化された第１ゲート絶縁膜１４ａを含む第１トランジスタと、半導体基板１１上に形成された第２ゲート絶縁膜１４ｂと、第２ゲート絶縁膜１４ｂ上の少なくとも一部に形成されたバリア膜２０を含む第２トランジスタとを備え、前記第２ゲート絶縁膜は、前記第１ゲート絶縁膜より窒素原子濃度が低いことを特徴とする。 （もっと読む）

【課題】 ディスターブを防止する半導体装置等を提供する。
【解決手段】 半導体装置は、少なくとも１つの不揮発性記憶セルの少なくとも１つのトランジスタを含む。前記少なくとも１つの不揮発性記憶セルの前記少なくとも１つのトランジスタは、第１のゲート絶縁層（２２ａ’）と、前記第１のゲート絶縁層（２２ａ’）の上に形成された電荷蓄積能力を有するゲート電荷蓄積層（２２ｂ’）と、前記ゲート電荷蓄積層（２２ｂ’）の上に形成された第２のゲート絶縁層（２２ｃ’）とを有する。前記ゲート電荷蓄積層（２２ｂ’）の一部（３１）の第１の電荷蓄積能力は、前記ゲート電荷蓄積層（２２ｂ’）の残部（３２）の第２の電荷蓄積能力より低い。前記ゲート電荷蓄積層（２２ｂ’）の前記一部（３１）の前記第１電荷蓄積能力は、フッ素系ガスおよび／または水素系ガスを用いるイオン注入によって低下している。 （もっと読む）

【課題】半導体基板の垂直方向より水平方向により厚くシリコン酸化膜又はシリコン窒化膜が形成される異方性酸化又は異方性窒化を行う半導体装置の製造方法を提供する。
【解決手段】半導体基板１の表面に、側壁部及び底部を有する素子分離溝を形成する工程と、マイクロ波、高周波、又は電子サイクロトロンのいずれかによって発生したプラズマに含まれる酸化性イオン、又はプラズマに含まれる窒化性イオンを、半導体基板１に所定電圧を印加して素子分離溝の側壁部及び素子分離溝の底部に供給し、素子分離溝の側壁部及び素子分離溝の底部に対して異方性酸化を行う、又は異方性窒化を行う工程とを備えることを特徴とする。 （もっと読む）

【課題】疲労特性を向上させた強誘電体メモリ素子を低コストで製造する。
【解決手段】本発明の強誘電体メモリ素子の製造方法は、基板の上方に第１電極３３ａを形成する工程と、第１電極３３ａ上に、結晶構造がペロブスカイト型の強誘電体膜３４ａを形成する工程と、強誘電体膜３４ａ上に第２電極３５ａを形成する工程と、を含む。第２電極３５ａを形成する工程は、イリジウム、ルテニウム、及びこれらの合金のうちいずれか一つからなる電極膜３５５ａを強誘電体膜３４ａに当接させて形成する処理と、電極膜３５５ａを熱酸化して酸化物電極膜３５１ａを形成する処理と、を含む。 （もっと読む）

【課題】 耐湿（耐水分、耐水素）性の優れた強誘電体膜を有するキャパシタのパッド構造を備え、パッドに傷が生じても、水素、水分に対する耐性を回復することのできる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】 半導体基板の上方に電極間に挟まれた強誘電体膜を備えたキャパシタを形成する工程と、半導体基板の上方にキャパシタの電極と電気的に接続されるパッド電極を形成する工程と、半導体基板の上方にパッド電極を保護する保護膜を形成する工程と、保護膜にパッド電極の少なくとも一部が露出する開口部を形成する工程と、パッド電極の表面に測定端子を当てる工程と、測定端子を当てたパッド電極の表面をエッチングする工程と、保護膜とパッド電極の開口部を覆う水素吸蔵膜を形成する工程と、を含む。 （もっと読む）

【課題】 メモリセルトランジスタの制御ゲート電極として金属シリサイド電極を用いても選択トランジスタメモリの特性劣化を抑制できる半導体装置を提供すること。
【解決手段】 選択トランジスタは、半導体基板１１上に設けられたゲート絶縁膜１２ｂと、ゲート絶縁膜１３ｂ上に設けられたポリシリコンゲート電極１３ｂ,１９ｂと、ポリシリコンゲート電極１３ｂ上に設けられ、金属の拡散に対してバリアとなる導電性バリア層３０と、導電性バリア層３０上に設けられたシリサイドゲート電極２５ｂとを備えている。 （もっと読む）

【課題】欠陥が生成されにくい高品質な絶縁膜を得ることを可能にするとともにリーク電流を低減することを可能にする。
【解決手段】絶縁層２上にアモルファスシリコン層を形成するステップと、アモルファスシリコン層に酸素を導入するステップと、酸素が導入されたアモルファスシリコン層を窒化し、シリコン酸窒化層３を形成するステップと、を備えている。 （もっと読む）

【課題】メモリセル領域とその周辺回路領域とを含んで構成される半導体装置において、メモリを構成するＭＯＳＦＥＴのしきい値のばらつきを小さくできる半導体装置を提供する。
【解決手段】それぞれＭＯＳＦＥＴを有してなる複数のメモリセルが形成されたメモリセル領域とＭＯＳＦＥＴを回路が形成された周辺回路領域を備えた半導体装置において、メモリセル領域のＭＯＳＦＥＴは、周辺回路領域の少なくとも一部のＭＯＳＦＥＴとは異なるゲート構造を有し、ゲート絶縁膜及びゲート電極のうちの少なくとも一方の組成が一部のＭＯＳＦＥＴとは異なる。 （もっと読む）

【課題】隣接するメモリセル間の干渉に起因するメモリセルの誤動作を回避する半導体装置の製造方法を提供する。
【解決手段】本発明の例に関わる半導体装置の製造方法は、半導体基板上に、トンネル絶縁膜を挟んで、上部及びチャネル幅方向の側部の一部が露出する複数の浮遊ゲート電極１０ａを形成する工程と、浮遊ゲート電極１０３ａの露出表層部を化学反応させて、電極間絶縁膜の最下層となる第１の絶縁膜１０９ａを浮遊ゲート電極１０３ａ上に形成するのと同時に、浮遊ゲート電極１０３ａの上部のチャネル幅方向の幅を、浮遊ゲート電極１０３ａの下部のチャネル幅方向の幅よりも狭くする工程と、電極間絶縁膜１０９ａ上に互いに対向する浮遊ゲート電極１０３ａの間に一部が埋め込まれている制御ゲート電極を形成する工程と、を具備する。 （もっと読む）

【課題】信頼性が高い不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】シリコン基板２上に、それぞれ複数の絶縁膜３及び電極膜４を交互に積層して積層体５を形成する。次に、積層体５に積層方向に延びる貫通ホール７を形成する。次に、選択窒化処理を施し、貫通ホール７の内面のうち電極膜４に相当する領域に、窒化シリコンからなるチャージ層１２を選択的に形成する。次に、高圧酸化処理を行い、チャージ層１２と電極膜４との間に、酸化シリコンからなるブロック層１３を形成する。次に、貫通ホール７の内側面上に、酸化シリコンからなるトンネル層１１を形成する。これにより、チャージ層１２が電極膜４ごとに分断されたフラッシュメモリ１が製造される。 （もっと読む）