【課題】 プラズマドーピングと活性化アニールを同時に実施する場合にも、不純物の外方拡散によるシリコン基板表面、またはポリシリコン電極表面の濃度低下を防止する。
【解決手段】 被処理基板であるシリコン基板、または被処理基板に形成されているポリシリコン膜の表面に窒化膜１４を形成する工程と、前記被処理基板を７００℃以上に加熱して燐元素を含むガスによりプラズマ放電して前記窒化膜を突き抜けて前記シリコン基板、または前記ポリシリコン膜に燐ドーピング処理を行う工程を実行する。 （もっと読む）

【課題】フローティングゲート電極の充電容量を確保することが可能なフラッシュメモリ素子の製造方法を提供する。
【解決手段】本発明のフラッシュメモリ素子の誘電体膜形成方法は、半導体基板上にドーフトポリシリコン膜のフローティングゲート電極を形成し、前記ドフートポリシリコン膜上にＨＳＧ(Hemi Spherical Grain)形状のポリシリコン層を形成する段階と、前記ＨＳＧ形状のポリシリコン層を形成した後、窒化処理工程を行う段階と、前記窒化処理工程済みの結果物上にＡｌ_２Ｏ_３膜を形成する段階と、前記形成されたＡｌ_２Ｏ_３膜上にコントロールゲート電極を形成する段階とを含む。 （もっと読む）

【課題】 プロセスの手間のかからないＤＲＡＭセルを形成できるようにする。
【解決手段】 トレンチ４の内面にトレンチ面絶縁膜２１を等方的に形成する。次に、トレンチ面絶縁膜２１上のトレンチ４の内側壁上部についてプラズマ酸化（ラジカル酸化）により表層側絶縁膜２２を形成する。その後、これらの絶縁膜２１および２２の内側に電極層７を埋込み形成する。 （もっと読む）

【課題】 フローティングゲートとコントロールゲート間の層間絶縁膜をエッチングする際に下地の絶縁膜がエッチングされることに起因するデバイス特性劣化を防止することができる不揮発性半導体記憶装置を提供する。
【解決手段】 半導体基板１と、ゲート絶縁膜２と、半導体基板１の主表面の法線と成す角度θが０度より大きく４５度以下となるように傾斜する側面を含み、上方に向かうに従って幅寸法が漸次狭くなるように形成された複数のフローティングゲート８ａ〜８ｃと、フローティングゲート８ａ〜８ｃ間に形成された絶縁膜３０と、層間絶縁膜９と、コントロールゲートとを備え、絶縁膜３０上でフローティングゲート８ａ〜８ｃが分断され、層間絶縁膜９の厚みをＴとした場合に絶縁膜３０の厚みが、Ｔ/ｓｉｎθ以上である。 （もっと読む）

【課題】隣接するメモリセル間の干渉に起因するメモリセルの誤動作を回避する半導体装置およびその製造方法を提供する。
【解決手段】本発明の一形態の半導体装置は、複数のメモリセルを備えた半導体装置であって、半導体基板（１）上にトンネル絶縁膜（２）を挟んで設けられ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短い複数の浮遊ゲート電極（３）と、前記浮遊ゲート電極上に設けられた電極間絶縁膜（５）と、前記浮遊ゲート電極上に前記電極間絶縁膜を挟んで設けられ、互いに対向する前記浮遊ゲート電極の間に一部が埋め込まれている制御ゲート電極（６）と、を備える。 （もっと読む）

【課題】 トランジスタがトレンチ型キャパシタと充分に低いコンタクト抵抗で接続され、尚かつ、トランジスタの短チャネル効果を抑制した半導体装置を提供する。
【解決手段】 半導体装置は、トレンチ型キャパシタＣＡＰおよび該トレンチ型キャパシタに接続されたトランジスタＴＲＮからなるメモリセルを含み、半導体基板１０と、半導体基板の表面に形成されたトレンチＴＲＥと、トレンチの側壁の一部に形成された第１の絶縁膜ＩＮＳ１０と、前記第1の絶縁膜と前記トレンチの上端との間の側壁に形成され、第１の絶縁膜よりも厚みの薄い第２の絶縁膜ＩＮＳ２０と、トレンチ内部に充填されトレンチ型キャパシタの一方の電極として作用する第１の導電体ＥＬＣと、半導体基板の表面に形成され、トランジスタの電極と第１の導電体とを電気的に接続する第２の導電体ＣＯＮとを備えている。 （もっと読む）

窒素元素をその化学式中に含むガスをプラズマ放電することにより活性化した活性種を使用して半導体装置のシリコンを含む電極を窒化処理することで、膜厚が３０Å以上のキャパシタ絶縁膜としての窒化膜を形成する半導体装置の製造方法が開示されている。
（もっと読む）

【課題】ＳＴＩ工程を適用する素子分離膜の形成に関し、トレンチの上部コーナー部位でトンネル酸化膜が薄く形成される現象を防いだフラッシュメモリ素子製造方法の提供。
【解決手段】半導体基板１０上に形成したスクリーン酸化膜１１とパッド窒化膜１２をパターニングし、２層の膜の側壁にスペーサ1４ａを形成する。その後、前記半導体基板１０に対して酸化工程を行い、露出する前記半導体基板１０の上部と前記スペーサ1４ａの下部に表面酸化膜１５を形成してトレンチエッチング工程を行い、前記半導体基板１０にトレンチを形成する。前記トレンチが埋められるように素子分離膜用絶縁膜を形成し、前記パッド窒化膜１２を除去し、前記スペーサ１４ａおよび前記スクリーン酸化膜１１を除去すると共に、前記素子分離膜用絶縁膜の一部をエッチングして素子分離膜を形成した後、前記素子分離膜を含む全体の構造の上部に酸化工程を行い、トンネル酸化膜を形成する。 （もっと読む）

【課題】良好な特性が得られる微粒子含有体と、比較的少ない手間で良好な特性の微粒子含有体を製造できる微粒子含有体の製造方法を提供すること。
【解決手段】シリコン基板１００の表面に、膜厚が約５０ｎｍのシリコン酸化膜１１０を熱酸化によって形成する。シリコン酸化膜１１０中に、約３０ｋｅＶの注入エネルギーで、負イオン注入法によって銀を注入する。銀が注入されたシリコン酸化膜１１０を、２００℃よりも高く、かつ、銀の融点未満の温度で熱処理して、銀微粒子を形成する。酸化雰囲気中で熱処理をして、微粒子の表面部分を酸化して、被覆層としての酸化銀１４０を形成する。ナノメートルサイズの複数の微粒子１３０および被覆層１４０を、少ない工程で形成する。 （もっと読む）

【課題】 漏れ電流を減少させた誘電体層を備えるキャパシタ及びその製造方法を提供する。
【解決手段】 シリコン基板と、下部電極と、下部電極上に形成された誘電体層と、誘電体層上に形成された上部電極と、を備えるキャパシタにおいて、誘電体層は、遷移金属及びランタン系物質の複合酸化物を含む物質で形成される。これにより、遷移金属酸化物を含むキャパシタの漏れ電流を大きく減少させうる。 （もっと読む）

改良型の新規デバイス及び磁性素子（１００）の形成方法に関し、特に、後続層のナノ結晶成長のシード層となる、結晶構造が不規則配列化されたシード層（１２０）及び／テンプレート層（１２２）を備える磁性素子に関するものであり、この磁性素子は固着化層（１２４）、固着層（１２５）、及び固定層（１２６）を含む。
（もっと読む）

【課題】キャパシタの製造プロセスにおいて、高誘電体金属酸化膜をシリコン層上に成膜した後、窒素を添加する際に、窒素が高誘電体金属酸化膜を通り抜け、シリコン層の界面に到達してシリコンナイトライド（ＳｉＮ）層が形成されることがないようにする。
【解決手段】シリコン層（第１電極１２）上に１層目の高誘電体金属酸化膜１２１−１を形成する。この高誘電体金属酸化膜１２１−１を、窒化処理により高誘電体金属酸窒化膜２１−１に変換した後、アニーリング処理を行い、緻密化する。高誘電体金属酸窒化膜２１−１上に２層目の高誘電体金属酸窒化膜１２１−２を形成した後、窒化処理により高誘電体金属酸窒化膜２１−２に変換する。このとき、窒素が１層目の高誘電体金属酸窒化膜２１−１を突き抜けてシリコン層（第１電極１２）の表面に到達することがなく、ＳｉＮ層がシリコン層の界面に形成されることがなくなる。 （もっと読む）

【課題】トンネル絶縁膜中の電荷トラップ発生量またはリーク電流発生量を低減できる不揮発性メモリセルの製造方法を実現すること。
【解決手段】不揮発性メモリセルの製造方法は、シリコン基板１と、シリコン基板１の表面に設けられ、素子分離溝２を含む素子分離領域と、シリコン基板１上に設けられた不揮発性メモリセルであって、トンネル絶縁膜４と、浮遊ゲート電極５と、制御ゲート電極７と、電極間絶縁膜８とを含む不揮発性メモリセルとを具備してなる半導体装置の製造方法であって、シリコン基板１上にトンネル絶縁膜４となる絶縁膜、浮遊ゲート電極５となる半導体膜を順次形成する工程と、前記半導体膜、前記絶縁膜およびシリコン基板１をエッチングして、素子分離溝２を形成する工程と、水蒸気雰囲気中で、浮遊ゲート電極５、トンネル絶縁膜４およびシリコン基板１をアニールする工程とを有する。 （もっと読む）

【課題】 基板と隣接する界面部位における窒素濃度を減少させた複合誘電膜を前記基板上に形成する方法を提供すること。
【解決手段】 半導体基板上に高誘電率物質から構成される第１誘電膜とシリコンを含む予備誘電膜を形成する。前記予備誘電膜を選択的にプラズマ窒化処理して前記予備誘電膜から窒素を含む第２誘電膜を修得する。前記プラズマ窒化処理を行う期間、窒素はイオンエネルギーによって前記第１誘電膜よりは前記予備誘電膜に含まれたシリコンと結合するので、前記半導体基板と前記複合誘電膜との間の界面部位にて窒素濃度を減少させることができる。 （もっと読む）

【課題】 不揮発性メモリ素子のトンネリング絶縁膜を形成する方法を提供する。
【解決手段】 フォトリソグラフィ工程の現状の解像度を凌駕してトンネリング絶縁膜を形成する方法であって、基板上に第１の絶縁膜及び第２の絶縁膜を形成する工程と、リフロー可能な物質膜パターンを形成した後、これをリフローさせる工程と、第２の絶縁膜及び第１の絶縁膜を除去して基板を露出させる工程と、トンネリング絶縁膜を形成する工程と、を含む。これにより、フォトリソグラフィ工程の解像度による寸法よりもさらに狭い寸法を有するトンネリング絶縁膜を形成することができ、これによるプログラム及び消去効率を低減させることなくメモリ素子の高集積度を達成することができる。 （もっと読む）

【課題】大容量でリーク電流が少なく、経時的絶縁破壊（ＴＤＤＢ）寿命の長いキャパシタおよびその製造方法の提供。
【解決手段】本キャパシタは、半導体基板１上の層間絶縁膜３に開口部４ａが形成され、開口部４ａの内壁に、表面凹凸部を有する多結晶シリコンからなる下部電極５が形成され、下部電極５の表面凹凸部の上にケミカル酸化膜７が形成され、ケミカル酸化膜７を窒化処理により改質した酸窒化シリコン膜８が形成され、酸窒化シリコン膜８上に金属酸化膜からなる容量絶縁膜９が形成され、容量絶縁膜９上に上部電極１０が形成されている。 （もっと読む）

【課題】 セルフアライン形成技術によりセルフアライン形成領域の絶縁膜に形成されたコンタクトホールの径に比較してさらに開孔幅の大きな穴部を絶縁膜の上部に形成するためセルフアライン形成領域を再度エッチング処理する必要があったとしても、セルフアライン形成領域内のセルフアラインマスク膜に悪影響が及ぼされることなく、さらにセルフアライン形成領域に対して複数回に分けて接続配線を埋込み形成する必要をなくす。
【解決手段】 領域ＣＢ２に対して第１のコンタクトホール１６を形成した後、フォトレジスト３８、塗布型酸化膜３９、フォトレジスト４０の３層構造の多層レジスト構造４１を形成し、第５のシリコン酸化膜２３の上部に穴部２４および２５を形成する。 （もっと読む）

【課題】ガスをウエハ面内およびウエハ相互間において均一に接触させる。
【解決手段】ウエハ１群を保持したボート２５を収容して処理する処理室３２を形成したプロセスチューブ３１と、処理室３２に処理ガス６１を供給するガス供給管３５と、処理室３２を排気する排気管３６と、処理室３２の内周面に敷設されてプラズマ室４０を形成した隔壁４１と、隔壁４１に開設された吹出口４２とを備えたバッチ式リモートプラズマＣＶＤ装置において、ガス供給管側流通口５３と排気管側流通口５４とを有する一対の仕切板５２、５２を処理室３２にボート２５と同心円に設置し、排気管側流通口５４は縦に細長い逆台形に形成する。吹出口から吹き出したガスはガス供給管側流通口から両仕切板内に流れ込んで排気管側流通口から均等に排気することで、両仕切板内全体に均等に行き渡るので、ガスはウエハ面内およびウエハ相互間に均一に接触する。
（もっと読む）

【課題】 トンネル絶縁膜を欠陥が生成されにくい高品質な絶縁膜にすることができ、書き込み・消去電圧を低減して、素子特性や信頼性の向上をはかる。
【解決手段】 第１導電型の半導体基板１１の主面上に第１のゲート絶縁膜１３を介して選択的に形成されたフローティングゲート電極１４と、フローティングゲート電極１４上に第２のゲート絶縁膜１５を介して形成されたコントロールゲート電極１６と、各ゲート電極に対応して基板１１の主面に形成された第２導電型のソース・ドレイン領域１８とを具備してなる不揮発性半導体メモリ装置であって、第１のゲート絶縁膜１３は、シリコン窒化膜１３ａをシリコン酸化膜１３ｂ，１３ｃで挟んで形成された３層構造であり、且つシリコン窒化膜１３ａは三配位の窒素結合となっている。 （もっと読む）