【課題】本発明は、埋込みビットラインの抵抗を減少させ高速動作に有利な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、ハードマスク膜をバリアとして半導体基板をエッチングし、複数の活性領域を画定するトレンチを形成するステップと、ハードマスク膜が突出部となるように前記トレンチ内部を一部ギャップフィルするギャップフィル膜を形成するステップと、突出部の両側側壁を覆うスペーサを形成するステップと、ドープドエッチング障壁膜をエッチングバリアとしてスペーサのうち何れか１つのスペーサを除去するステップと、残留するスペーサをエッチングバリアとして前記ギャップフィル膜をエッチングし、活性領域の一側側壁を露出させる側壁トレンチを形成するステップと、を含む。 （もっと読む）

【課題】低抵抗の下層と高抵抗の上層とを含む下部電極を有する相変化メモリ素子を提供する。
【解決手段】本発明による相変化メモリ素子は、下部電極、相変化物質パターン及び上部電極を含む。相変化物質パターンは下部電極に電気的に接続され、上部電極は相変化物質パターンに電気的に接続される。下部電極は、金属半導体化合物を含む第１構造物、第１構造物上に形成され、金属窒化物を含み下部が上部よりも大きい幅を有する第２構造物及びＸ元素を含有する金属窒化物を含み、第２構造物上に形成された第３構造物を含む。このとき、Ｘ元素は、シリコン（Ｓｉ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、酸素（Ｏ）または炭素（Ｃ）のうちの１つまたは２つ以上を含む。 （もっと読む）

【課題】 シリコン表面とシリコン化合物層とが露出した被処理体に対して、選択的にシリコンを高い窒化レートと高い窒素ドーズ量でプラズマ窒化処理する方法を提供する。
【解決手段】 選択的プラズマ窒化処理は、処理圧力を６６．７Ｐａ以上６６７Ｐａ以下の範囲内に設定し、載置台２の電極４２に高周波電源４４から被処理体の面積当り０．１Ｗ／ｃｍ^２以上１．２Ｗ／ｃｍ^２以下の高周波電力を供給して行う。この高周波電力によってウエハＷへバイアス電圧が印加され、高いＳｉ／ＳｉＯ_２選択比が得られる。 （もっと読む）

【課題】 膜中の炭素、水素、窒素、塩素等の不純物濃度が極めて低い絶縁膜を低温で形成する。
【解決手段】 基板を収容した処理容器内に所定元素を含む原料ガスを供給することで、基板上に所定元素含有層を形成する工程と、処理容器内に窒素を含むガスを活性化して供給することで、所定元素含有層を窒化層に変化させる工程と、大気圧よりも低い圧力に設定された処理容器内に酸素を含むガスと水素を含むガスとを活性化して供給することで、窒化層を酸化層または酸窒化層に変化させる工程と、を１サイクルとして、このサイクルを複数回繰り返すことで、基板上に所定膜厚の酸化膜または酸窒化膜を形成する工程を有する。 （もっと読む）

【課題】所望の等価酸化膜厚（ＥＯＴ）及びリーク電流特性を有するキャパシタを備えた半導体記憶装置を提供する。
【解決手段】第１の電極と容量絶縁膜と第２の電極からなるキャパシタを備えた半導体記憶装置において、この容量絶縁膜は、金属酸化物結晶化膜からなる第１の誘電体膜と、第１の誘電体膜上の窒素含有アモルファス金属酸化物からなる第２の誘電体膜と、第２の誘電体膜上の金属酸化物結晶化膜からなる第３の誘電体膜を含む。 （もっと読む）

【課題】階層が異なる電極層間での特性ばらつきを抑制する半導体装置の製造方法及び半導体装置を提供する。
【解決手段】本発明の半導体装置の製造方法は、絶縁層１５と電極層ＷＬとを交互に複数積層する工程と、絶縁層１５と電極層ＷＬとの積層体を貫通するメモリホール１８を形成する工程と、メモリホール１８の内壁に導電膜３１を形成する工程と、導電膜３１に対して異方性エッチングを行い、メモリホール１８の側壁に導電膜３１を選択的に残す工程と、熱処理を行い、導電膜３１を絶縁物に変質させる工程と、電極層ＷＬを覆う絶縁物を除去し、メモリホール１８内に電極層ＷＬを露出させる工程と、を備えた。 （もっと読む）

【課題】浮遊ゲート電極を有するメモリセルの高集積化を実現する半導体装置の製造方法を提供する。
【解決手段】半導体層１１の表面にトンネル絶縁膜１２を介してシリコンを含む第１の導電体層を形成する工程と、第１の導電体層の表面から半導体層１１に至る分離溝９を形成し、第１の導電体層が所定幅で分離された、浮遊ゲート電極となる複数の導電板１３ｂを形成する工程と、導電板１３ｂ側面の中間部まで、分離溝９を素子間絶縁膜１５で埋め込む工程と、複数の導電板１３ｂの間隔を所定幅と同等以上の幅に維持しながら、導電板１３ｂの露出面にシリコン窒化膜１６ａを形成する工程と、制御ゲート電極１９ａとなる第２の導電体層を形成して分離溝９の上部を埋め込む工程と、を備え、シリコン窒化膜１６ａは、窒素元素を含む原料ガスを励起させて生成する窒素ラジカルによって、導電板１３ｂに含まれるシリコンを窒化して形成される。 （もっと読む）

【課題】動作電圧が低い半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置の抵抗可変素子を作製する際に、タングステンからなる導電膜３１上にチタンシリコン窒化物からなる非晶質膜３２を堆積させ、その上にチタン窒化物からなる多結晶導電膜３３を堆積させることにより、下部電極２５を形成する。次に、ニッケル酸化物からなる抵抗可変膜２６を堆積させ、その後加熱処理を行い、多結晶導電膜３３の結晶を成長させると共に、多結晶導電膜３３に含まれるチタンと抵抗可変膜２６に含まれる酸素とを反応させる。これにより、多結晶導電膜３３の結晶粒が不均一に成長して突起３４が形成されると共に、酸化膜３５が形成されることにより、抵抗可変膜２６の下層部分２６ａに酸素欠損が生成される。 （もっと読む）

ここに、半導体装置の形成方法が提供された。ある実施の形態において、半導体装置の形成方法は、酸化物表面とシリコン表面とを有する基板を用意し、酸化物表面およびシリコン表面の双方の露出面に窒素含有層を形成し、酸化物表面上から窒素含有層を選択的に除去することによって窒素含有層を酸化する工程を有する。別の実施の形態において、シリコン特徴部上に形成された窒素含有層の残余部分上に酸化物層が形成される。また、ある実施の形態において、酸化物表面が半導体装置の１つまたはそれ以上のフローティングゲートに隣接して配置されている浅いトレンチ分離領域（ＳＴＩ）の露出した表面である。ある実施の形態において、シリコン表面は、半導体装置のシリコンまたはポリシリコンのフローティングゲートの露出面である。
（もっと読む）

【課題】アニール時の酸化剤の拡散によるゲート電極の酸化を抑制する。
【解決手段】半導体基板の活性領域にゲートトレンチを形成する工程と、前記半導体基板の活性領域上及びゲートトレンチ内にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の前記ゲートトレンチの開口縁近傍における窒素濃度が、前記ゲートトレンチの底部近傍における窒素濃度よりも高濃度となるように、プラズマ窒化処理によって前記ゲート絶縁膜に窒素を導入する窒化工程と、前記ゲートトレンチを埋めて前記ゲート絶縁膜を覆うようにゲート電極層を積層してから、前記ゲート電極層をエッチングによりパターニングしてゲート電極を形成するゲート電極形成工程と、前記ゲート電極層のエッチングによって露出した前記活性領域をアニールするアニール工程と、を具備してなることを特徴とする半導体装置の製造方法を採用する。 （もっと読む）

【課題】微細化に適した構造を有する不揮発性半導体記憶装置を提供する。
【解決手段】半導体基板１１の内面１１ｂのうちの底面１１ｃに沿って半導体基板１１の中に形成された第２導電型の第１不純物拡散層１２と、側面１１ｄに沿って半導体基板１１の主面１１ａに形成された第２導電型の第２不純物拡散層１３と、内面１１ｂに形成された第１絶縁膜１４を介して側面１１ｄに形成され、底面１１ｃから主面１１ａに至る第１ゲート電極１５と、第２絶縁膜１６を介して第１ゲート電極１５上に形成され、底面１１ｃから主面１１ａに至る第２ゲート電極１７と、を有するメモリトランジスタ１８を具備し、側面１１ｄのうちの第１不純物拡散層１２側の第１側面１１ｄ１と第２不純物拡散層１３側の第２側面１１ｄ２とが異なる平面上にあり、且つ側面１１ｄに沿って形成されるメチャネル１９の深さ方向において第２側面１１ｄ２が第１側面１１ｄ１より深い位置にある。 （もっと読む）

【課題】ビット線とシリコンピラーとを接続するための開口部の形成を容易化する。
【解決手段】半導体記憶装置１０は、マトリクス状に配置され、それぞれの側壁にゲート絶縁膜１２を介してゲート電極１３が形成され、かつそれぞれの上端が記憶素子と電気的に接続される多数のシリコンピラー１１と、各シリコンピラー１１の間を互いに直交する方向に配線されたビット線ＢＬ及びワード線ＷＬとを備える。ビット線ＢＬは、両側のシリコンピラー１１の下端と、１行おきに電気的に接続し、ワード線ＷＬは、両側のシリコンピラー側壁にそれぞれ形成されたゲート電極１３と、１列おきに電気的に接続する。 （もっと読む）

【課題】 メモリセルトランジスタの高密度化が可能な不揮発性半導体記憶装置及びその
製造方法を提供する。
【解決手段】 本発明では半導体基板１上のトンネル絶縁膜２と、トンネル絶縁膜上に形
成された第１の浮遊ゲート電極３ａ及び第１の浮遊ゲート電極上に形成され第１の浮遊ゲ
ート電極よりもチャネル幅方向の幅が短い第２の浮遊ゲート電極３ｂを有する浮遊ゲート
電極３と、第１の浮遊ゲート電極及びトンネル絶縁膜のチャネル幅方向の側面と接触して
第１の浮遊ゲート電極上面と同じ高さまで上面が突出しかつ下部が前記半導体基板に埋め
込まれた素子分離絶縁膜４と、浮遊ゲート電極の上面及びチャネル幅方向の側面並びに素
子分離絶縁膜の上面を連続して覆い浮遊ゲート電極との界面における窒素濃度が素子分離
絶縁膜との界面における窒素濃度より高い電極間絶縁膜５と、電極間絶縁膜上に形成され
た制御ゲート電極６とを有する不揮発性半導体記憶装置が得られる。 （もっと読む）

【課題】 膜の評価方法及び強誘電体メモリの製造方法に関し、表面に凹凸の多い薄膜の膜厚等をＸ線反射率法により精度良く測定する。
【解決手段】 膜を構成する結晶粒の平均粒径が２００ｎｍ以上、或いは、平均粒径が２００ｎｍ以上の結晶粒同士の一部が融合した融合結晶粒を含む被膜を被測定膜の表面に成膜する工程と、前記被膜及び前記被測定膜にＸ線を照射する工程と、前記被膜及び前記被測定膜から反射したＸ線の強度を測定してＸ線反射率法によって前記被測定膜の少なくとも膜厚を測定する工程とを設ける。 （もっと読む）

【課題】スプリットゲート型メモリセル構造を採用し、電荷蓄積層として窒化膜を用いる不揮発性メモリを有する半導体装置において電気的特性を向上させる。
【解決手段】半導体基板1Subの主面にｎ型の半導体領域６を形成した後、その上にスプリットゲート型のメモリセルのメモリゲート電極ＭＧおよび電荷蓄積層ＣＳＬを形成する。続いて、そのメモリゲート電極ＭＧの側面にサイドウォール８を形成した後、半導体基板１Subの主面上にフォトレジストパターンＰＲ２を形成する。その後、フォトレジストパターンＰＲ２をエッチングマスクとして、半導体基板１Subの主面の一部をエッチングにより除去して窪み１３を形成する。この窪み１３の形成領域では上記ｎ型の半導体領域６が除去される。その後、その窪み１３の形成領域にメモリセル選択用のｎＭＩＳのチャネル形成用のｐ型の半導体領域を形成する。 （もっと読む）

【課題】電荷蓄積層の膜厚を大きくすることなく、電荷蓄積層に電荷をより効率的に捕獲することができる不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】トンネル絶縁膜３０ｔ、電荷蓄積層ＣＳ１、ブロック絶縁膜５０およびゲート電極６０は、半導体基板２０の上において第１のソース・ドレイン領域２１および第２のソース・ドレイン領域２２の間に順に設けられている。電荷蓄積層ＣＳ１は第１の層４０ｔおよび第２の層３０ｎ、４０ｎを有する。第１の層４０ｔは第１の窒素原子濃度を有する。第２の層３０ｎ、４０ｎは、第１の窒素原子濃度よりも大きい第２の窒素原子濃度を有し、かつトンネル絶縁膜３０ｔおよびブロック絶縁膜５０の一方に面している。 （もっと読む）

【課題】微細化した場合でも電荷保持特性の劣化を可及的に防止することを可能にする。
【解決手段】半導体基板１上に形成された第１絶縁膜２と、第１絶縁膜上に形成された第１窒化層４ａと、第１窒化層上に形成された第１酸窒化層４ｂと、第１酸窒化層上に形成された第２窒化層４ｃと、を有する電荷トラップ膜４と、電荷トラップ膜上に形成された第２絶縁膜１０と、第２絶縁膜上に形成された制御ゲート１１と、を備えている。 （もっと読む）

【課題】下部電極の表面に絶縁性の酸化膜が形成されることを抑制することができる半導体装置を提供する。
【解決手段】この半導体装置は、基板１００、基板１００上に形成された絶縁膜２１０、及び容量素子３００を備える。容量素子３００は、絶縁膜２１０上に形成されたシリンダ型の下部電極３１０、誘電体膜３２０、及び上部電極３３０を備える。誘電体膜３２０は、下部電極３１０の底面上、内側面上、及び外側面上それぞれに形成されている。すなわち下部電極３１０の底面、内側面、及び外側面それぞれが容量の増大に寄与する。そして下部電極３１０の底面、内側面、及び外側面それぞれにおいて、内部から表面に向かって窒素濃度が上昇している。 （もっと読む）

【課題】メモリウィンドウが広い半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置１において、半導体基板１１上にトンネル絶縁膜１２及びブロック絶縁膜１３を設け、その上に制御ゲート電極１８を設ける。そして、トンネル絶縁膜１２とブロック絶縁膜１３との間に、電荷蓄積粒１５を分散させる。電荷蓄積粒１５は、シリコン窒化物からなる窒化部１６と、窒化部１６に接し、シリコンからなるシリコン部１７とにより構成する。電荷蓄積粒１５は、シリコン窒化膜の表面上にシリコンを堆積させることにより、複数のシリコン粒子を形成した後、シリコン窒化膜をシリコン粒子毎に分断することによって形成されたものである。 （もっと読む）

【課題】不揮発性メモリの記憶保持特性の向上を図ることができる技術を提供することにある。特に、第１電位障壁膜となる酸化シリコン膜をプラズマ成膜法で形成した場合であっても、酸化シリコン膜の膜質を改善して不揮発性メモリの記憶保持特性の向上を図ることができる不揮発性半導体記憶装置の製造技術を提供する。
【解決手段】第１電位障壁膜ＥＶ１の主要構成要素である酸化シリコン膜ＯＸ１をプラズマ成膜法により形成した後、高温のプラズマ窒化処理と、一酸化窒素を含む雰囲気中での加熱処理とを組み合わせて実施することにより、酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成し、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させる。 （もっと読む）