半導体装置の製造方法。
【課題】本発明は、埋込みビットラインの抵抗を減少させ高速動作に有利な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、ハードマスク膜をバリアとして半導体基板をエッチングし、複数の活性領域を画定するトレンチを形成するステップと、ハードマスク膜が突出部となるように前記トレンチ内部を一部ギャップフィルするギャップフィル膜を形成するステップと、突出部の両側側壁を覆うスペーサを形成するステップと、ドープドエッチング障壁膜をエッチングバリアとしてスペーサのうち何れか１つのスペーサを除去するステップと、残留するスペーサをエッチングバリアとして前記ギャップフィル膜をエッチングし、活性領域の一側側壁を露出させる側壁トレンチを形成するステップと、を含む。
【解決手段】本発明の半導体装置の製造方法は、ハードマスク膜をバリアとして半導体基板をエッチングし、複数の活性領域を画定するトレンチを形成するステップと、ハードマスク膜が突出部となるように前記トレンチ内部を一部ギャップフィルするギャップフィル膜を形成するステップと、突出部の両側側壁を覆うスペーサを形成するステップと、ドープドエッチング障壁膜をエッチングバリアとしてスペーサのうち何れか１つのスペーサを除去するステップと、残留するスペーサをエッチングバリアとして前記ギャップフィル膜をエッチングし、活性領域の一側側壁を露出させる側壁トレンチを形成するステップと、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するもので、単一側壁コンタクト（Ｏｎｅ ｓｉｄｅ ｃｏｎｔａｃｔ）に連結された埋込みビットラインを有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
伝統的な平板構造のＭＯＳＦＥＴ素子では、素子の極微細化による漏洩電流、オン電流（ｏｎ ｃｕｒｒｅｎｔ）、短チャネル効果（Ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）等で物理的限界に到達し、これ以上装置の小型化が難しくなっている。このような問題を解決するために一般的な水平チャネル（ｐｌａｎａｒ ｃｈａｎｎｅｌ）から垂直チャネル（Ｖｅｒｔｉｃａｌ ｃｈａｎｎｅｌ）を使用する半導体装置が活発に研究されている。
【０００３】
垂直チャネルを有する半導体装置は、半導体基板上で垂直に延長された活性ピラー（Ａｃｔｉｖｅ ｐｉｌｌａｒ）の周囲を囲む環状（Ｓｕｒｒｏｕｎｄ ｔｙｐｅ）のゲート電極（これを「垂直ゲート」という）を形成し、ゲート電極を中心として活性ピラーの上部と下部に各々ソース領域とドレーン領域を形成することによってチャネルが垂直方向に形成される半導体装置である。
【０００４】
図１は、従来技術による垂直チャネルを有する半導体装置を示した図である。
【０００５】
図１を参照すれば、基板１１上に垂直方向に延長された活性ピラー１２とハードマスク膜１３を含む複数のピラー構造物が形成される。そして、活性ピラー１２の外壁をゲート絶縁膜１４と垂直ゲート１５が囲んでおり、基板１１内には不純物のイオン注入による埋込みビットライン（ＢＢＬ）１６が形成されている。隣するビットライン１６を分離させるトレンチ１７内部に層間絶縁膜１８が埋込まれている。
【０００６】
しかし、従来技術は、垂直ゲート１５下部に埋込まれた埋込みビットライン（Ｂｕｒｉｅｄ Ｂｉｔ Ｌｉｎｅ）１６を形成するためにイオン注入工程（Ｉｍｐｌａｎｔ）を行い、ドーパント（Ｄｏｐａｎｔ）を注入しているが、このような場合、装置が小型化されると、ドーパント注入だけではビットライン１６の抵抗を減少させるのに限界があり、装置特性の低下を招く。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、前記した従来技術による問題を解決するために提案されたもので、埋込みビットラインの抵抗を減少させ、高速動作に有利な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するための本発明の半導体装置の製造方法は、ハードマスク膜をバリアとして半導体基板をエッチングし、複数の活性領域を画定するトレンチを形成するステップと、前記ハードマスク膜が突出部となるように前記トレンチ内部を一部ギャップフィルするギャップフィル膜を形成するステップと、前記突出部の両側側壁を覆うスペーサを形成するステップと、ドープドエッチング障壁膜をエッチングバリアとして前記スペーサのうち何れか１つのスペーサを除去するステップと、残留する前記スペーサをエッチングバリアとして前記ギャップフィル膜をエッチングし、前記活性領域の一側側壁を露出させる側壁トレンチを形成するステップとを含むことを特徴とする。前記ドープドエッチング障壁膜は、ドープドポリシリコン膜を備えることを特徴とする。前記ドープドエッチング障壁膜は、アンドープドポリシリコン膜蒸着、チルトイオン注入および湿式エッチングによって前記スペーサのうち何れか１つのスペーサを覆う形態で形成することを特徴とする。前記チルトイオン注入はボロン（Ｂｏｒｏｎ）をドーパントとして使用することを特徴とする。
【発明の効果】
【０００９】
上述した本発明は、エッチングバリア物質として酸化膜を利用したスペーサを利用することによって活性領域の一側側壁に側壁トレンチを均一に形成することができるという効果がある。
【００１０】
また、本発明は埋込みビットラインを金属膜で形成することによって抵抗を低め、半導体装置が小型化されても動作特性の低下のない装置を具現できるという効果がある。
【００１１】
また、本発明は、金属膜で形成された埋込みビットラインと活性ピラーが接触するコンタクト領域で単一側壁コンタクト（Ｏｎｅ ｓｉｄｅ ｃｏｎｔａｃｔ）を適用することによってオーミック性コンタクト（ｏｈｍｉｃ−ｌｉｋｅ ｃｏｎｔａｃｔ）を形成することができる。
【図面の簡単な説明】
【００１２】
【図１】従来技術による垂直チャネルを有する半導体装置を示した図である。
【図２Ａ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｂ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｃ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｄ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｅ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｆ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｇ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｈ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｉ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｊ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｋ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｌ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｍ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｎ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｏ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｐ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｑ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の最も好ましい実施形態を、添付図面を参照して説明する。
【００１４】
本発明は、活性領域（Ａｃｔｉｖｅ ｒｅｇｉｏｎ）間のトレンチに埋込まれる埋込みビットライン（Ｂｕｒｉｅｄ Ｂｉｔｌｉｎｅ、ＢＢＬ）を金属膜で形成する。併せて、埋込みビットラインと活性領域の間のオーミック性コンタクトのために金属シリサイドを利用して単一側壁コンタクト（ｏｎｅ ｓｉｄｅ ｃｏｎｔａｃｔと、ＯＳＣ）を形成する。
【００１５】
そして、本発明は、単一側壁コンタクト（ＯＳＣ）を利用して、ビットラインをコンタクトさせることによって１セル１ビットライン（１ Ｃｅｌｌ １ Ｂｉｔｌｉｎｅ）構造が可能であり、高集積化に有利である。
【００１６】
図２Ａないし図２Ｑは、本発明の実施形態による半導体装置の埋込みビットライン形成方法を示した断面図である。
【００１７】
図２Ａに示したように、半導体基板３１上にパッド膜３２を形成する。ここで、パッド膜３２は、酸化膜を備えることができる。
【００１８】
パッド膜３２上にハードマスク膜３３、３４を形成する。ここで、多層のハードマスク膜は、窒化膜と酸化膜を備える多層構造であり得る。例えば、ハードマスク窒化膜３３（ＨＭ Ｎｉｔｒｉｄｅ）とハードマスク酸化膜３４（ＨＭ Ｏｘｉｄｅ）の順序で積層され得る。また、ハードマスク酸化膜３４上にハードマスクシリコン酸化窒化膜（ＨＭ ＳｉＯＮ）とハードマスクカーボン膜（ＨＭ Ｃａｒｂｏｎ）がさらに積層され得る。図に示す便宜のためにＨＭ ＳｉＯＮとＨＭ Ｃａｒｂｏｎは図示していない。
【００１９】
ハードマスク酸化膜３４上に第１感光膜パターン３５を形成する。第１感光膜パターン３５はライン−スペース形態（Ｌｉｎｅ−Ｓｐａｃｅ ｔｙｐｅ）でパターニングされており、ＢＢＬマスク（Ｂｕｒｉｅｄ ＢｉｔＬｉｎｅ Ｍａｓｋ）とも称する。
【００２０】
第１感光膜パターン３５をエッチング障壁として多層のハードマスク膜をエッチングした後、パッド膜３２をエッチングする。ここで、パッド膜３２エッチング時、第１感光膜パターン３５の形態が転写されるため、ライン−スペース形態でパターニングされる。また、便宜のためにエッチング前後のパッド膜をすべて参照番号３２と通称する。
【００２１】
図２Ｂに示したように、感光膜ストリップ工程によって第１感光膜パターン３５を除去する。
【００２２】
続いて、多層のハードマスク膜をエッチング障壁としてトレンチエッチング（Ｔｒｅｎｃｈ ｅｔｃｈ）を行う。すなわち、ハードマスク窒化膜３３とハードマスク酸化膜３４とをエッチング障壁として半導体基板３１を一定深さエッチングし、トレンチ３６を形成する。トレンチ３６によって分離される複数の活性領域１０１が形成される。このようなトレンチ３６と複数の活性領域１０１が形成された基板を基板３１Ａと表記する。
【００２３】
このようなトレンチエッチング工程を「ＢＢＬ（Ｂｕｒｉｅｄ ＢｉｔＬｉｎｅ）トレンチエッチング」と略称する。ＢＢＬトレンチエッチング後に残留するハードマスク膜は、ハードマスク窒化膜３３とハードマスク酸化膜３４とを備える。
【００２４】
活性領域１０１は、第１感光膜パターン３５の形態が転写された多層のハードマスク膜によって形成されるため、ライン−スペース形態でパターニングされる。これに伴い、活性領域１０１はライン形態となり、隣接する活性領域１０１はライン形態のトレンチ３６によって分離される。
【００２５】
ＢＢＬトレンチエッチングは、異方性エッチング（Ａｎｉｓｏｔｒｏｐｉｃ）を利用する。半導体基板３１がシリコン基板の場合、異方性エッチングはＣｌ２またはＨＢｒガスを単独で使用するか、またはこれらガスを混合して使用するプラズマ乾燥式エッチング（Ｐｌａｓｍａ ｄｒｙ ｅｔｃｈ）を利用することができる。
【００２６】
上述したＢＢＬトレンチエッチング工程によって、トレンチ３６によって互いに分離される複数の活性領域１０１が半導体基板（３１Ａ）上に構築される。
【００２７】
図２Ｃに示したように、側壁酸化（Ｗａｌｌ ｏｘｉｄａｔｉｏｎ）工程によって活性領域１０１および半導体基板（３１Ａ）の表面上に側壁酸化膜３７（Ｗａｌｌ ｏｘｉｄｅ）を形成する。側壁酸化膜３７の一部は、活性領域１０１の側壁を構成する。側壁酸化膜３７を形成するための側壁酸化工程はＯ２またはＯ２／Ｈ２雰囲気で７００〜９００℃の温度下で行う。
【００２８】
続いて、側壁酸化膜３７が形成された構造の全面に第１ライナー窒化膜３８（Ｌｉｎｅｒ ｎｉｔｒｉｄｅ）を蒸着する。第１ライナー窒化膜３８はＤＣＳ（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）とＮＨ３の雰囲気で６００〜８００℃の温度と０．１〜６Ｔｏｒｒの圧力下で形成することができる。
【００２９】
続いて、第１ライナー窒化膜３８上に活性領域１０１の間のトレンチをギャップフィル（埋め込み）するように第１ギャップフィル膜３９を形成する。ここで、第１ギャップフィル膜３９は、後続工程が行われた後に除去される物質であって、例えば、ドーパントがドープされていない（Ｕｎｄｏｐｅｄ：非ドープの）ポリシリコン膜を含んでもよい。
【００３０】
図２Ｄに示したように、ハードマスク窒化膜３３の表面があらわれるまで第１ギャップフィル膜３９を、ＣＭＰ（Ｃｈｍｉｅｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）方法で平坦化した後に追加でエッチバックを行い、一定の高さを有するように残留第１ギャップフィル膜３９Ａとして残留させる。この時、残留第１ギャップフィル膜３９Ａの高さはパッド膜３２と活性領域１０１の接触面より高いか同一であり得る。
【００３１】
この過程で、上記のように、エッチバックまで行い、残留第１ギャップフィル膜３９Ａを形成すれば、突出部形態（ｐｒｏｔｒｕｓｉｏｎ ｓｈａｐｅ）でハードマスク窒化膜３３が突出される。ハードマスク酸化膜３４はＣＭＰ工程時に除去され、ハードマスク酸化膜３４の上部面および側壁に位置していた第１ライナー窒化膜３８も研磨され残留第１ライナー窒化膜３８Ａとなる。これに伴い、残留第１ライナー窒化膜３８Ａは、ハードマスク窒化膜３３の側壁を覆う高さを有する。
【００３２】
図２Ｅに示したように、ハードマスク窒化膜３３の突出部を覆うように第２ライナー窒化膜４０を形成する。第２ライナー窒化膜４０は、ＤＣＳ（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）とＮＨ３の雰囲気で６００〜８００℃の温度と０．１〜６Ｔｏｒｒの圧力下で形成することができる。
【００３３】
第２ライナー窒化膜４０上にスペーサ絶縁膜４１を形成する。ここで、スペーサ絶縁膜４１は、段差被覆性（Ｓｔｅｐ ｃｏｖｅｒａｇｅ）が優秀なように低温で形成する。例えば、スペーサ絶縁膜４１は、常温ないし４００℃の温度で蒸着が可能な化学気相蒸着法（ＣＶＤ）または原子層蒸着法（ＡＬＤ）を利用して形成する。スペーサ絶縁膜４１は、後続の残留第１ギャップフィル膜３９Ａのエッチング時、選択比を有する物質を含む。好ましくは、スペーサ絶縁膜４１は絶縁膜を備え、残留第１ギャップフィル膜３９Ａがポリシリコン膜であるためスペーサ絶縁膜４１は酸化膜を含む方が良い。
【００３４】
図２Ｆに示したように、スペーサ絶縁膜を乾燥式エッチング（Ｄｒｙ ｅｔｃｈ）し、スペーサ４１Ａを形成する。この時、スペーサ４１Ａはハードマスク窒化膜３３の突出部両側側壁に形成される。
【００３５】
スペーサ４１Ａを形成するための乾燥式エッチング時、エッチングガスはフッ化炭素（ＣｘＦｙ）系列のガスと酸素ガスを混合してメインガスとして使用し、垂直プロファイル（Ｖｅｒｔｉｃａｌ ｐｒｏｆｉｌｅ）が形成されるように保護ガス（ｐａｓｓｉｖａｔｉｏｎ ｇａｓ）としてＮ２，ＣＯＳ、ＳＯ２，ＣＯ及びＡｒのうち何れか１つの添加ガスをさらに添加して行うことができる。乾燥式エッチングの後には残留物（Ｒｅｓｉｄｕｅ）除去のためにＮＨ４ＯＨ、Ｈ２ＳＯ４及びＨ２Ｏ２のうち何れか１つを利用して湿式洗浄を行う。
【００３６】
上述したように、本発明は酸化膜蒸着およびエッチングによってスペーサ４１Ａを形成している。スペーサ４１Ａを形成するための他の方法として、ポリシリコン膜蒸着後に酸化工程を行うこともできるが、この場合には酸化膜蒸着およびエッチングによる方法より均一度が相対的に低下する。
【００３７】
図２Ｇに示したように、スペーサ４１Ａを含んだ全面にエッチング障壁膜４２を形成する。ここで、エッチング障壁膜４２は後続のスペーサを除去するためのエッチング障壁の役割をする物質であって、例えば、ドーパントがドープされていないポリシリコン膜を含むことができる。エッチング障壁膜４２はスペーサ４１Ａを含んだ全面のプロファイルに応じて形成する。
【００３８】
図２Ｈに示したように、一定角度でチルトを与え（所定の傾斜角で）、ドーパントをイオン注入４３（Ｔｉｌｔ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ ｐｒｏｃｅｓｓ）する。これによってエッチング障壁膜４２のうちで一部にドーパントが注入される。
【００３９】
チルトイオン注入４３工程は半導体基板の垂直軸４３Ａに対して所定角度（α）を有して行われる。所定角度は約５〜３０°を含む。イオンビーム（Ｉｏｎ ｂｅａｍ）はハードマスク窒化膜３３の突出部によって一部が遮断される。したがって、エッチング障壁膜４２の一部はドープされるが残りはドープされずに（非ドープ状態で）残留する。例えば、イオン注入されるドーパントはＰ型ドーパント、好ましくはボロン（Ｂｏｒｏｎ）であり、ボロンをイオン注入するためにドーパントソースはＢＦ２を使用する。その結果、エッチング障壁膜４２の一部は非ドープ状態で残留するが、この部分は図２Ｈにおけるハードマスク窒化膜３３の右側に隣接する部分である。
【００４０】
このようなドーパントのチルトイオン注入４３によって、エッチング障壁膜４２のうちハードマスク窒化膜３３の上部面に形成された部分とハードマスク窒化膜３３の左側（図２Ｈ）に隣接する一部はドーパントがドープされたドープドエッチング障壁膜４２Ａ（Ｄｏｐｅｄ ｅｔｃｈ ｂａｒｒｉｅｒ）となる。エッチング障壁膜４２のうちドーパントが注入されなかった部分はアンドープドエッチング障壁膜４２Ｂとなる。
【００４１】
続いて、図２Ｉに示したように、洗浄（Ｗｅｔ ｃｌｅａｎｉｎｇ）を行い、アンドープドエッチング障壁膜４２Ｂを除去する。ここで、エッチング障壁膜４２として使用されたポリシリコン膜は、ドーパントのドープの有無に応じてエッチング速度の差が発生する。特に、ドーパントが注入されなかったアンドープドポリシリコン膜は湿式エッチング速度が速い。したがって、アンドープドポリシリコン膜だけを湿式エッチングできる選択比が高いケミカルを利用してアンドープドポリシリコン膜を選択的に除去する。
【００４２】
上述のようにアンドープドエッチング障壁膜４２Ｂを除去すれば、ドープドエッチング障壁膜４２Ａだけ残留する。アンドープドエッチング障壁膜４２Ｂとドープドエッチング障壁膜４２Ａの境界地域でドープドエッチング障壁膜４２Ａが一部損失することもある。一方、アンドープドエッチング障壁膜４２Ｂを除去する湿式エッチング時、スペーサ（４１Ａ）がバリアの役割をし、周辺の物質にアタックを与えない。
【００４３】
続いて、図２Ｊに示したように、第２ライナー窒化膜４０を乾燥式エッチングし、第１ギャップフィル膜３９Ａの表面を露出させる。
【００４４】
続いて、スペーサ４１Ａを除去する洗浄を行う。これに伴い、ハードマスク窒化膜３３の左側側壁にだけ残留スペーサ４１Ｂが残留する。残留スペーサ４１Ｂは、ドープドエッチング障壁膜４２Ａによって覆われているため、洗浄工程時、除去されずに残留する。
【００４５】
上述のように洗浄工程まで行えば、ハードマスク窒化膜３３の左側側壁には、残留第１および残留第２ライナー窒化膜３８Ａ、４０Ａと、スペーサ４１Ｂと、ドープドエッチング障壁膜４２Ａとが残留し、ハードマスク窒化膜３３の右側側壁には、残留第１および残留第２ライナー窒化膜３８Ａ、４０Ａだけが残留する。ドープドエッチング障壁膜４２Ａは、ハードマスク窒化膜３３の上部面にも残留する。
【００４６】
図２Ｋに示したように、エッチバックによって残留第１ギャップフィル膜３９Ａを一定深さエッチングし、最終第１ギャップフィル膜３９Ｂを形成する。これに伴い活性領域１０１の一側の側壁トレンチ４４が一定高さを有して開口（形成）される。ここで、ドープドエッチング障壁膜４２Ａがポリシリコン膜であるため、残留第１ギャップフィル膜３９Ａのエッチング時に同時に除去される。したがって、側壁トレンチ４４を開口させるエッチング工程によって、ハードマスク窒化膜３３の両側側壁および上部面には残留第１および最終第２ライナー窒化膜３８Ａ、４０Ｂが残留し、左側側壁にはさらにスペーサ４１Ｂが残留することになる。
【００４７】
側壁トレンチ４４形成のためのエッチング工程時に、スペーサ４１Ｂがエッチング障壁の役割を十分に果たすため、残留第１ギャップフィル膜３９Ａを選択的にエッチングすることができる。最終第２ライナー窒化膜４０Ｂの隅の部分４０Ｃは、残留第１ギャップフィル膜３９Ａのエッチバック時に取り除かれることもある。この時、残留第１ギャップフィル膜３９Ａは、後続の側壁コンタクトが形成される位置までエッチングされる。
【００４８】
上述のように残留第１ギャップフィル膜３９Ａをエッチバックすると、隣接する活性領域１０１の一側側壁を露出させる側壁トレンチ４４（Ｓｉｄｅ ｔｒｅｎｃｈ）を提供する最終第１ギャップフィル膜３９Ｂだけ残留する。
【００４９】
図２Ｌに示したように、最終第２ライナー窒化膜４０Ｂを洗浄工程によって除去する。この時、残留第１ライナー窒化膜３８Ａも除去される。これに伴い、ハードマスク窒化膜３３の両側側壁と上部面、すなわちハードマスク窒化膜３３の突出部に隣接する残留第１ライナー窒化膜３８Ａがすべて除去される。併せて、残留する最終第１ライナー窒化膜３８Ｂは、最終第１ギャップフィル膜３９Ｂと接触する形態で残留する。活性領域１０１の側壁に側壁酸化膜３７を残留させて残留第１ライナー窒化膜３８Ａを除去する時には、湿式洗浄を適用したり酸化膜に対して選択比を有する乾燥式洗浄を適用することができる。
【００５０】
図２Ｍに示したように、最終第１ギャップフィル膜３９Ｂを除去した後に、全面に第２ギャップフィル膜４５をギャップフィルする。ここで、第２ギャップフィル膜４５はアンドープドポリシリコン膜を含むことができる。
【００５１】
続いて、ＣＭＰなどの方法を利用して、ハードマスク窒化膜３３の表面が露出するまで第２ギャップフィル膜４５を平坦化し、連続して、一定の高さが残留するようにエッチバックする。その結果、残留第２ギャップフィル膜４５Ａが一定高さを有して残留する。特に残留第２ギャップフィル膜４５Ａのエッチバック深さは、後続の側壁コンタクトが形成される空間を限定する高さとなる。すなわち、残留第２ギャップフィル膜４５Ａをエッチバックすれば、ハードマスク窒化膜３３と活性領域１０１の両側側壁の一部が露出する。もちろん、活性領域１０１の側壁には依然として側壁酸化膜３７が残留する。活性領域１０１の側壁とは、活性領域１０１の側面に形成された膜（ここでは側壁酸化膜３７）を含む意味である。
【００５２】
続いて、図２Ｎに示したように、全面に第３ライナー窒化膜（４６）を形成した後、これを残留第２ギャップフィル膜４５Ａの表面が露出するように選択的にエッチングし、第３ライナー窒化膜４６を形成する。これに伴い、活性領域１０１の右側側壁には、側壁酸化膜３７と第３ライナー窒化膜４６の二重絶縁膜構造が形成される。活性領域１０１の左側側壁には、側壁酸化膜３７、最終第２ライナー窒化膜３８Ｂおよび第３ライナー窒化膜４６の三重絶縁膜構造が形成される。
【００５３】
第３ライナー窒化膜４６はＤＣＳ（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）とＮＨ３の雰囲気で６００〜８００℃の温度と０．１〜６Ｔｏｒｒの圧力下で形成する。
【００５４】
続いて、残留第２ギャップフィル膜４５Ａを除去する。これに伴い、活性領域１０１の一側側壁（Ｏｎｅ ｓｉｄｅ）の一部にライン状の開口部４７（Ｌｉｎｅ ｔｙｐｅ ｏｐｅｎｉｎｇ）が形成される。ここで、開口部４７は、最終第１ライナー窒化膜３８Ｂと第３ライナー窒化膜４６との間の第２ギャップフィル膜４５Ａが除去された空間であり、この開口部４７の線幅は第２ギャップフィル膜の厚さによって決定される。
【００５５】
図２Ｏに示したように、開口部４７により露出している側壁酸化膜３７を選択的に除去する。これに伴い、活性領域１０１の一側側壁には、活性領域１０１の一部をライン状に露出させるコンタクト領域４８が形成される。コンタクト領域４８では、活性領域１０１が直接露出している。コンタクト領域４８を形成するために側壁酸化膜３７は洗浄によって除去することができる。例えば、ＨＦ、ＢＯＥなどを利用して湿式洗浄すれば、周辺のライナー窒化膜を損傷させず、側壁酸化膜３７を選択的に除去することができる。コンタクト領域４８が形成されることによって、側壁酸化膜３７は図面符号３７Ａのように残留する。
【００５６】
図２Ｐに示したように、コンタクト領域４８に埋込まれる側壁コンタクト１０２を形成する。ここで、側壁コンタクト１０２は金属シリサイドを含むことができる。例えば、金属シリサイドは、チタニウムシリサイド（ＴｉＳｉ２）、コバルトシリサイド（ＣｏＳｉ２）、ニッケルシリサイド（ＮｉＳｉ）等がある。高温の後続熱工程による劣化を防止するためには熱的安定性がさらに強いコバルトシリサイド（ＣｏＳｉ２）を選択するのが好ましい。
【００５７】
上述したところによれば、側壁コンタクト１０２は、活性領域１０１の一側側壁だけに形成される単一側壁コンタクト（Ｏｎｅ ｓｉｄｅ ｃｏｎｔａｃｔ）構造となる。
【００５８】
図示していないが、側壁コンタクト１０２の形成前に、セル接合（Ｃｅｌｌ ｊｕｎｃｔｉｏｎ）をあらかじめ形成することができる。セル接合は、ドーパントがドープされたポリシリコン膜を蒸着した後、熱処理をして拡散させることにより形成することができる。また、セル接合は、アンドープドポリシリコン膜の蒸着、イオン注入によるドーパント注入、および、熱処理の順序で行い形成することもできる。
【００５９】
図２Ｑに示したように、側壁コンタクト１０２が形成された構造体の全面にビットライン導電膜（１０３）を蒸着する。この時、ビットライン導電膜は活性領域１０１の間のトレンチ３６をギャップフィルするように全面に蒸着する。ビットライン導電膜は、チタニウム窒化膜（ＴｉＮ）、またはタングステン膜（Ｗ）等の金属膜を備える。例えば、ビットライン導電膜は、チタニウム窒化膜とタングステン膜を積層（ＴｉＮ／Ｗ）し、形成することができる。
【００６０】
続いて、側壁コンタクト１０２に接する高さまでビットライン導電膜を除去する。これにより、側壁コンタクト１０２に接触する埋込みビットライン１０３が形成される。ここで、埋込みビットライン１０３は活性領域１０１と並んで配列され、活性領域１０１と埋込みビットライン１０３は側壁コンタクト１０２によって電気的に連結される。
【００６１】
上述のように、埋込みビットライン１０３は、金属膜で形成された金属ビットライン（Ｍｅｔａｌ ｂｉｔｌｉｎｅ）であるため抵抗が低く、また活性領域１０１間のトレンチ３６内部を一部埋込む形態になるため、埋込みビットラインとなる。本実施形態は、従来技術と異なり、埋込みビットラインを互いに分離させるためのトレンチ工程が不要である。さらに、本実施形態は、１セル１ビットライン構造を有するため、４Ｆ２以下のデザインルールに適用でき、高集積化が可能となる。
【００６２】
上述した実施形態によれば、本発明は酸化膜を利用したスペーサを利用することによって側壁トレンチ形成時に十分なバリアの役割をすることができ、側壁トレンチを、ポリシリコン膜を酸化させて形成する場合よりも良好な均一度で形成することができる。
【００６３】
また、酸化膜を利用したスペーサ形成後に、アンドープドポリシリコン膜蒸着およびチルトイオン注入を行った後、アンドープドポリシリコン膜だけの湿式エッチングを行うことによって、アンドープドポリシリコン膜とドープドポリシリコン膜の選択比が低くてもパターン形成に多くの影響を与えないために有利である。
【００６４】
また、本発明はポリシリコン膜を酸化させる工程を省略することによって工程時間および費用の節減が可能である。
【００６５】
結局、本発明は工程の単純化、パターンの均一度向上、そして膜質間の高い選択比を得ることができる。
【００６６】
一方、他の実施形態で、酸化膜を利用してスペーサを形成せず、アンドープドポリシリコン膜蒸着およびチルトイオン注入によって、ドープドエッチング障壁膜を形成し、その後、湿式洗浄によってアンドープドエッチング障壁膜を除去した後、残留するドープドエッチング障壁膜だけをエッチングバリアとして利用して側壁部を形成させることもできる。しかし、この場合にはチルトイオン注入を利用するのに伴いドープされる部分とドープされない部分の線幅調節（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ Ｃｏｎｔｒｏｌ）が難しい。これに伴い、側壁部の深さを均一に形成しづらく、これは後続コンタクト領域の位置が不均一になる原因となる。
【００６７】
したがって、本発明は図２Ｋに示されたように、酸化膜を含むスペーサ４１Ｂを利用して側壁トレンチ４４を形成することによって、側壁トレンチ４４の深さを均一に形成することができる。これによって後続コンタクト領域（図２Ｏの４８）が形成される位置が均一となる。
【００６８】
以上で説明した本発明は、前述した実施形態および添付された図面によって、限定されるものではなく、本発明の技術的思想に外れない範囲内で色々な置換、変形および変更が可能であるということが本発明が属する技術分野で通常の知識を有する者にあって明白であろう。
【符号の説明】
【００６９】
３１Ａ 半導体基板
３２ パッド膜
３３ ハードマスク窒化膜
３６ トレンチ
３７、３７Ａ 側壁酸化膜
３８Ａ、３８Ｂ 第１ライナー窒化膜
３９、３９Ａ、３９Ｂ 第１ギャップフィル膜
４０、４０Ａ 第２ライナー窒化膜
４１Ａ スペーサ
４２Ａ ドープドエッチング障壁膜
４４ 側壁トレンチ
４５Ａ 第２ギャップフィル膜
４６ 第３ライナー窒化膜
４８ コンタクト領域
１０１ 活性領域
１０２ 側壁コンタクト
１０３ 埋込みビットライン
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するもので、単一側壁コンタクト（Ｏｎｅ ｓｉｄｅ ｃｏｎｔａｃｔ）に連結された埋込みビットラインを有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
伝統的な平板構造のＭＯＳＦＥＴ素子では、素子の極微細化による漏洩電流、オン電流（ｏｎ ｃｕｒｒｅｎｔ）、短チャネル効果（Ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）等で物理的限界に到達し、これ以上装置の小型化が難しくなっている。このような問題を解決するために一般的な水平チャネル（ｐｌａｎａｒ ｃｈａｎｎｅｌ）から垂直チャネル（Ｖｅｒｔｉｃａｌ ｃｈａｎｎｅｌ）を使用する半導体装置が活発に研究されている。
【０００３】
垂直チャネルを有する半導体装置は、半導体基板上で垂直に延長された活性ピラー（Ａｃｔｉｖｅ ｐｉｌｌａｒ）の周囲を囲む環状（Ｓｕｒｒｏｕｎｄ ｔｙｐｅ）のゲート電極（これを「垂直ゲート」という）を形成し、ゲート電極を中心として活性ピラーの上部と下部に各々ソース領域とドレーン領域を形成することによってチャネルが垂直方向に形成される半導体装置である。
【０００４】
図１は、従来技術による垂直チャネルを有する半導体装置を示した図である。
【０００５】
図１を参照すれば、基板１１上に垂直方向に延長された活性ピラー１２とハードマスク膜１３を含む複数のピラー構造物が形成される。そして、活性ピラー１２の外壁をゲート絶縁膜１４と垂直ゲート１５が囲んでおり、基板１１内には不純物のイオン注入による埋込みビットライン（ＢＢＬ）１６が形成されている。隣するビットライン１６を分離させるトレンチ１７内部に層間絶縁膜１８が埋込まれている。
【０００６】
しかし、従来技術は、垂直ゲート１５下部に埋込まれた埋込みビットライン（Ｂｕｒｉｅｄ Ｂｉｔ Ｌｉｎｅ）１６を形成するためにイオン注入工程（Ｉｍｐｌａｎｔ）を行い、ドーパント（Ｄｏｐａｎｔ）を注入しているが、このような場合、装置が小型化されると、ドーパント注入だけではビットライン１６の抵抗を減少させるのに限界があり、装置特性の低下を招く。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、前記した従来技術による問題を解決するために提案されたもので、埋込みビットラインの抵抗を減少させ、高速動作に有利な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するための本発明の半導体装置の製造方法は、ハードマスク膜をバリアとして半導体基板をエッチングし、複数の活性領域を画定するトレンチを形成するステップと、前記ハードマスク膜が突出部となるように前記トレンチ内部を一部ギャップフィルするギャップフィル膜を形成するステップと、前記突出部の両側側壁を覆うスペーサを形成するステップと、ドープドエッチング障壁膜をエッチングバリアとして前記スペーサのうち何れか１つのスペーサを除去するステップと、残留する前記スペーサをエッチングバリアとして前記ギャップフィル膜をエッチングし、前記活性領域の一側側壁を露出させる側壁トレンチを形成するステップとを含むことを特徴とする。前記ドープドエッチング障壁膜は、ドープドポリシリコン膜を備えることを特徴とする。前記ドープドエッチング障壁膜は、アンドープドポリシリコン膜蒸着、チルトイオン注入および湿式エッチングによって前記スペーサのうち何れか１つのスペーサを覆う形態で形成することを特徴とする。前記チルトイオン注入はボロン（Ｂｏｒｏｎ）をドーパントとして使用することを特徴とする。
【発明の効果】
【０００９】
上述した本発明は、エッチングバリア物質として酸化膜を利用したスペーサを利用することによって活性領域の一側側壁に側壁トレンチを均一に形成することができるという効果がある。
【００１０】
また、本発明は埋込みビットラインを金属膜で形成することによって抵抗を低め、半導体装置が小型化されても動作特性の低下のない装置を具現できるという効果がある。
【００１１】
また、本発明は、金属膜で形成された埋込みビットラインと活性ピラーが接触するコンタクト領域で単一側壁コンタクト（Ｏｎｅ ｓｉｄｅ ｃｏｎｔａｃｔ）を適用することによってオーミック性コンタクト（ｏｈｍｉｃ−ｌｉｋｅ ｃｏｎｔａｃｔ）を形成することができる。
【図面の簡単な説明】
【００１２】
【図１】従来技術による垂直チャネルを有する半導体装置を示した図である。
【図２Ａ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｂ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｃ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｄ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｅ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｆ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｇ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｈ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｉ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｊ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｋ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｌ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｍ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｎ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｏ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｐ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【図２Ｑ】本発明の実施形態による半導体装置の製造方法を示した断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の最も好ましい実施形態を、添付図面を参照して説明する。
【００１４】
本発明は、活性領域（Ａｃｔｉｖｅ ｒｅｇｉｏｎ）間のトレンチに埋込まれる埋込みビットライン（Ｂｕｒｉｅｄ Ｂｉｔｌｉｎｅ、ＢＢＬ）を金属膜で形成する。併せて、埋込みビットラインと活性領域の間のオーミック性コンタクトのために金属シリサイドを利用して単一側壁コンタクト（ｏｎｅ ｓｉｄｅ ｃｏｎｔａｃｔと、ＯＳＣ）を形成する。
【００１５】
そして、本発明は、単一側壁コンタクト（ＯＳＣ）を利用して、ビットラインをコンタクトさせることによって１セル１ビットライン（１ Ｃｅｌｌ １ Ｂｉｔｌｉｎｅ）構造が可能であり、高集積化に有利である。
【００１６】
図２Ａないし図２Ｑは、本発明の実施形態による半導体装置の埋込みビットライン形成方法を示した断面図である。
【００１７】
図２Ａに示したように、半導体基板３１上にパッド膜３２を形成する。ここで、パッド膜３２は、酸化膜を備えることができる。
【００１８】
パッド膜３２上にハードマスク膜３３、３４を形成する。ここで、多層のハードマスク膜は、窒化膜と酸化膜を備える多層構造であり得る。例えば、ハードマスク窒化膜３３（ＨＭ Ｎｉｔｒｉｄｅ）とハードマスク酸化膜３４（ＨＭ Ｏｘｉｄｅ）の順序で積層され得る。また、ハードマスク酸化膜３４上にハードマスクシリコン酸化窒化膜（ＨＭ ＳｉＯＮ）とハードマスクカーボン膜（ＨＭ Ｃａｒｂｏｎ）がさらに積層され得る。図に示す便宜のためにＨＭ ＳｉＯＮとＨＭ Ｃａｒｂｏｎは図示していない。
【００１９】
ハードマスク酸化膜３４上に第１感光膜パターン３５を形成する。第１感光膜パターン３５はライン−スペース形態（Ｌｉｎｅ−Ｓｐａｃｅ ｔｙｐｅ）でパターニングされており、ＢＢＬマスク（Ｂｕｒｉｅｄ ＢｉｔＬｉｎｅ Ｍａｓｋ）とも称する。
【００２０】
第１感光膜パターン３５をエッチング障壁として多層のハードマスク膜をエッチングした後、パッド膜３２をエッチングする。ここで、パッド膜３２エッチング時、第１感光膜パターン３５の形態が転写されるため、ライン−スペース形態でパターニングされる。また、便宜のためにエッチング前後のパッド膜をすべて参照番号３２と通称する。
【００２１】
図２Ｂに示したように、感光膜ストリップ工程によって第１感光膜パターン３５を除去する。
【００２２】
続いて、多層のハードマスク膜をエッチング障壁としてトレンチエッチング（Ｔｒｅｎｃｈ ｅｔｃｈ）を行う。すなわち、ハードマスク窒化膜３３とハードマスク酸化膜３４とをエッチング障壁として半導体基板３１を一定深さエッチングし、トレンチ３６を形成する。トレンチ３６によって分離される複数の活性領域１０１が形成される。このようなトレンチ３６と複数の活性領域１０１が形成された基板を基板３１Ａと表記する。
【００２３】
このようなトレンチエッチング工程を「ＢＢＬ（Ｂｕｒｉｅｄ ＢｉｔＬｉｎｅ）トレンチエッチング」と略称する。ＢＢＬトレンチエッチング後に残留するハードマスク膜は、ハードマスク窒化膜３３とハードマスク酸化膜３４とを備える。
【００２４】
活性領域１０１は、第１感光膜パターン３５の形態が転写された多層のハードマスク膜によって形成されるため、ライン−スペース形態でパターニングされる。これに伴い、活性領域１０１はライン形態となり、隣接する活性領域１０１はライン形態のトレンチ３６によって分離される。
【００２５】
ＢＢＬトレンチエッチングは、異方性エッチング（Ａｎｉｓｏｔｒｏｐｉｃ）を利用する。半導体基板３１がシリコン基板の場合、異方性エッチングはＣｌ２またはＨＢｒガスを単独で使用するか、またはこれらガスを混合して使用するプラズマ乾燥式エッチング（Ｐｌａｓｍａ ｄｒｙ ｅｔｃｈ）を利用することができる。
【００２６】
上述したＢＢＬトレンチエッチング工程によって、トレンチ３６によって互いに分離される複数の活性領域１０１が半導体基板（３１Ａ）上に構築される。
【００２７】
図２Ｃに示したように、側壁酸化（Ｗａｌｌ ｏｘｉｄａｔｉｏｎ）工程によって活性領域１０１および半導体基板（３１Ａ）の表面上に側壁酸化膜３７（Ｗａｌｌ ｏｘｉｄｅ）を形成する。側壁酸化膜３７の一部は、活性領域１０１の側壁を構成する。側壁酸化膜３７を形成するための側壁酸化工程はＯ２またはＯ２／Ｈ２雰囲気で７００〜９００℃の温度下で行う。
【００２８】
続いて、側壁酸化膜３７が形成された構造の全面に第１ライナー窒化膜３８（Ｌｉｎｅｒ ｎｉｔｒｉｄｅ）を蒸着する。第１ライナー窒化膜３８はＤＣＳ（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）とＮＨ３の雰囲気で６００〜８００℃の温度と０．１〜６Ｔｏｒｒの圧力下で形成することができる。
【００２９】
続いて、第１ライナー窒化膜３８上に活性領域１０１の間のトレンチをギャップフィル（埋め込み）するように第１ギャップフィル膜３９を形成する。ここで、第１ギャップフィル膜３９は、後続工程が行われた後に除去される物質であって、例えば、ドーパントがドープされていない（Ｕｎｄｏｐｅｄ：非ドープの）ポリシリコン膜を含んでもよい。
【００３０】
図２Ｄに示したように、ハードマスク窒化膜３３の表面があらわれるまで第１ギャップフィル膜３９を、ＣＭＰ（Ｃｈｍｉｅｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）方法で平坦化した後に追加でエッチバックを行い、一定の高さを有するように残留第１ギャップフィル膜３９Ａとして残留させる。この時、残留第１ギャップフィル膜３９Ａの高さはパッド膜３２と活性領域１０１の接触面より高いか同一であり得る。
【００３１】
この過程で、上記のように、エッチバックまで行い、残留第１ギャップフィル膜３９Ａを形成すれば、突出部形態（ｐｒｏｔｒｕｓｉｏｎ ｓｈａｐｅ）でハードマスク窒化膜３３が突出される。ハードマスク酸化膜３４はＣＭＰ工程時に除去され、ハードマスク酸化膜３４の上部面および側壁に位置していた第１ライナー窒化膜３８も研磨され残留第１ライナー窒化膜３８Ａとなる。これに伴い、残留第１ライナー窒化膜３８Ａは、ハードマスク窒化膜３３の側壁を覆う高さを有する。
【００３２】
図２Ｅに示したように、ハードマスク窒化膜３３の突出部を覆うように第２ライナー窒化膜４０を形成する。第２ライナー窒化膜４０は、ＤＣＳ（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）とＮＨ３の雰囲気で６００〜８００℃の温度と０．１〜６Ｔｏｒｒの圧力下で形成することができる。
【００３３】
第２ライナー窒化膜４０上にスペーサ絶縁膜４１を形成する。ここで、スペーサ絶縁膜４１は、段差被覆性（Ｓｔｅｐ ｃｏｖｅｒａｇｅ）が優秀なように低温で形成する。例えば、スペーサ絶縁膜４１は、常温ないし４００℃の温度で蒸着が可能な化学気相蒸着法（ＣＶＤ）または原子層蒸着法（ＡＬＤ）を利用して形成する。スペーサ絶縁膜４１は、後続の残留第１ギャップフィル膜３９Ａのエッチング時、選択比を有する物質を含む。好ましくは、スペーサ絶縁膜４１は絶縁膜を備え、残留第１ギャップフィル膜３９Ａがポリシリコン膜であるためスペーサ絶縁膜４１は酸化膜を含む方が良い。
【００３４】
図２Ｆに示したように、スペーサ絶縁膜を乾燥式エッチング（Ｄｒｙ ｅｔｃｈ）し、スペーサ４１Ａを形成する。この時、スペーサ４１Ａはハードマスク窒化膜３３の突出部両側側壁に形成される。
【００３５】
スペーサ４１Ａを形成するための乾燥式エッチング時、エッチングガスはフッ化炭素（ＣｘＦｙ）系列のガスと酸素ガスを混合してメインガスとして使用し、垂直プロファイル（Ｖｅｒｔｉｃａｌ ｐｒｏｆｉｌｅ）が形成されるように保護ガス（ｐａｓｓｉｖａｔｉｏｎ ｇａｓ）としてＮ２，ＣＯＳ、ＳＯ２，ＣＯ及びＡｒのうち何れか１つの添加ガスをさらに添加して行うことができる。乾燥式エッチングの後には残留物（Ｒｅｓｉｄｕｅ）除去のためにＮＨ４ＯＨ、Ｈ２ＳＯ４及びＨ２Ｏ２のうち何れか１つを利用して湿式洗浄を行う。
【００３６】
上述したように、本発明は酸化膜蒸着およびエッチングによってスペーサ４１Ａを形成している。スペーサ４１Ａを形成するための他の方法として、ポリシリコン膜蒸着後に酸化工程を行うこともできるが、この場合には酸化膜蒸着およびエッチングによる方法より均一度が相対的に低下する。
【００３７】
図２Ｇに示したように、スペーサ４１Ａを含んだ全面にエッチング障壁膜４２を形成する。ここで、エッチング障壁膜４２は後続のスペーサを除去するためのエッチング障壁の役割をする物質であって、例えば、ドーパントがドープされていないポリシリコン膜を含むことができる。エッチング障壁膜４２はスペーサ４１Ａを含んだ全面のプロファイルに応じて形成する。
【００３８】
図２Ｈに示したように、一定角度でチルトを与え（所定の傾斜角で）、ドーパントをイオン注入４３（Ｔｉｌｔ ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ ｐｒｏｃｅｓｓ）する。これによってエッチング障壁膜４２のうちで一部にドーパントが注入される。
【００３９】
チルトイオン注入４３工程は半導体基板の垂直軸４３Ａに対して所定角度（α）を有して行われる。所定角度は約５〜３０°を含む。イオンビーム（Ｉｏｎ ｂｅａｍ）はハードマスク窒化膜３３の突出部によって一部が遮断される。したがって、エッチング障壁膜４２の一部はドープされるが残りはドープされずに（非ドープ状態で）残留する。例えば、イオン注入されるドーパントはＰ型ドーパント、好ましくはボロン（Ｂｏｒｏｎ）であり、ボロンをイオン注入するためにドーパントソースはＢＦ２を使用する。その結果、エッチング障壁膜４２の一部は非ドープ状態で残留するが、この部分は図２Ｈにおけるハードマスク窒化膜３３の右側に隣接する部分である。
【００４０】
このようなドーパントのチルトイオン注入４３によって、エッチング障壁膜４２のうちハードマスク窒化膜３３の上部面に形成された部分とハードマスク窒化膜３３の左側（図２Ｈ）に隣接する一部はドーパントがドープされたドープドエッチング障壁膜４２Ａ（Ｄｏｐｅｄ ｅｔｃｈ ｂａｒｒｉｅｒ）となる。エッチング障壁膜４２のうちドーパントが注入されなかった部分はアンドープドエッチング障壁膜４２Ｂとなる。
【００４１】
続いて、図２Ｉに示したように、洗浄（Ｗｅｔ ｃｌｅａｎｉｎｇ）を行い、アンドープドエッチング障壁膜４２Ｂを除去する。ここで、エッチング障壁膜４２として使用されたポリシリコン膜は、ドーパントのドープの有無に応じてエッチング速度の差が発生する。特に、ドーパントが注入されなかったアンドープドポリシリコン膜は湿式エッチング速度が速い。したがって、アンドープドポリシリコン膜だけを湿式エッチングできる選択比が高いケミカルを利用してアンドープドポリシリコン膜を選択的に除去する。
【００４２】
上述のようにアンドープドエッチング障壁膜４２Ｂを除去すれば、ドープドエッチング障壁膜４２Ａだけ残留する。アンドープドエッチング障壁膜４２Ｂとドープドエッチング障壁膜４２Ａの境界地域でドープドエッチング障壁膜４２Ａが一部損失することもある。一方、アンドープドエッチング障壁膜４２Ｂを除去する湿式エッチング時、スペーサ（４１Ａ）がバリアの役割をし、周辺の物質にアタックを与えない。
【００４３】
続いて、図２Ｊに示したように、第２ライナー窒化膜４０を乾燥式エッチングし、第１ギャップフィル膜３９Ａの表面を露出させる。
【００４４】
続いて、スペーサ４１Ａを除去する洗浄を行う。これに伴い、ハードマスク窒化膜３３の左側側壁にだけ残留スペーサ４１Ｂが残留する。残留スペーサ４１Ｂは、ドープドエッチング障壁膜４２Ａによって覆われているため、洗浄工程時、除去されずに残留する。
【００４５】
上述のように洗浄工程まで行えば、ハードマスク窒化膜３３の左側側壁には、残留第１および残留第２ライナー窒化膜３８Ａ、４０Ａと、スペーサ４１Ｂと、ドープドエッチング障壁膜４２Ａとが残留し、ハードマスク窒化膜３３の右側側壁には、残留第１および残留第２ライナー窒化膜３８Ａ、４０Ａだけが残留する。ドープドエッチング障壁膜４２Ａは、ハードマスク窒化膜３３の上部面にも残留する。
【００４６】
図２Ｋに示したように、エッチバックによって残留第１ギャップフィル膜３９Ａを一定深さエッチングし、最終第１ギャップフィル膜３９Ｂを形成する。これに伴い活性領域１０１の一側の側壁トレンチ４４が一定高さを有して開口（形成）される。ここで、ドープドエッチング障壁膜４２Ａがポリシリコン膜であるため、残留第１ギャップフィル膜３９Ａのエッチング時に同時に除去される。したがって、側壁トレンチ４４を開口させるエッチング工程によって、ハードマスク窒化膜３３の両側側壁および上部面には残留第１および最終第２ライナー窒化膜３８Ａ、４０Ｂが残留し、左側側壁にはさらにスペーサ４１Ｂが残留することになる。
【００４７】
側壁トレンチ４４形成のためのエッチング工程時に、スペーサ４１Ｂがエッチング障壁の役割を十分に果たすため、残留第１ギャップフィル膜３９Ａを選択的にエッチングすることができる。最終第２ライナー窒化膜４０Ｂの隅の部分４０Ｃは、残留第１ギャップフィル膜３９Ａのエッチバック時に取り除かれることもある。この時、残留第１ギャップフィル膜３９Ａは、後続の側壁コンタクトが形成される位置までエッチングされる。
【００４８】
上述のように残留第１ギャップフィル膜３９Ａをエッチバックすると、隣接する活性領域１０１の一側側壁を露出させる側壁トレンチ４４（Ｓｉｄｅ ｔｒｅｎｃｈ）を提供する最終第１ギャップフィル膜３９Ｂだけ残留する。
【００４９】
図２Ｌに示したように、最終第２ライナー窒化膜４０Ｂを洗浄工程によって除去する。この時、残留第１ライナー窒化膜３８Ａも除去される。これに伴い、ハードマスク窒化膜３３の両側側壁と上部面、すなわちハードマスク窒化膜３３の突出部に隣接する残留第１ライナー窒化膜３８Ａがすべて除去される。併せて、残留する最終第１ライナー窒化膜３８Ｂは、最終第１ギャップフィル膜３９Ｂと接触する形態で残留する。活性領域１０１の側壁に側壁酸化膜３７を残留させて残留第１ライナー窒化膜３８Ａを除去する時には、湿式洗浄を適用したり酸化膜に対して選択比を有する乾燥式洗浄を適用することができる。
【００５０】
図２Ｍに示したように、最終第１ギャップフィル膜３９Ｂを除去した後に、全面に第２ギャップフィル膜４５をギャップフィルする。ここで、第２ギャップフィル膜４５はアンドープドポリシリコン膜を含むことができる。
【００５１】
続いて、ＣＭＰなどの方法を利用して、ハードマスク窒化膜３３の表面が露出するまで第２ギャップフィル膜４５を平坦化し、連続して、一定の高さが残留するようにエッチバックする。その結果、残留第２ギャップフィル膜４５Ａが一定高さを有して残留する。特に残留第２ギャップフィル膜４５Ａのエッチバック深さは、後続の側壁コンタクトが形成される空間を限定する高さとなる。すなわち、残留第２ギャップフィル膜４５Ａをエッチバックすれば、ハードマスク窒化膜３３と活性領域１０１の両側側壁の一部が露出する。もちろん、活性領域１０１の側壁には依然として側壁酸化膜３７が残留する。活性領域１０１の側壁とは、活性領域１０１の側面に形成された膜（ここでは側壁酸化膜３７）を含む意味である。
【００５２】
続いて、図２Ｎに示したように、全面に第３ライナー窒化膜（４６）を形成した後、これを残留第２ギャップフィル膜４５Ａの表面が露出するように選択的にエッチングし、第３ライナー窒化膜４６を形成する。これに伴い、活性領域１０１の右側側壁には、側壁酸化膜３７と第３ライナー窒化膜４６の二重絶縁膜構造が形成される。活性領域１０１の左側側壁には、側壁酸化膜３７、最終第２ライナー窒化膜３８Ｂおよび第３ライナー窒化膜４６の三重絶縁膜構造が形成される。
【００５３】
第３ライナー窒化膜４６はＤＣＳ（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）とＮＨ３の雰囲気で６００〜８００℃の温度と０．１〜６Ｔｏｒｒの圧力下で形成する。
【００５４】
続いて、残留第２ギャップフィル膜４５Ａを除去する。これに伴い、活性領域１０１の一側側壁（Ｏｎｅ ｓｉｄｅ）の一部にライン状の開口部４７（Ｌｉｎｅ ｔｙｐｅ ｏｐｅｎｉｎｇ）が形成される。ここで、開口部４７は、最終第１ライナー窒化膜３８Ｂと第３ライナー窒化膜４６との間の第２ギャップフィル膜４５Ａが除去された空間であり、この開口部４７の線幅は第２ギャップフィル膜の厚さによって決定される。
【００５５】
図２Ｏに示したように、開口部４７により露出している側壁酸化膜３７を選択的に除去する。これに伴い、活性領域１０１の一側側壁には、活性領域１０１の一部をライン状に露出させるコンタクト領域４８が形成される。コンタクト領域４８では、活性領域１０１が直接露出している。コンタクト領域４８を形成するために側壁酸化膜３７は洗浄によって除去することができる。例えば、ＨＦ、ＢＯＥなどを利用して湿式洗浄すれば、周辺のライナー窒化膜を損傷させず、側壁酸化膜３７を選択的に除去することができる。コンタクト領域４８が形成されることによって、側壁酸化膜３７は図面符号３７Ａのように残留する。
【００５６】
図２Ｐに示したように、コンタクト領域４８に埋込まれる側壁コンタクト１０２を形成する。ここで、側壁コンタクト１０２は金属シリサイドを含むことができる。例えば、金属シリサイドは、チタニウムシリサイド（ＴｉＳｉ２）、コバルトシリサイド（ＣｏＳｉ２）、ニッケルシリサイド（ＮｉＳｉ）等がある。高温の後続熱工程による劣化を防止するためには熱的安定性がさらに強いコバルトシリサイド（ＣｏＳｉ２）を選択するのが好ましい。
【００５７】
上述したところによれば、側壁コンタクト１０２は、活性領域１０１の一側側壁だけに形成される単一側壁コンタクト（Ｏｎｅ ｓｉｄｅ ｃｏｎｔａｃｔ）構造となる。
【００５８】
図示していないが、側壁コンタクト１０２の形成前に、セル接合（Ｃｅｌｌ ｊｕｎｃｔｉｏｎ）をあらかじめ形成することができる。セル接合は、ドーパントがドープされたポリシリコン膜を蒸着した後、熱処理をして拡散させることにより形成することができる。また、セル接合は、アンドープドポリシリコン膜の蒸着、イオン注入によるドーパント注入、および、熱処理の順序で行い形成することもできる。
【００５９】
図２Ｑに示したように、側壁コンタクト１０２が形成された構造体の全面にビットライン導電膜（１０３）を蒸着する。この時、ビットライン導電膜は活性領域１０１の間のトレンチ３６をギャップフィルするように全面に蒸着する。ビットライン導電膜は、チタニウム窒化膜（ＴｉＮ）、またはタングステン膜（Ｗ）等の金属膜を備える。例えば、ビットライン導電膜は、チタニウム窒化膜とタングステン膜を積層（ＴｉＮ／Ｗ）し、形成することができる。
【００６０】
続いて、側壁コンタクト１０２に接する高さまでビットライン導電膜を除去する。これにより、側壁コンタクト１０２に接触する埋込みビットライン１０３が形成される。ここで、埋込みビットライン１０３は活性領域１０１と並んで配列され、活性領域１０１と埋込みビットライン１０３は側壁コンタクト１０２によって電気的に連結される。
【００６１】
上述のように、埋込みビットライン１０３は、金属膜で形成された金属ビットライン（Ｍｅｔａｌ ｂｉｔｌｉｎｅ）であるため抵抗が低く、また活性領域１０１間のトレンチ３６内部を一部埋込む形態になるため、埋込みビットラインとなる。本実施形態は、従来技術と異なり、埋込みビットラインを互いに分離させるためのトレンチ工程が不要である。さらに、本実施形態は、１セル１ビットライン構造を有するため、４Ｆ２以下のデザインルールに適用でき、高集積化が可能となる。
【００６２】
上述した実施形態によれば、本発明は酸化膜を利用したスペーサを利用することによって側壁トレンチ形成時に十分なバリアの役割をすることができ、側壁トレンチを、ポリシリコン膜を酸化させて形成する場合よりも良好な均一度で形成することができる。
【００６３】
また、酸化膜を利用したスペーサ形成後に、アンドープドポリシリコン膜蒸着およびチルトイオン注入を行った後、アンドープドポリシリコン膜だけの湿式エッチングを行うことによって、アンドープドポリシリコン膜とドープドポリシリコン膜の選択比が低くてもパターン形成に多くの影響を与えないために有利である。
【００６４】
また、本発明はポリシリコン膜を酸化させる工程を省略することによって工程時間および費用の節減が可能である。
【００６５】
結局、本発明は工程の単純化、パターンの均一度向上、そして膜質間の高い選択比を得ることができる。
【００６６】
一方、他の実施形態で、酸化膜を利用してスペーサを形成せず、アンドープドポリシリコン膜蒸着およびチルトイオン注入によって、ドープドエッチング障壁膜を形成し、その後、湿式洗浄によってアンドープドエッチング障壁膜を除去した後、残留するドープドエッチング障壁膜だけをエッチングバリアとして利用して側壁部を形成させることもできる。しかし、この場合にはチルトイオン注入を利用するのに伴いドープされる部分とドープされない部分の線幅調節（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ Ｃｏｎｔｒｏｌ）が難しい。これに伴い、側壁部の深さを均一に形成しづらく、これは後続コンタクト領域の位置が不均一になる原因となる。
【００６７】
したがって、本発明は図２Ｋに示されたように、酸化膜を含むスペーサ４１Ｂを利用して側壁トレンチ４４を形成することによって、側壁トレンチ４４の深さを均一に形成することができる。これによって後続コンタクト領域（図２Ｏの４８）が形成される位置が均一となる。
【００６８】
以上で説明した本発明は、前述した実施形態および添付された図面によって、限定されるものではなく、本発明の技術的思想に外れない範囲内で色々な置換、変形および変更が可能であるということが本発明が属する技術分野で通常の知識を有する者にあって明白であろう。
【符号の説明】
【００６９】
３１Ａ 半導体基板
３２ パッド膜
３３ ハードマスク窒化膜
３６ トレンチ
３７、３７Ａ 側壁酸化膜
３８Ａ、３８Ｂ 第１ライナー窒化膜
３９、３９Ａ、３９Ｂ 第１ギャップフィル膜
４０、４０Ａ 第２ライナー窒化膜
４１Ａ スペーサ
４２Ａ ドープドエッチング障壁膜
４４ 側壁トレンチ
４５Ａ 第２ギャップフィル膜
４６ 第３ライナー窒化膜
４８ コンタクト領域
１０１ 活性領域
１０２ 側壁コンタクト
１０３ 埋込みビットライン
【特許請求の範囲】
【請求項１】
ハードマスク膜をバリアとして半導体基板をエッチングし、複数の活性領域を画定するトレンチを形成するステップと、
前記ハードマスク膜が突出部となるように前記トレンチ内部を一部ギャップフィルするギャップフィル膜を形成するステップと、
前記突出部の両側側壁を覆うスペーサを形成するステップと、
ドープドエッチング障壁膜をエッチングバリアとして前記スペーサのうち何れか１つのスペーサを除去するステップと、
残留する前記スペーサをエッチングバリアとして前記ギャップフィル膜をエッチングし、前記活性領域の一側側壁を露出させる側壁トレンチを形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記ドープドエッチング障壁膜は、ドープドポリシリコン膜を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ドープドエッチング障壁膜は、
アンドープドポリシリコン膜蒸着、チルトイオン注入および湿式エッチングによって前記スペーサのうち何れか１つのスペーサを覆う形態で形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記チルトイオン注入は、ボロン（Ｂ）をドーパントとして使用することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記スペーサを形成するステップは、
前記ギャップフィル層の形成後、前記突出部を含んだ全面に絶縁膜を形成するステップと、
スペーサエッチングによって前記絶縁膜をエッチングし、前記突出部の両側側壁にスペーサを形成するステップと、
を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜は、酸化膜を備えることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記酸化膜は、常温ないし４００℃の温度で蒸着されることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記酸化膜は、化学気相蒸着法（ＣＶＤ）または原子層蒸着法（ＡＬＤ）を利用して蒸着されることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記スペーサエッチングは、
フッ化炭素系列のガスと酸素ガスをメインガスとして使用することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項１０】
前記スペーサエッチング時、
Ｎ２，ＣＯＳ、ＳＯ２，ＣＯ及びＡｒのうち何れか１つのガスを添加ガスとして使用することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記スペーサエッチング後に、
残留物除去のための湿式洗浄を行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項１２】
前記湿式洗浄は、
ＮＨ４ＯＨ、Ｈ２ＳＯ４及びＨ２Ｏ２のうち何れか１つを利用することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記スペーサを形成する前に、
前記ギャップフィル層形成後、前記突出部を含んだ全面にライナー窒化膜をあらかじめ形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１４】
前記側壁トレンチを形成するステップの後に、
前記側壁トレンチによって露出した活性領域の一側側壁に対し、前記活性領域の一部を露出させるコンタクト領域を形成するステップと、
前記コンタクト領域に埋込まれる側壁コンタクトを形成するステップと、
前記側壁コンタクトに連結して前記側壁トレンチの一部に埋込まれる埋込みビットラインを形成するステップと、
をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１】
ハードマスク膜をバリアとして半導体基板をエッチングし、複数の活性領域を画定するトレンチを形成するステップと、
前記ハードマスク膜が突出部となるように前記トレンチ内部を一部ギャップフィルするギャップフィル膜を形成するステップと、
前記突出部の両側側壁を覆うスペーサを形成するステップと、
ドープドエッチング障壁膜をエッチングバリアとして前記スペーサのうち何れか１つのスペーサを除去するステップと、
残留する前記スペーサをエッチングバリアとして前記ギャップフィル膜をエッチングし、前記活性領域の一側側壁を露出させる側壁トレンチを形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記ドープドエッチング障壁膜は、ドープドポリシリコン膜を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ドープドエッチング障壁膜は、
アンドープドポリシリコン膜蒸着、チルトイオン注入および湿式エッチングによって前記スペーサのうち何れか１つのスペーサを覆う形態で形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記チルトイオン注入は、ボロン（Ｂ）をドーパントとして使用することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記スペーサを形成するステップは、
前記ギャップフィル層の形成後、前記突出部を含んだ全面に絶縁膜を形成するステップと、
スペーサエッチングによって前記絶縁膜をエッチングし、前記突出部の両側側壁にスペーサを形成するステップと、
を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜は、酸化膜を備えることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記酸化膜は、常温ないし４００℃の温度で蒸着されることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記酸化膜は、化学気相蒸着法（ＣＶＤ）または原子層蒸着法（ＡＬＤ）を利用して蒸着されることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記スペーサエッチングは、
フッ化炭素系列のガスと酸素ガスをメインガスとして使用することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項１０】
前記スペーサエッチング時、
Ｎ２，ＣＯＳ、ＳＯ２，ＣＯ及びＡｒのうち何れか１つのガスを添加ガスとして使用することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記スペーサエッチング後に、
残留物除去のための湿式洗浄を行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項１２】
前記湿式洗浄は、
ＮＨ４ＯＨ、Ｈ２ＳＯ４及びＨ２Ｏ２のうち何れか１つを利用することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記スペーサを形成する前に、
前記ギャップフィル層形成後、前記突出部を含んだ全面にライナー窒化膜をあらかじめ形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１４】
前記側壁トレンチを形成するステップの後に、
前記側壁トレンチによって露出した活性領域の一側側壁に対し、前記活性領域の一部を露出させるコンタクト領域を形成するステップと、
前記コンタクト領域に埋込まれる側壁コンタクトを形成するステップと、
前記側壁コンタクトに連結して前記側壁トレンチの一部に埋込まれる埋込みビットラインを形成するステップと、
をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図２Ｉ】
【図２Ｊ】
【図２Ｋ】
【図２Ｌ】
【図２Ｍ】
【図２Ｎ】
【図２Ｏ】
【図２Ｐ】
【図２Ｑ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図２Ｉ】
【図２Ｊ】
【図２Ｋ】
【図２Ｌ】
【図２Ｍ】
【図２Ｎ】
【図２Ｏ】
【図２Ｐ】
【図２Ｑ】
【公開番号】特開２０１１−９６９９９（Ｐ２０１１−９６９９９Ａ）
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願番号】特願２０１０−３２６６６（Ｐ２０１０−３２６６６）
【出願日】平成２２年２月１７日（２０１０．２．１７）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２３年５月１２日（２０１１．５．１２）
【国際特許分類】
【出願日】平成２２年２月１７日（２０１０．２．１７）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]