半導体装置及び半導体装置の製造方法
【課題】アニール時の酸化剤の拡散によるゲート電極の酸化を抑制する。
【解決手段】半導体基板の活性領域にゲートトレンチを形成する工程と、前記半導体基板の活性領域上及びゲートトレンチ内にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の前記ゲートトレンチの開口縁近傍における窒素濃度が、前記ゲートトレンチの底部近傍における窒素濃度よりも高濃度となるように、プラズマ窒化処理によって前記ゲート絶縁膜に窒素を導入する窒化工程と、前記ゲートトレンチを埋めて前記ゲート絶縁膜を覆うようにゲート電極層を積層してから、前記ゲート電極層をエッチングによりパターニングしてゲート電極を形成するゲート電極形成工程と、前記ゲート電極層のエッチングによって露出した前記活性領域をアニールするアニール工程と、を具備してなることを特徴とする半導体装置の製造方法を採用する。
【解決手段】半導体基板の活性領域にゲートトレンチを形成する工程と、前記半導体基板の活性領域上及びゲートトレンチ内にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の前記ゲートトレンチの開口縁近傍における窒素濃度が、前記ゲートトレンチの底部近傍における窒素濃度よりも高濃度となるように、プラズマ窒化処理によって前記ゲート絶縁膜に窒素を導入する窒化工程と、前記ゲートトレンチを埋めて前記ゲート絶縁膜を覆うようにゲート電極層を積層してから、前記ゲート電極層をエッチングによりパターニングしてゲート電極を形成するゲート電極形成工程と、前記ゲート電極層のエッチングによって露出した前記活性領域をアニールするアニール工程と、を具備してなることを特徴とする半導体装置の製造方法を採用する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ゲートトレンチ構造を有する半導体装置を製造するには、まず、シリコン基板上に素子分離領域と活性領域を形成する。活性領域は、素子分離領域によって互いに分離された領域である。素子分離領域は、シリコン基板上に素子分離用のトレンチを形成した後、このトレンチ内にシリコン酸化膜を例えばＣＶＤ（Chemical Vapor Deposition）法によって堆積させることで形成される。
【０００３】
次に、活性領域と交差する直線状のゲートトレンチを形成する。ゲートトレンチは、シリコン窒化膜をハードマスクとするフォトリソグラフィ及びドライエッチングにより半導体基板の活性領域に形成される。その後、ゲートトレンチの内壁にゲート酸化膜を形成し、さらにゲートトレンチ内にポリシリコン膜、タングステン等のゲート電極材料を埋設することによりトレンチゲートが作成される。このようにしてトレンチゲートを有する半導体装置が得られる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−８５６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の方法において、ゲート絶縁膜を形成した後に、ゲート電極材料を基板全面に堆積してからリソグラフィ及びドライエッチングによりゲート電極に加工するが、この時、ゲート電極以外のシリコン基板表面は、ドライエッチングによるダメージを受ける。これを回復するために従来は酸化処理（アニール）を行っていた。しかし、酸化処理を行うと、ゲート絶縁膜中の酸化剤がゲート電極に拡散して、ゲート電極とシリコン基板とが重なり合う領域においてゲート電極の端部の酸化膜厚が増大するゲートバーズビークが発生する。ゲートバーズビークは、ストレスを増大させリーク電流増大の原因となる。酸化剤の拡散を抑制するためには、ゲート絶縁膜中に高濃度の窒素を導入すればよいが、ゲート絶縁膜全体の窒素濃度を高めると、トレンチ内のチャネル部分において界面準位が増大する問題がある。また、窒素濃度をトレンチの深さ方向全体に渡って高めた場合は、トレンチ下部のチャネル領域においてゲート絶縁膜の膜質が低下して信頼性が劣化する問題がある。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、半導体基板の活性領域にゲートトレンチを形成する工程と、前記半導体基板の活性領域上及びゲートトレンチ内にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の前記ゲートトレンチの開口縁近傍における窒素濃度が、前記ゲートトレンチの底部近傍における窒素濃度よりも高濃度となるように、プラズマ窒化処理によって前記ゲート絶縁膜に窒素を導入する窒化工程と、前記ゲートトレンチを埋めて前記ゲート絶縁膜を覆うようにゲート電極層を積層してから、前記ゲート電極層をエッチングによりパターニングしてゲート電極を形成するゲート電極形成工程と、前記ゲート電極層のエッチングによって露出した前記活性領域をアニールするアニール工程と、を具備してなることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ゲート絶縁膜の窒化工程において、ゲートトレンチの開口縁近傍における窒素濃度をゲートトレンチの底部近傍における窒素濃度よりも高濃度とするので、基板ダメージ回復のためのアニール工程時に、酸化剤の拡散によるゲート電極の酸化を抑制ができる。これにより、良好なＤＲＡＭの“１”情報保持特性が得られる。また、ゲートトレンチの底部におけるゲート絶縁膜のダメージが減少する結果、ゲートリークを低減できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置を示す断面図である。
【図２】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図３】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図４】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図５】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図６】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図７】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図８】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図９】ＤＲＡＭの“１”情報保持時間と良品率との関係を示すグラフである。
【図１０】ゲート電圧とゲートリーク電流との関係を示すグラフである。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態であるゲートトレンチ構造を備えるＤＲＡＭのセルトランジスタからなる半導体装置を図面を参照して詳述する。
図１は、ゲートトレンチを備えるＤＲＡＭのセルトランジスタからなる半導体装置を示す断面図である。図１において、符号１０は、半導体基板としてのシリコン基板である。シリコン基板１０には、素子分離用のトレンチ１６が設けられ、トレンチ１６には酸化シリコン等からなる埋込絶縁層２０が形成されている。このようにして埋込絶縁層２０からなる素子分離領域が形成されている。また、埋込絶縁層２０に区画されたシリコン基板１０に活性領域２２が形成される。すなわち、埋込絶縁層２０は、活性領域２２を囲むように配置される。
【００１０】
活性領域２２には、２つのトレンチ２６が形成される。トレンチ２６は、ゲート電極を構成するゲートトレンチである。ゲートトレンチ２６は、開口縁２８ｃと、側壁面２８ａ及び底面２８ｂからなる内壁面を有する。ゲートトレンチ２６の開口縁２８ｃ、側壁面２８ａ及び底面２８ｂからなる内壁面には、ゲート絶縁膜２８が設けられる。トレンチ２６内のゲート絶縁膜２８は、開口縁２８ｃを介してシリコン基板１０の主表面１０ａ、すなわち活性領域２２の上まで延出している。ゲート絶縁膜２８は、酸化シリコンや高融点金属の酸化物に、窒素が導入されて構成されている。高融点金属の酸化物としては、アルミニウム、タンタル、ジルコニウム、ハーフニウム等の酸化物を例示できる。
【００１１】
また、ゲート電極４０は、ポリシリコン膜３４とタングステン等の金属膜３６との積層構造から構成される。ゲート電極４０の上には、絶縁膜としてシリコン窒化膜３８が積層されている。ゲート電極４０は、その一部がゲートトレンチ２６に充填されている。すなわち、ゲートトレンチ２６にはその内部を完全に満たすようにポリシリコン膜３４が充填され、更にポリシリコン膜３４の上に例えばタングステン等の金属膜３６が堆積されている。さらにゲート電極４０には、ゲートトレンチ２６の開口縁２８ｃ上に載置される当座部３０が延出形成されている。ゲート電極４０は、活性領域２２の長手方向と直交する方向に配列される。ゲート電極４０はポリシリコン膜３４と金属膜３６の積層構造に限らず、ポリシリコン膜の単層構造でも良い。
【００１２】
また、活性領域２２には、ゲートトレンチ２６の両側に隣接する不純物拡散領域４２が形成されている。不純物拡散領域４２は、トランジスタのソース領域またはドレイン領域となるものであり、層間絶縁層４４を貫通するコンタクトプラグ４８に接続されている。コンタクトプラグ４８は、図示しないビット線及びキャパシタに接続されている。
【００１３】
次に、ゲート絶縁膜２８には、窒素あるいは窒素とアルゴンとの混合ガスの雰囲気でプラズマにより窒素が導入されている。ゲート絶縁膜２８全体の窒素濃度は均一ではなく、ゲートトレンチの開口縁２８ｃ近傍における窒素濃度が、ゲートトレンチの底部２８ｂ近傍における窒素濃度よりも高濃度となっている。すなわち、活性領域２２上及びゲートトレンチの開口縁２８ｃ近傍の領域に、高窒素濃度領域３２が形成される。この窒素の導入に際して、反応容器の圧力、電源のパワー等を調整し、帯電した窒化種の生成を所望の比率にすることで、開口縁２８ｃ近傍における窒素濃度を、ゲートトレンチの底部２８ｂ近傍における窒素濃度の１０倍以上に設定できる。ゲート絶縁膜２８のうち、活性領域２２上、ゲートトレンチ２６の開口縁２８ｃ近傍の領域及びゲート電極４０の当座部３０と接する領域における窒素濃度は、例えば１５〜２０ａｔ％である。ゲート電極４０の当座部３０に接する部分の窒素濃度を高くすることで、ゲート電極４０のポリシリコン膜３４に対する酸化剤の拡散が抑制されて、ポリシリコン膜３４の酸化を抑制できる。また、ゲートトレンチの底部２８ｂにおける窒素濃度を低くすることで、底部２８ｂにおけるゲート絶縁膜２８の帯電による劣化を抑制できる。
【００１４】
以下、図２乃至図８を参照して、トレンチゲート構造を有するＤＲＡＭのセルトランジスタからなる半導体装置の製造方法を詳述する。
図２に示すように、素子分離用のトレンチ１６に素子分離用の埋込絶縁層２０が充填されたシリコン基板１０を用意し、埋込絶縁層２０によって囲まれた活性領域２２に、ゲートトレンチ２６を設ける。
【００１５】
次に、図３に示すように、ゲートトレンチ２６の開口縁２８ｃ、側壁面２８ａ及び底面２８ｂからなる内壁面、並びに活性領域２２上にゲート絶縁膜２８を形成する。すなわち、ゲート絶縁膜２８は、ゲートトレンチ２６の内壁面及び活性領域２２の全面に形成する。
ゲート絶縁膜２８は例えば熱酸化法で形成することができる。
【００１６】
次に、ゲート絶縁膜２８に窒素プラズマを暴露させて、ゲート絶縁膜２８に窒素を導入する（窒化工程）。この導入に際して、反応容器の圧力、電源のパワー等を調整し、帯電した窒化種の生成を所望の比率にすることで、ゲート絶縁膜２８のうち、活性領域２２上及びゲートトレンチ２８の開口縁２８ｃに隣接する領域における窒素濃度を、トレンチの底面２８ｂにおけるゲート絶縁膜２８中の窒素濃度の１０倍以上の高濃度にする。窒素プラズマの暴露は、窒素ガスもしくは窒素及びアルゴンの混合ガスを用い、３０Ｐａ以上の圧力で行う。３０Ｐａ未満では、ゲート絶縁膜２８に十分な窒素濃度差を形成できない。このようにして、図４に示すように、ゲート絶縁膜２８のうち、活性領域２２上及びゲートトレンチの開口縁２８ｃ近傍の領域に、高窒素濃度領域３２が形成される。高窒素濃度領域３２における窒素濃度は、１５〜２０ａｔ％になる。
【００１７】
次に、ゲート電極４０を形成する。ゲート電極４０の形成では、まず図５に示すように、リンＰ等のＮ型不純物がドープされたポリシリコン膜（ドープドポリシリコン膜）３４及びタングステン等の金属膜３６を順次堆積させる。ここで、ポリシリコン膜３４の形成にはＣＶＤ法を用いることができ、その膜厚としては、ゲートトレンチ２６が完全に埋まる程度の膜厚に設定する必要がある。一方、金属膜３６はスパッタリングにより形成することができる。金属膜３６は、５〜３０ｎｍ程度の膜厚を有することが好ましい。更に、金属膜３６上にシリコン窒化膜３８を形成する。
【００１８】
次に、図６に示すように、シリコン窒化膜３８をパターニングしてマスクとして用い、ドープドポリシリコン膜３４及びタングステン等の金属膜３６をドライエッチングすることにより、ポリシリコン膜３４及びタングステン膜３６からなるゲート電極４０を形成する。ゲート電極４０をパターンニングする際のドライエッチングは、臭化水素と塩素の混合ガスを用いて行われる。
【００１９】
この時のドライエッチングによって、ゲート絶縁膜２８のうち、ゲート電極４０に覆われていない部分の高窒素濃度領域３２が除去される。一方、ゲート電極４０の当座部３０に接するゲート絶縁膜２８には高窒素濃度領域３２が残され、窒素濃度が高いまま維持される。
【００２０】
続いて、露出したゲート絶縁膜２８に対して酸素と水素を含む雰囲気中で酸化処理（アニール処理）を行い、トレンチの開口縁２８ｃの酸化膜厚の増加を制御しながら活性領域２２の表面酸化を進行させる。アニールは、９００℃で水素と水との混合ガスを用いて行い、例えば厚さ２ｎｍのシリコン酸化膜を成長させる。これにより、ゲート電極４０の形成時のドライエッチングによるシリコン基板１０のダメージを回復させることができる。
【００２１】
その後、図７に示すように、ソース領域またはドレイン領域となる不純物拡散領域４２を形成する。その後、層間絶縁膜４４、コンタクト孔４６、コンタクトプラグ４８等を周知の方法でそれぞれ形成することにより、図８に示すようなトレンチゲート構造を有するセルトランジスタが完成する。
【００２２】
本実施形態の半導体装置の製造方法によれば、ゲート電極４０の当座部３０に接する部分の窒素濃度を高くすることで、ダメージ回復のためのアニールにおいて、ゲート電極４０のポリシリコン膜３４に対する酸化剤の拡散が抑制され、ゲート電極４０の酸化を抑制できる。また、ゲートトレンチの底部２８ｂにおける窒素濃度を低くすることで、帯電による底部２８ｂにおけるゲート絶縁膜２８の劣化を抑制できる。
【実施例】
【００２３】
図２〜図８の場合と同様にして、窒素が導入されたゲート絶縁膜を有する実施例１のＤＲＡＭ（半導体装置）を製造した。窒素の導入条件は、３０Ｐａの窒素雰囲気中でプラズマを発生させ、このプラズマをゲート絶縁膜に暴露させることで導入した。
また、窒素の導入条件として、１０Ｐａの窒素雰囲気中でプラズマを発生させ、このプラズマをゲート絶縁膜に暴露させたこと以外は、実施例と同様にして、比較例のＤＲＡＭ（半導体装置）を製造した。
【００２４】
実施例の半導体装置は、比較例に比べて、図９に示すように、ＤＲＡＭの“１”情報保持時間に及ぼす良品率が改善し、また、図１０に示すように、ゲート電圧に及ぼすゲートリーク電流が低減された。ゲートリーク電流の低減は、窒化によるゲート絶縁膜のダメージが、ゲートトレンチの底部において抑制されたためと考えられる。
【符号の説明】
【００２５】
１０…シリコン基板（半導体基板）、２０…埋込絶縁層（素子分離領域）、２２…活性領域、２６…ゲートトレンチ、２８…ゲート絶縁膜、２８ａ…側壁面、２８ｂ…底面、２８ｃ…開口縁、３０…当座部、３２…高窒素濃度領域、４０…ゲート電極、４２…不純物拡散領域
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ゲートトレンチ構造を有する半導体装置を製造するには、まず、シリコン基板上に素子分離領域と活性領域を形成する。活性領域は、素子分離領域によって互いに分離された領域である。素子分離領域は、シリコン基板上に素子分離用のトレンチを形成した後、このトレンチ内にシリコン酸化膜を例えばＣＶＤ（Chemical Vapor Deposition）法によって堆積させることで形成される。
【０００３】
次に、活性領域と交差する直線状のゲートトレンチを形成する。ゲートトレンチは、シリコン窒化膜をハードマスクとするフォトリソグラフィ及びドライエッチングにより半導体基板の活性領域に形成される。その後、ゲートトレンチの内壁にゲート酸化膜を形成し、さらにゲートトレンチ内にポリシリコン膜、タングステン等のゲート電極材料を埋設することによりトレンチゲートが作成される。このようにしてトレンチゲートを有する半導体装置が得られる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−８５６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の方法において、ゲート絶縁膜を形成した後に、ゲート電極材料を基板全面に堆積してからリソグラフィ及びドライエッチングによりゲート電極に加工するが、この時、ゲート電極以外のシリコン基板表面は、ドライエッチングによるダメージを受ける。これを回復するために従来は酸化処理（アニール）を行っていた。しかし、酸化処理を行うと、ゲート絶縁膜中の酸化剤がゲート電極に拡散して、ゲート電極とシリコン基板とが重なり合う領域においてゲート電極の端部の酸化膜厚が増大するゲートバーズビークが発生する。ゲートバーズビークは、ストレスを増大させリーク電流増大の原因となる。酸化剤の拡散を抑制するためには、ゲート絶縁膜中に高濃度の窒素を導入すればよいが、ゲート絶縁膜全体の窒素濃度を高めると、トレンチ内のチャネル部分において界面準位が増大する問題がある。また、窒素濃度をトレンチの深さ方向全体に渡って高めた場合は、トレンチ下部のチャネル領域においてゲート絶縁膜の膜質が低下して信頼性が劣化する問題がある。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、半導体基板の活性領域にゲートトレンチを形成する工程と、前記半導体基板の活性領域上及びゲートトレンチ内にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の前記ゲートトレンチの開口縁近傍における窒素濃度が、前記ゲートトレンチの底部近傍における窒素濃度よりも高濃度となるように、プラズマ窒化処理によって前記ゲート絶縁膜に窒素を導入する窒化工程と、前記ゲートトレンチを埋めて前記ゲート絶縁膜を覆うようにゲート電極層を積層してから、前記ゲート電極層をエッチングによりパターニングしてゲート電極を形成するゲート電極形成工程と、前記ゲート電極層のエッチングによって露出した前記活性領域をアニールするアニール工程と、を具備してなることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ゲート絶縁膜の窒化工程において、ゲートトレンチの開口縁近傍における窒素濃度をゲートトレンチの底部近傍における窒素濃度よりも高濃度とするので、基板ダメージ回復のためのアニール工程時に、酸化剤の拡散によるゲート電極の酸化を抑制ができる。これにより、良好なＤＲＡＭの“１”情報保持特性が得られる。また、ゲートトレンチの底部におけるゲート絶縁膜のダメージが減少する結果、ゲートリークを低減できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置を示す断面図である。
【図２】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図３】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図４】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図５】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図６】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図７】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図８】本発明の実施形態のＤＲＡＭのセルトランジスタからなる半導体装置の製造工程の一部を示す略断面図である。
【図９】ＤＲＡＭの“１”情報保持時間と良品率との関係を示すグラフである。
【図１０】ゲート電圧とゲートリーク電流との関係を示すグラフである。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態であるゲートトレンチ構造を備えるＤＲＡＭのセルトランジスタからなる半導体装置を図面を参照して詳述する。
図１は、ゲートトレンチを備えるＤＲＡＭのセルトランジスタからなる半導体装置を示す断面図である。図１において、符号１０は、半導体基板としてのシリコン基板である。シリコン基板１０には、素子分離用のトレンチ１６が設けられ、トレンチ１６には酸化シリコン等からなる埋込絶縁層２０が形成されている。このようにして埋込絶縁層２０からなる素子分離領域が形成されている。また、埋込絶縁層２０に区画されたシリコン基板１０に活性領域２２が形成される。すなわち、埋込絶縁層２０は、活性領域２２を囲むように配置される。
【００１０】
活性領域２２には、２つのトレンチ２６が形成される。トレンチ２６は、ゲート電極を構成するゲートトレンチである。ゲートトレンチ２６は、開口縁２８ｃと、側壁面２８ａ及び底面２８ｂからなる内壁面を有する。ゲートトレンチ２６の開口縁２８ｃ、側壁面２８ａ及び底面２８ｂからなる内壁面には、ゲート絶縁膜２８が設けられる。トレンチ２６内のゲート絶縁膜２８は、開口縁２８ｃを介してシリコン基板１０の主表面１０ａ、すなわち活性領域２２の上まで延出している。ゲート絶縁膜２８は、酸化シリコンや高融点金属の酸化物に、窒素が導入されて構成されている。高融点金属の酸化物としては、アルミニウム、タンタル、ジルコニウム、ハーフニウム等の酸化物を例示できる。
【００１１】
また、ゲート電極４０は、ポリシリコン膜３４とタングステン等の金属膜３６との積層構造から構成される。ゲート電極４０の上には、絶縁膜としてシリコン窒化膜３８が積層されている。ゲート電極４０は、その一部がゲートトレンチ２６に充填されている。すなわち、ゲートトレンチ２６にはその内部を完全に満たすようにポリシリコン膜３４が充填され、更にポリシリコン膜３４の上に例えばタングステン等の金属膜３６が堆積されている。さらにゲート電極４０には、ゲートトレンチ２６の開口縁２８ｃ上に載置される当座部３０が延出形成されている。ゲート電極４０は、活性領域２２の長手方向と直交する方向に配列される。ゲート電極４０はポリシリコン膜３４と金属膜３６の積層構造に限らず、ポリシリコン膜の単層構造でも良い。
【００１２】
また、活性領域２２には、ゲートトレンチ２６の両側に隣接する不純物拡散領域４２が形成されている。不純物拡散領域４２は、トランジスタのソース領域またはドレイン領域となるものであり、層間絶縁層４４を貫通するコンタクトプラグ４８に接続されている。コンタクトプラグ４８は、図示しないビット線及びキャパシタに接続されている。
【００１３】
次に、ゲート絶縁膜２８には、窒素あるいは窒素とアルゴンとの混合ガスの雰囲気でプラズマにより窒素が導入されている。ゲート絶縁膜２８全体の窒素濃度は均一ではなく、ゲートトレンチの開口縁２８ｃ近傍における窒素濃度が、ゲートトレンチの底部２８ｂ近傍における窒素濃度よりも高濃度となっている。すなわち、活性領域２２上及びゲートトレンチの開口縁２８ｃ近傍の領域に、高窒素濃度領域３２が形成される。この窒素の導入に際して、反応容器の圧力、電源のパワー等を調整し、帯電した窒化種の生成を所望の比率にすることで、開口縁２８ｃ近傍における窒素濃度を、ゲートトレンチの底部２８ｂ近傍における窒素濃度の１０倍以上に設定できる。ゲート絶縁膜２８のうち、活性領域２２上、ゲートトレンチ２６の開口縁２８ｃ近傍の領域及びゲート電極４０の当座部３０と接する領域における窒素濃度は、例えば１５〜２０ａｔ％である。ゲート電極４０の当座部３０に接する部分の窒素濃度を高くすることで、ゲート電極４０のポリシリコン膜３４に対する酸化剤の拡散が抑制されて、ポリシリコン膜３４の酸化を抑制できる。また、ゲートトレンチの底部２８ｂにおける窒素濃度を低くすることで、底部２８ｂにおけるゲート絶縁膜２８の帯電による劣化を抑制できる。
【００１４】
以下、図２乃至図８を参照して、トレンチゲート構造を有するＤＲＡＭのセルトランジスタからなる半導体装置の製造方法を詳述する。
図２に示すように、素子分離用のトレンチ１６に素子分離用の埋込絶縁層２０が充填されたシリコン基板１０を用意し、埋込絶縁層２０によって囲まれた活性領域２２に、ゲートトレンチ２６を設ける。
【００１５】
次に、図３に示すように、ゲートトレンチ２６の開口縁２８ｃ、側壁面２８ａ及び底面２８ｂからなる内壁面、並びに活性領域２２上にゲート絶縁膜２８を形成する。すなわち、ゲート絶縁膜２８は、ゲートトレンチ２６の内壁面及び活性領域２２の全面に形成する。
ゲート絶縁膜２８は例えば熱酸化法で形成することができる。
【００１６】
次に、ゲート絶縁膜２８に窒素プラズマを暴露させて、ゲート絶縁膜２８に窒素を導入する（窒化工程）。この導入に際して、反応容器の圧力、電源のパワー等を調整し、帯電した窒化種の生成を所望の比率にすることで、ゲート絶縁膜２８のうち、活性領域２２上及びゲートトレンチ２８の開口縁２８ｃに隣接する領域における窒素濃度を、トレンチの底面２８ｂにおけるゲート絶縁膜２８中の窒素濃度の１０倍以上の高濃度にする。窒素プラズマの暴露は、窒素ガスもしくは窒素及びアルゴンの混合ガスを用い、３０Ｐａ以上の圧力で行う。３０Ｐａ未満では、ゲート絶縁膜２８に十分な窒素濃度差を形成できない。このようにして、図４に示すように、ゲート絶縁膜２８のうち、活性領域２２上及びゲートトレンチの開口縁２８ｃ近傍の領域に、高窒素濃度領域３２が形成される。高窒素濃度領域３２における窒素濃度は、１５〜２０ａｔ％になる。
【００１７】
次に、ゲート電極４０を形成する。ゲート電極４０の形成では、まず図５に示すように、リンＰ等のＮ型不純物がドープされたポリシリコン膜（ドープドポリシリコン膜）３４及びタングステン等の金属膜３６を順次堆積させる。ここで、ポリシリコン膜３４の形成にはＣＶＤ法を用いることができ、その膜厚としては、ゲートトレンチ２６が完全に埋まる程度の膜厚に設定する必要がある。一方、金属膜３６はスパッタリングにより形成することができる。金属膜３６は、５〜３０ｎｍ程度の膜厚を有することが好ましい。更に、金属膜３６上にシリコン窒化膜３８を形成する。
【００１８】
次に、図６に示すように、シリコン窒化膜３８をパターニングしてマスクとして用い、ドープドポリシリコン膜３４及びタングステン等の金属膜３６をドライエッチングすることにより、ポリシリコン膜３４及びタングステン膜３６からなるゲート電極４０を形成する。ゲート電極４０をパターンニングする際のドライエッチングは、臭化水素と塩素の混合ガスを用いて行われる。
【００１９】
この時のドライエッチングによって、ゲート絶縁膜２８のうち、ゲート電極４０に覆われていない部分の高窒素濃度領域３２が除去される。一方、ゲート電極４０の当座部３０に接するゲート絶縁膜２８には高窒素濃度領域３２が残され、窒素濃度が高いまま維持される。
【００２０】
続いて、露出したゲート絶縁膜２８に対して酸素と水素を含む雰囲気中で酸化処理（アニール処理）を行い、トレンチの開口縁２８ｃの酸化膜厚の増加を制御しながら活性領域２２の表面酸化を進行させる。アニールは、９００℃で水素と水との混合ガスを用いて行い、例えば厚さ２ｎｍのシリコン酸化膜を成長させる。これにより、ゲート電極４０の形成時のドライエッチングによるシリコン基板１０のダメージを回復させることができる。
【００２１】
その後、図７に示すように、ソース領域またはドレイン領域となる不純物拡散領域４２を形成する。その後、層間絶縁膜４４、コンタクト孔４６、コンタクトプラグ４８等を周知の方法でそれぞれ形成することにより、図８に示すようなトレンチゲート構造を有するセルトランジスタが完成する。
【００２２】
本実施形態の半導体装置の製造方法によれば、ゲート電極４０の当座部３０に接する部分の窒素濃度を高くすることで、ダメージ回復のためのアニールにおいて、ゲート電極４０のポリシリコン膜３４に対する酸化剤の拡散が抑制され、ゲート電極４０の酸化を抑制できる。また、ゲートトレンチの底部２８ｂにおける窒素濃度を低くすることで、帯電による底部２８ｂにおけるゲート絶縁膜２８の劣化を抑制できる。
【実施例】
【００２３】
図２〜図８の場合と同様にして、窒素が導入されたゲート絶縁膜を有する実施例１のＤＲＡＭ（半導体装置）を製造した。窒素の導入条件は、３０Ｐａの窒素雰囲気中でプラズマを発生させ、このプラズマをゲート絶縁膜に暴露させることで導入した。
また、窒素の導入条件として、１０Ｐａの窒素雰囲気中でプラズマを発生させ、このプラズマをゲート絶縁膜に暴露させたこと以外は、実施例と同様にして、比較例のＤＲＡＭ（半導体装置）を製造した。
【００２４】
実施例の半導体装置は、比較例に比べて、図９に示すように、ＤＲＡＭの“１”情報保持時間に及ぼす良品率が改善し、また、図１０に示すように、ゲート電圧に及ぼすゲートリーク電流が低減された。ゲートリーク電流の低減は、窒化によるゲート絶縁膜のダメージが、ゲートトレンチの底部において抑制されたためと考えられる。
【符号の説明】
【００２５】
１０…シリコン基板（半導体基板）、２０…埋込絶縁層（素子分離領域）、２２…活性領域、２６…ゲートトレンチ、２８…ゲート絶縁膜、２８ａ…側壁面、２８ｂ…底面、２８ｃ…開口縁、３０…当座部、３２…高窒素濃度領域、４０…ゲート電極、４２…不純物拡散領域
【特許請求の範囲】
【請求項１】
半導体基板の活性領域にゲートトレンチを形成する工程と、
前記半導体基板の活性領域上及びゲートトレンチ内にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の前記ゲートトレンチの開口縁近傍における窒素濃度が、前記ゲートトレンチの底部近傍における窒素濃度よりも高濃度となるように、プラズマ窒化処理によって前記ゲート絶縁膜に窒素を導入する窒化工程と、
前記ゲートトレンチを埋めて前記ゲート絶縁膜を覆うようにゲート電極層を積層してから、前記ゲート電極層をエッチングによりパターニングしてゲート電極を形成するゲート電極形成工程と、
前記ゲート電極層のエッチングによって露出した前記活性領域をアニールするアニール工程と、
を具備してなることを特徴とする半導体装置の製造方法。
【請求項２】
前記窒化工程において、前記ゲートトレンチの開口縁近傍における窒素濃度を、前記ゲートトレンチの底部近傍における窒素濃度の１０倍以上とすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板と、
前記半導体基板の活性領域に形成されたゲートトレンチと、
前記ゲートトレンチの開口縁及び内壁面に設けられたゲート絶縁膜と、
前記ゲートトレンチに設けられたゲート電極とを具備してなり、
前記ゲート絶縁膜には窒素が導入されており、前記ゲートトレンチの開口縁近傍における窒素濃度が、前記ゲートトレンチの底部近傍における窒素濃度よりも高濃度とされていることを特徴とする半導体装置。
【請求項４】
半導体基板と、
前記半導体基板の活性領域に形成されたゲートトレンチと、
前記ゲートトレンチの開口縁及び内壁面に設けられたゲート絶縁膜と、
前記ゲートトレンチの開口縁上に載置される当座部を有するゲート電極とを具備してなり、
前記ゲート絶縁膜には窒素が導入されており、前記ゲートトレンチの開口縁と前記当座部との間における窒素濃度が、前記ゲートトレンチの底部近傍における窒素濃度よりも高濃度とされていることを特徴とする半導体装置。
【請求項５】
前記ゲート絶縁膜の開口縁近傍の窒素濃度が、前記底部近傍の窒素濃度の１０倍以上であることを特徴とする請求項３又は４記載の半導体装置。
【請求項６】
前記ゲート絶縁膜は、前記トレンチの内壁面から前記開口縁を介して前記活性領域の表面に延出して設けられていることを特徴とする請求項３乃至請求項５の何れか一項に記載の半導体装置。
【請求項１】
半導体基板の活性領域にゲートトレンチを形成する工程と、
前記半導体基板の活性領域上及びゲートトレンチ内にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の前記ゲートトレンチの開口縁近傍における窒素濃度が、前記ゲートトレンチの底部近傍における窒素濃度よりも高濃度となるように、プラズマ窒化処理によって前記ゲート絶縁膜に窒素を導入する窒化工程と、
前記ゲートトレンチを埋めて前記ゲート絶縁膜を覆うようにゲート電極層を積層してから、前記ゲート電極層をエッチングによりパターニングしてゲート電極を形成するゲート電極形成工程と、
前記ゲート電極層のエッチングによって露出した前記活性領域をアニールするアニール工程と、
を具備してなることを特徴とする半導体装置の製造方法。
【請求項２】
前記窒化工程において、前記ゲートトレンチの開口縁近傍における窒素濃度を、前記ゲートトレンチの底部近傍における窒素濃度の１０倍以上とすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板と、
前記半導体基板の活性領域に形成されたゲートトレンチと、
前記ゲートトレンチの開口縁及び内壁面に設けられたゲート絶縁膜と、
前記ゲートトレンチに設けられたゲート電極とを具備してなり、
前記ゲート絶縁膜には窒素が導入されており、前記ゲートトレンチの開口縁近傍における窒素濃度が、前記ゲートトレンチの底部近傍における窒素濃度よりも高濃度とされていることを特徴とする半導体装置。
【請求項４】
半導体基板と、
前記半導体基板の活性領域に形成されたゲートトレンチと、
前記ゲートトレンチの開口縁及び内壁面に設けられたゲート絶縁膜と、
前記ゲートトレンチの開口縁上に載置される当座部を有するゲート電極とを具備してなり、
前記ゲート絶縁膜には窒素が導入されており、前記ゲートトレンチの開口縁と前記当座部との間における窒素濃度が、前記ゲートトレンチの底部近傍における窒素濃度よりも高濃度とされていることを特徴とする半導体装置。
【請求項５】
前記ゲート絶縁膜の開口縁近傍の窒素濃度が、前記底部近傍の窒素濃度の１０倍以上であることを特徴とする請求項３又は４記載の半導体装置。
【請求項６】
前記ゲート絶縁膜は、前記トレンチの内壁面から前記開口縁を介して前記活性領域の表面に延出して設けられていることを特徴とする請求項３乃至請求項５の何れか一項に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−２３２４４６（Ｐ２０１０−２３２４４６Ａ）
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願番号】特願２００９−７８７８０（Ｐ２００９−７８７８０）
【出願日】平成２１年３月２７日（２００９．３．２７）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願日】平成２１年３月２７日（２００９．３．２７）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]