【課題】抵抗変化型素子を用いた不揮発性記憶装置について、非選択メモリセルの漏れ電流を十分に低減できるよう、アレイサイズが小さく、かつ、レイアウト面積が増大しない構造を実現する。
【解決手段】複数のメモリセルが配置されたメモリセルアレイを備え、各メモリセルＭＣは、Ｘ方向に延びたビット線ＢＬと、Ｘ方向とは異なるＹ方向に延びたワード線ＷＬとが交差する位置に、それぞれ、ビット線とワード線とに挟まれて形成されている。メモリセルＭＣのＹ方向の配置ピッチは、複数のＸ方向に延びたビット線の各配線幅Ｌ１とその各配線間隔Ｓ１の和であるＬ１＋Ｓ１で表され、メモリセルＭＣのＸ方向の配置ピッチは、複数のＹ方向に延びたワード線の各配線幅Ｌ２とその各配線間隔Ｓ２の和であるＬ２＋Ｓ２で表されるとき、メモリセルＭＣのＸ方向の配置ピッチＸとＹ方向の配置ピッチＹが異なるように配置されている。 （もっと読む）

【課題】相変化可変抵抗の不揮発性メモリ装置及びこれに関連する製造方法を提供する。
【解決手段】絶縁膜２２２内の開口の側壁の上に、そして、垂直型ダイオード２４５上に積層されたオーミック膜２４９上に開口を貫通して延長されるカップ形状の下部電極２６５が形成される。下部電極２６５の内部を、少なくとも部分的に埋め立て、オーミック膜２４９の抵抗を実質的に変化させないように、充分に低い温度の範囲内において形成される絶縁性の充填部材２７７が形成される。下部電極２６５に電気的に接続され、相変化物質を含む可変抵抗物質２８０が絶縁性の充填部材２７７上に形成される。下部電極２６５は、オーミック膜２４９とはより大きい電気的接触を有し、下部電極２６５は可変抵抗物質２８０と相対的に非常に小さい電気的接触を有することになって、オーミック層の損傷を防いで改善された電気的特性と信頼性が確保できる。 （もっと読む）

【課題】補助パターンでダミーコンタクトが形成されてもゲート電極ＳＧとの間で短絡不良が発生するのを防止できるＮＡＮＤ型フラッシュメモリ装置等の半導体記憶装置を提供する。
【解決手段】ビット線コンタクト４ａ（ＣＢ）の形成時にマスクパターンに補助パターン４ｂ、４ｃを形成する場合に、メモリセル領域ＭＡから延長して形成される補助パターン４ｂの端部に位置する補助パターン４ｃの対応領域について、ビット線コンタクト４ａ（ＣＢ）を形成する領域のスペーサを除去するのと同時にその部分のスペーサを除去する。ゲート電極ＳＬＧ−ＳＬＧの間のパターンニングに余裕を持たせることができ（オフセットを確保することができ）、解像した補助パターン４ｃの部分でダミーコンタクトホールが形成された場合でも、両脇のゲート電極ＳＬＧとの間で短絡不良が発生するのを防止することが出来る。 （もっと読む）

【課題】相変化メモリ層と電極の接触領域を減少させ、集積効果を改善する相変化メモリ装置とその製造方法を提供する。
【解決手段】相変化メモリ装置１００は、相変化メモリセルのアレイからなる。各相変化メモリセルは、基板１１０上に設置された選択的なＭＯＳトランジスタを有する。直立電極構造１３５は、導電プラグ１３０によりトランジスタに電気的に接続される。直立相変化メモリ層１４０が直立電極構造１３５に重畳されて接触領域１４５で接触し、接触領域１４５は相転移位置になる。直立加熱電極１３５と直立相変化メモリ層１４０を導入することにより、最小接触領域が達成され、操作電流がさらに減少する。 （もっと読む）

【課題】製造コストを低減でき、他の膜と優れた接着特性を有する電極を備える抵抗性メモリ素子を提供する。
【解決手段】少なくとも一つの第１電極Ｅ１と、第１電極Ｅ１と離隔された少なくとも一つの第２電極Ｅ２と、第１電極Ｅ１と第２電極Ｅ２との間に備えられ、第１抵抗変化層Ｒ１を備える第１構造体Ｓ１と、第１中間電極Ｍ１、及び、第１抵抗変化層Ｒ１と電気的に連結された第１スイッチング素子Ｄ１と、を備え、第１及び第２電極Ｅ１，Ｅ２のうち少なくとも一つは、貴金属と卑金属とを含む合金層を備える抵抗性メモリ素子である。貴金属は、ｐ型酸化物と接触してスイッチング特性を表すか、またはダイオードのｐ型半導体層と接触してオーミック特性を表す金属であり、卑金属は、合金層の接着力を向上させる役割を持つ。 （もっと読む）

【課題】フローティングゲート構造を有し、駆動電圧を低減可能な半導体素子を提供する。
【解決手段】半導体素子１０は、ｎ型Ｓｉからなる基板１上に形成したＳｉＯ_２層４上に、電荷蓄積層５，６を順次積層したフローティングゲート構造からなる。電荷蓄積層５は、アンドープのＳｉからなる量子ドット５１ａ〜５１ｃと、それを被覆する酸化層５２とからなる。電荷蓄積層６は、ｎ^＋Ｓｉからなる量子ドット６１ａ〜６１ｃと、それを被覆する酸化層６２とからなる。そして、量子ドット６１ａ〜６１ｃ中に元来的に存在する電子は、パッド１２，１３からゲート電極９に印加される電圧に応じて、トンネル接合を介して量子ドット６１ａ〜６１ｃと量子ドット５１ａ〜５１ｃとの間を移動し、量子ドット５１ａ〜５１ｃおよび／または量子ドット６１ａ〜６１ｃ中に分布する。この分布状態は、電流Ｉ_ＳＤによって検出される。 （もっと読む）

【課題】金属からなる層間配線を容易に形成できる三次元半導体デバイスの製造方法、基板生産物の製造方法、基板生産物、及び三次元半導体デバイスを提供する。
【解決手段】この製造方法は、シリコン基板８０の表面８０ａに有底の穴８２を形成する穴形成工程と、犠牲材料８５により穴８２を埋め込む埋込工程と、集積回路層９０をシリコン基板８０の表面８０ａに形成する集積回路形成工程と、シリコン基板８０の裏面８０ｂよりシリコン基板８０を薄化することにより、穴８２を貫通させると共にシリコン基板８０の裏面８０ｂから犠牲材料８５の一部を露出させる薄化工程と、犠牲材料８５を除去して金属材料を埋め込むことにより層間配線を形成する配線形成工程と、シリコン基板８０を他の基板上に積み重ね、集積回路層９０の回路と他の基板上の回路とを層間配線を介して電気的に接続する積層工程とを備える。 （もっと読む）

【課題】電源が切れても記憶状態を保持することができ、且つ揮発性メモリと同程度のコストで製造でき、且つ読み出しまたは書き込みの速度が揮発性メモリと同程度の半導体記憶装置を提供することを課題とする。
【解決手段】メモリセルを選択するためのトランジスタと、メモリセルの記憶状態を保持するためのラッチ回路を有し、ラッチ回路を構成するインバーター回路の高電位電源側にはダイオードが接続され、ラッチ回路に容量素子が接続される構成とする。ラッチ回路を具備する半導体記憶装置において、電源が切られた状態でもラッチ回路に接続された容量素子が電位を保持し、そしてラッチ回路を構成するインバーター回路の高電位電源側に接続されたダイオードが容量素子に保持された電荷のリークを防ぐことが出来る。その結果、不揮発性を有する半導体記憶装置を安価に提供することができる。 （もっと読む）

【課題】面積、消費電力、待ち時間が減少され、かつ再構成可能な集積回路を提供する。
【解決手段】再構成可能回路は、複数のロジックブロック（１）と、前記複数のロジックブロック（１）の間を接続する複数の配線（５，６）と、前記複数の配線（５，６）の間に選択的に挿入され、１ｋΩ以下のオン抵抗を有する複数のスイッチブロック（２）とを具備する。 （もっと読む）

【課題】強誘電体ナノドットを有する強誘電体情報記録媒体及びその製造方法を提供する。
【解決手段】強誘電体ナノドットを有する強誘電体情報記録媒体は、基板１０と、基板１０上に形成された下部電極２０と、下部電極２０上に形成された強誘電体ナノドット３２とを具備し、強誘電体ナノドット３２は、互いに離隔するように形成され、複数の強誘電体ナノドットが１つのビット領域を形成する。ヘッド４０と下部電極２０との間に電圧パルスを印加すれば、強誘電体ナノドット３２の分極が変化しうる。電圧の符号によって、分極方向が上向きまたは下向きになる。このような分極状態の読み取りは、記録／読み取りヘッド４０を利用して検出でき、強誘電体ナノドット３２からなる１ビット領域の記録データを読み取ることが可能である。 （もっと読む）

【課題】歩留まりが高く、簡便かつ安価に記憶素子を提供する。
【解決手段】記憶素子を少なくとも第１の導電層１１０と、第２の導電層と１１２、第１の導電層１１０と第２の導電層１１２に挟持されたメモリ層１１１とを有する構成とする。メモリ層１１１は、有機薄膜で被覆された導電性材料よりなるナノ粒子から構成されており、液滴吐出法を用いて形成する。具体的には、有機薄膜で被覆された導電性材料よりなるナノ粒子が溶媒に分散された組成物を液滴として吐出（噴出）し、乾燥することで該溶媒を気化させ、メモリ層１１１を形成する。記憶素子への書き込みは、電圧の印加により導電性材料よりなるナノ粒子の融着により形成される導電部を介して第１の導電層１１０と第２の導電層１１２とが電気的に接続させることにより行う。 （もっと読む）

【課題】歩留まりが高く、簡便かつ安価に記憶素子を提供する。
【解決手段】記憶素子を少なくとも第１の導電層１１０と、第２の導電層１１２と、第１の導電層１１０と第２の導電層１１２に挟持されたメモリ層１１１とを有する構成とする。メモリ層１１１は、有機薄膜１１３で被覆された導電性材料よりなるナノ粒子１１４から構成されており、液滴吐出法を用いて形成する。具体的には、有機薄膜で被覆された導電性材料よりなるナノ粒子１１４が溶媒に分散された組成物を液滴として吐出（噴出）し、乾燥することで該溶媒を気化させ、メモリ層１１１を形成する。記憶素子への書き込みは、電圧の印加により導電性材料よりなるナノ粒子１１４の融着により形成される導電部を介して第１の導電層１１０と第２の導電層１１２とが電気的に接続させることにより行う。 （もっと読む）

【課題】相変化抵抗性メモリ材料膜を利用した不揮発性半導体メモリ素子及びその製造方法を提供する。
【解決手段】半導体メモリ素子は、基板１００上の第１導電性配線２００と、基板１００上に複数のビアホールＨを備える層間絶縁膜５００と、層間絶縁膜５００上の第２導電性配線と、ビアホールＨ内に形成され、第１導電性配線２００及び第２導電性配線４００と電気的に連結され、基板１００に対して垂直方向に不均一な比抵抗プロファイルを有する抵抗性メモリ材料３００と、を備え、抵抗性メモリ材料３００は、基板１００に対して垂直方向に異なる比抵抗プロファイルを有する第１及び第２抵抗性メモリ材料膜３１０，３２０を備える。例えば、第１抵抗性メモリ材料膜３１０は、下部に高い比抵抗領域を有し、第２抵抗性メモリ材料膜３２０は、上部に高い比抵抗領域を有し、高い比抵抗領域は、プログラミング領域ＰＶを提供する。 （もっと読む）

【課題】歩留まりが高く、簡便かつ安価に記憶素子を提供する。
【解決手段】記憶素子を少なくとも第１の導電層１１０と、第２の導電層１１２と、第１の導電層１１０と第２の導電層に挟持されたメモリ層１１１とを有する構成とする。メモリ層１１１は、有機薄膜で被覆された導電性材料よりなるナノ粒子から構成されており、液滴吐出法を用いて形成する。有機薄膜で被覆された導電性材料よりなるナノ粒子が溶媒に分散された組成物を液滴として吐出（噴出）し、乾燥することで該溶媒を気化させ、メモリ層を形成する。よって、簡便に記憶素子を形成することができる。また、材料の利用効率、さらには歩留まりも上がるため安価に記憶素子を提供することが可能となる。 （もっと読む）

【課題】メモリセルの寸法を微細化し、メモリセルでの動作を改善するための、トランジスタを備えた相変化ランダムアクセスメモリデバイス、およびメモリデバイスを形成する方法を提供する。
【解決手段】抵抗スイッチングメモリデバイスは、非導電性材料からなるナノワイヤ１０１０が、導電性材料からなるナノチューブ１１１０を形成するためのモールドとして機能するように形成される。ナノチューブ１１１０の輪状面が、相変化を起こす切り替え活性材料１３２０に結合され、これによって下部電極コンタクトが形成されるように、切り替え活性材料のバルク１３２０がナノチューブ１１１０の最上部に堆積される。ストライプ１４１０は、切り替え活性材料のバルク１３２０との上部電極コンタクトになり、ビット線１４６０がビット線コンタクト１４５０に接続される。 （もっと読む）

【課題】セル間の熱的干渉を減少させるメモリ装置を提供する。
【解決手段】第１方向に延長された複数のビット線ＢＬ０〜ＢＬ３と、第１方向と交差する第２方向に延長された複数のワード線ＷＬ０，ＷＬ１と、ビット線とワード線の間に電気的に連結された、データを書き込むことができる領域であるプログラムボリュームの配列からなるアレイ１５２と、アレイを構成するプログラムボリュームの間に位置し、第１方向および第２方向の少なくとも一つの方向に延長された、熱的伝導性を有し、ストライプ状の形態を有する、熱的伝導性ストライプパターン１７２と、を含む。 （もっと読む）

【課題】記憶機能の信頼性の高い有機化合物を含む層を有する素子が設けられたフレキシブルな記憶装置及び半導体装置を提供する。
【解決手段】第１の電極層及１０３び第２の電極層１０６からなる一対の電極間に有機化合物を含む層１０５を有する記憶素子と、当該記憶素子を有する素子層と、素子層上に形成される封止層１１１を有し、封止層１１１には吸湿材１０８が含まれている記憶装置及び半導体装置である。吸湿材１０８としては、溶融シリカ、結晶シリカ、アルミナ、窒化珪素、窒化アルミニウム、窒化ホウ素、ゼオライト、アルカリ土類金属の酸化物、硫酸塩、または高吸水性ポリマーの粒子で形成される。 （もっと読む）

【課題】ゲート絶縁層の膜厚が薄くなった部分、すなわち段差部による半導体素子特性への影響を低減し、半導体素子の信頼性を向上させることを目的とする。
【解決手段】絶縁表面上に半導体層を形成し、半導体層の端部をウェット酸化して第１の絶縁層を形成し、半導体層上および第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層を介して、半導体層上および第１の絶縁層上にゲート電極を形成する。 （もっと読む）

【課題】ＣＰＵ搭載無線タグのメモリ内のデータの書き換えを可能にした上で、ＣＰＵシステムを高速化し、無線タグの通信性能の向上を行う。
【解決手段】ＣＰＵが搭載されている無線タグにＲＦバッテリー付きのＳＲＡＭを搭載することで、ＣＰＵシステムの高速化による通信性能を向上させる。また、ＣＰＵ搭載無線タグのメモリ内のデータの書き換えを可能にした。ＲＦバッテリーは、アンテナ回路と、電源部と、蓄電装置と、を有する。ＳＲＡＭとＲＦバッテリーとを組み合わせることで、ＳＲＡＭに不揮発性メモリとしての機能を持たせる。 （もっと読む）

【課題】特に、横方向および斜め上方向からの光の進入を低減でき、特性の変動が抑制された半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体層に設けられた半導体素子と、
前記半導体素子の周囲に設けられた遮光壁５０と、
前記半導体素子に電気的に接続された配線層２６であって、前記遮光壁５０の設けられていない開孔５２から該遮光壁５０の外側に延伸された配線層２６と、を含み、
前記配線層２６は、前記開孔５２に位置している第１部分２６Ａと、該開孔５２の外側に位置し、該配線層２６の延伸方向と交差する分岐部２８を有することで該開孔５２の幅と同一以上の幅を有する第２部分２６Ｂと、を含むパターンを有し、
前記分岐部２８において、前記遮光壁５０の外側を向いた面は、その表面に凸部を有する。 （もっと読む）