【課題】低電圧で書き込み、読み出しを行うことができる、消費電力の小さい安価な記憶素子と、その製造方法を提供する。
【解決手段】絶縁性基板１００上の第１の導電体１０１上に、０．１μｍ以上１０μｍ以下の大きさの導電性を有する粒子、溶媒及び樹脂を含む導電性ペースト１０２を配置し、溶媒を気化させて導電性ペースト１０２中に含まれる導電性を有する粒子１０３同士を接触させ、導電性ペースト１０２の導電性を向上させる。一方、第１の導電体１０１と導電性を有する粒子１０３の間には、薄い樹脂の層１０５が残存し、樹脂の層１０５は、電圧印加によって絶縁破壊させることが可能である。そのため、樹脂の層１０５は、メモリ層として機能させることが可能である。このように、メモリ層を有する第２の導電体１０６を形成することができる。 （もっと読む）

【課題】良好な動作特性を有するとともに加工が容易な多層型の相変化型、あるいは抵抗変化型の不揮発性記憶装置、及びその製造方法を提供する。
【解決手段】複数の単位メモリ層２Ａを積層した不揮発性記憶装置において、単位メモリ層２Ａのそれぞれは、第１の方向に延在する第１の配線１０と、第１の方向に対して非平行な第２の方向に延在する第２の配線４０と、第１の配線１０と第２の配線４０との間に挟持され、第１の配線１０と第２の配線２０間の電圧により特性が変化する相変化層や可変抵抗層などによる記録部３０と、を有し、隣接する単位メモリ層２Ａの境界において、絶縁層５０と、絶縁層５０を上下方向から挟持する、第１の配線１０及び第２の配線４０から選択される一対の配線と、を有する境界部２Ｔを有する。境界部２Ｔに含まれる絶縁層５０、並びに第１の配線１０及び第２の配線４０から選択される２つの配線は、一括して加工される。 （もっと読む）

【課題】工程数を削減し、段差を低減し、インテグレーションを容易とし、また、多層のメモリ層においても各層の整流素子の特性が均一な、高性能で製造し易い、抵抗変化型や相変化型の不揮発性記憶装置、及び、その製造方法を提供する。
【解決手段】複数の要素メモリ層６６を積み重ねた不揮発性記憶装置であって、複数の要素メモリ層６６のそれぞれは、第１配線５０と、第１配線５０に対して非平行に設けられた第２配線８０と、第１配線５０と第２配線８０との間に設けられ、記録層６０と整流素子７０とを含む積層構造体６５と、を有し、整流素子７０は、金属を含む電極と、金属を含む酸化物半導体と、の界面に形成されるショットキー接合を有する。記録層６０には、酸化物等からなる抵抗変化材料や、印加された電圧で発生するジュール熱によりその抵抗状態が変わる例えばカルコゲナイド系の相変化材料を用いることができる。 （もっと読む）

【課題】加工精度を緩和し、配線抵抗を低減し、または、基板に平行方向に記録層を積層して高性能・高集積度化し、工程数を削減した不揮発性記憶装置及びその製造方法を提供する。
【解決手段】要素メモリ層を複数積層した不揮発性記憶装置において、要素メモリ層のそれぞれは、複数の第１配線５０と、第２配線７０と、第１配線５０と第２配線７０との間に設けられ、記録層を含む積層構造体６０と、を有し、第１及び第２配線の少なくともいずれか一方は、配線どうしの間隔が狭い部分と広い部分とを有する。これら配線どうしの間隔が狭い部分と広い部分とは、交互に配列している。そして、配線どうしの間隔が広い部分に配線に接続された接続部（第１接続部５２、第２接続部７２）が設けられている。記録層には、例えば、抵抗変化材料や相変化メモリ材料を用いることができる。積層構造体６０は、バリア層やヒータ層、各種の整流素子を含むことができる。 （もっと読む）

本開示は、半導体素子層と、関連するメモリセル構造とを製造する方法を提供する。半導体素子層の表面処理工程（イオン衝撃など）を行い、入念な深さプロファイルを有する欠陥を生成することによって、より安定した電気的パラメータを有する多安定メモリセルを生成する。例えば、抵抗スイッチングメモリセルでは、セット電圧とリセット電圧のより厳格な割り当てとより低い形成電圧とを得て、デバイスの歩留まりと信頼性の改善に導く。少なくとも一実施形態では、欠陥の種類と衝突させられた金属酸化物層の電気的性質へのそれらの影響とを調整し、均一な欠陥分布を強化するよう深さプロファイルが選択される。 （もっと読む）

【課題】高集積化が可能であり、相変化物質層と発熱層との接触面積を低減することにより、相変化メモリ素子の動作電流量を減少させることができる相変化メモリ素子及びその製造方法を提供する。
【解決手段】相変化メモリ素子は、下部電極４３と、下部電極４３を共有する少なくとも２つの相変化メモリセル５３と、を備える。各々の相変化メモリセル５３は、下部電極４３の対応する分離領域上に形成された発熱層４５と、発熱層４５を覆うように形成された相変化物質層４６と、相変化物質層４６上に形成された上部電極４７とを備える。また、相変化メモリ素子は、発熱層４５と下部電極４３の分離領域との間を埋め込む第２絶縁膜４８をさらに備えることができる。 （もっと読む）

凹型導電性ソケットを備える環状バイアを有するダイを含むダイスタックおよびそのダイスタックを形成する方法は、様々な電子システムで使用するための構造を提供する。一実施形態において、ダイスタックは、別のダイの凹型導電性ソケット中に挿入されたダイの頂部上に導電性ピラーを含む。 （もっと読む）

【課題】専用のヒューズチップとメモリコアチップを積層して少ないチップ間接合信号数で相互接続し、チップサイズの増大を回避し得る積層メモリを提供する。
【解決手段】本発明の積層メモリは、不良メモリセルを置換するための予備メモリセルを含むメモリセルアレイ２０を備えたメモリコアチップＭＣと、予備メモリセルへの置換に対応する電気的切断状態を設定可能なヒューズ部とこのヒューズ部の状態情報に基づき不良メモリセルの救済動作を制御する救済制御回路を備えたヒューズチップＨＣとが積層された構成を備える。このように構成された積層メモリは、メモリコアチップＭＣにヒューズ素子や救済制御回路を搭載不要としてサイズを縮小でき、メモリコアチップＭＣとヒューズチップＨＣの間のチップ間接合信号数を削減することができる。 （もっと読む）

不揮発性メモリデバイスは、実質的に六角形のパターンに配置された複数の不揮発性メモリセルを含む。不揮発性メモリセルはピラー形の不揮発性メモリセルであってよく、これは三重または四重露光リソグラフィか自己集合層によりパターニングできる。セルは平行四辺形のサブアレイに配置される。ビット線は６０度の角度でワード線と交差する。このメモリデバイスは三次元アレイにできる。
（もっと読む）

【課題】電源電圧の変化、温度変化に対してタイミング変動の小さいタイミング制御回路、及び該回路を備えた半導体装置の提供。
【解決手段】入力クロックを用いた第１のクロック生成回路、及び第２のクロック生成回路と、前記第１のクロック信号と、前記第２のクロック信号と、コマンドデコーダから活性化信号と、タイミングレジスタから遅延時間を選択する選択信号とを受け、前記活性化信号の活性化から、前記選択信号によって規定される、前記第１の周期の所定倍（ｍ）の時間と、前記第２の周期の所定倍（ｎ）の時間とを合成した時間に対応したタイミング生成回路とを備え、タイミングレジスタはｍ、ｎの値を記憶し、タイミングレジスタに記憶するのは、モードレジスタセットコマンドの時の初期化シーケンスで実施する。動作状態では、前記のタイミングレジスタに記憶した情報をもとに、タイミング生成回路から所望のタイミングで、タイミング信号を出力する。 （もっと読む）

【課題】記録材料と選択素子の両方を薄膜で形成する場合、書換え動作等の熱により、記録材料層と隣接する層からの記録材料への原子拡散を防止し、安定な書換え条件を保つ相変化メモリを提供する。
【解決手段】相変化メモリは、第一金属配線層１０２上に、第一ポリシリコン層１０７、第二ポリシリコン層１０６、半導体層１０５、不揮発性記録材料層１０４、第二金属配線層１０３、第三金属配線層１０１を順に積層した構造である。不揮発性記録材料層１０４と第一、第二ポリシリコン層１０７、１０６との間に、５ｎｍ以上２００ｎｍ以下の膜厚の半導体層１０５が設けられているので、書換え動作の際に発生する熱によりｐｎポリシリコンダイオード内に不純物としてドーピングされている原子が不揮発性記録材料層１０４まで拡散することを抑制することができる。 （もっと読む）

【課題】可変抵抗素子を用いた不揮発性半導体装置において、多値データの書き込みを高速に行う。
【解決手段】可変抵抗素子を使用した電気的に書き換え可能な不揮発性のメモリセルをマトリクス状に配置してなるメモリセルアレイと、３値以上の書き込みデータに基づいて可変抵抗素子の抵抗値を３段階以上に変化させる複数種類の書き込みパルスを生成出力するパルスジェネレータと、書き込みアドレスに基づいてメモリセルアレイの書き込むべきメモリセルを選択してパルスジェネレータから生成出力された書き込みパルスを供給する選択回路とを備える。 （もっと読む）

【課題】性能を損なうことなく、さらに余分な製造工程を追加することなく、容量素子の面積を縮小した半導体装置の技術を提供する。
【解決手段】第１容量絶縁膜を介して設けられた半導体基板の活性領域と、選択用ｎＭＩＳの選択ゲート電極と同一層の導体膜からなる下部電極ＣＧｃｂとの間で第１容量部を構成し、電荷蓄積層を含む多層構造の絶縁膜と同一層の第２容量絶縁膜を介して設けられた下部電極ＣＧｃｂと、メモリ用ｎＭＩＳのゲート電極と同一層の導体膜からなる上部電極ＭＧｃｔとの間で第２容量部を構成し、第１容量部と第２容量部とから積層型容量素子Ｃ１を構成し、下部電極ＣＧｃｂの平面形状を、第１の間隔Ｓ１を設けて第１の幅Ｗ１の線状の導体膜が第１の方向に沿って複数本形成され、第２の間隔Ｓ２を設けて第２の幅Ｗ２の線状の導体膜が第１の方向と交差する第２の方向に沿って複数本形成された格子形状とする。 （もっと読む）

【課題】抵抗変化部の形成プロセスの負荷が低減されながら、素子のさらなる微細化および高集積化に対応できる新たな構造を有する抵抗変化素子を提供する。
【解決手段】基板１０と、基板１０上に配置された第１の電極１１および第２の電極１３と、第１および第２の電極の間に配置された抵抗変化部１２とを含み、第１および第２の電極の間の電気抵抗値が異なる２以上の状態が存在し、第１および第２の電極を介して抵抗変化部１２に駆動電圧または電流を印加することにより、上記２以上の状態から選ばれる１つの状態から他の状態へと変化する抵抗変化素子１であって、第１の電極１１と絶縁膜１４との積層構造を有する積層体１５が基板１０上に配置され、抵抗変化部１２は、その側面が第１の電極１１および絶縁膜１４の双方の側面に接するように積層体１５と接しており、抵抗変化部１２と第２の電極１３とが、各々の側面において互いに接している素子とする。 （もっと読む）

【課題】データの信頼性向上を図った抵抗変化メモリ装置を提供する。
【解決手段】抵抗変化メモリ装置は、可逆的に設定される抵抗値をデータとして記憶するメモリセルが配列されたセルアレイと、前記セルアレイの選択メモリセルのデータを読み出すセンスアンプと、前記選択メモリセルのデータ読み出し後、前記選択メモリセルの抵抗状態を収束させるための電圧パルスをデータに応じて発生する電圧発生回路とを有する。 （もっと読む）

【課題】積層メモリ装置を提供する。
【解決手段】積層メモリ装置において、２つ以上のメモリ部と、メモリ部間に形成されたものであり、デコーダを有する能動回路部とを備える積層メモリ装置である。 （もっと読む）

【課題】本発明は、負の閾値セルが存在するＮＡＮＤ型フラッシュメモリにおいて、負の閾値セルの安定した読み出しおよびベリファイができるようにする。
【解決手段】たとえば、ＶＳＧバイアス回路３１は、制御回路からのＤＡＣ値に応じて可変抵抗器３１ａを制御することにより（ソースノードは電圧ＶＳＳ）、正の閾値セルの読み出し時には、選択トランジスタＳＧＴＤ，ＳＧＴＳに４Ｖ程度の電圧（セレクトゲート電圧ＶＳＧ）が一挙に印加されるようにする。一方、負の閾値セルの読み出し時には、最終的に、選択トランジスタＳＧＴＤ，ＳＧＴＳに５Ｖ程度のセレクトゲート電圧（正の閾値セルの読み出し時のセレクトゲート電圧ＶＳＧにセルソース線ＳＲＣのバイアス分の電圧を加えた電圧）ＶＳＧが印加されるようにする。 （もっと読む）

【課題】電荷保持能力を回復することが可能なフラッシュメモリを提供する。
【解決手段】フラッシュメモリ１０は、フラッシュメモリ回路が形成された半導体チップ１６と、フラッシュメモリ回路に対してアニーリング処理を行うヒータ１３と、を備える。また、フラッシュメモリ１０は、フラッシュメモリ回路の温度を計測する温度センサ１１と、温度センサの検出値に基づいて所定のアニーリング条件に従ってヒータを制御する制御部１５と、を備えてもよい。 （もっと読む）

【課題】抵抗変化素子の発熱による誤書き込みを抑制する。
【解決手段】抵抗変化メモリは、書き込み情報に応じて高抵抗状態と低抵抗状態とを有する抵抗変化素子１００と、抵抗変化素子を高抵抗状態から低抵抗状態に変化させる前後で抵抗変化素子に流れる書き込み電流が一定に保たれるように書き込み電流を供給し、抵抗変化素子を低抵抗状態から高抵抗状態に変化させる前後で抵抗変化素子に印加される書き込み電圧が一定に保たれるように書き込み電圧を供給する書き込み回路２００とを具備する。 （もっと読む）

【課題】積層されたＮＡＮＤ型抵抗性メモリセルストリングを含む不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】ＮＡＮＤ型抵抗性メモリセルストリングＳＴＲ１，ＳＴＲ２は、ビットラインＢＬ及びビットラインＢＬに直列接続された複数個の抵抗性メモリセルＣＬ１，ＣＬ２，ＣＬ３を含み、複数個の抵抗性メモリセルＣＬ１，ＣＬ２，ＣＬ３のそれぞれは、第１ノードＮ１、第２ノードＮ２及び第３ノードＮ３、第１ノードＮ１と第２ノードＮ２との間に接続されたヒータＨ１、Ｈ２、Ｈ３、第２ノードＮ２と第３ノードＮ３との間に接続された可変抵抗体Ｒ１、Ｒ２、Ｒ３、第１ノードＮ１に接続された第１端子及び第３ノードＮ３に接続された第２端子を有するスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３とを含む。 （もっと読む）