【課題】ユニットセルの選択用のワードラインとは別個に磁気抵抗素子の書き込み用のワードラインを設けることなく、選択トランジスタ上に磁気抵抗素子が積層された半導体記憶装置を提供する。
【解決手段】不純物層１２、チャネル層１３および不純物層１６を支柱状に半導体基板１１上に順次積層し、チャネル層１３の周囲を取り巻くようにゲート絶縁膜１４を介してゲート電極１５を配置することで選択トランジスタ３１を構成し、磁性層１７、非磁性層１８および磁性層１９を不純物層１６上に順次積層することで、選択トランジスタ３１上にスピン注入磁化反転素子３２を形成する。 （もっと読む）

【課題】抵抗変化率やＳＮＲを維持しつつ、高い再生分解能を得る。
【解決手段】磁気センサ１は、ＡＢＳに露出したスタック２と、スタック２の、ＡＢＳと反対側に位置する永久磁石層２１とを備える。スタック２は、磁気フリー層２９と非磁性層２０と磁気フリー層２８とが順に積層されたものである。永久磁石層２１からのバイアス磁場２４により磁化２２，２３が互いにほぼ直交した状態となる。スタック２は、条件式（１）を満たす矩形状の平面形状を有する。非磁性層２０は磁気フリー層２９と磁気フリー層２８との強磁性結合の強度が最小となり、かつ、それらの相互間に反強磁性結合が生じるような厚さを有する。
１／３≦（ＳＨ／ＴＷ）≦２／３ ……（１） （もっと読む）

【課題】抵抗変化素子を微細化する。
【解決手段】抵抗変化メモリは、半導体基板上に形成され、段差部１４ａを有する層間絶縁膜１１と、段差部を含む層間絶縁膜上に形成された下部電極層１５と、下部電極層上に形成された固定層１６と、固定層上に形成された第１の絶縁膜１７と、第１の絶縁膜の一部上に形成された記録層１８と、記録層を覆い、第１の絶縁膜に接する第２の絶縁膜１９と、第２の絶縁膜上に形成された導電層２０と、導電層に接続された配線２３とを具備する。 （もっと読む）

【課題】レイアウト面積が小さな半導体記憶装置を提供する。
【解決手段】このＭＲＡＭでは、メモリブロックＭＢ１用のＤＬドライバ１０をトランジスタ２０，２１で構成し、メモリブロックＭＢ２内のアクセストランジスタ１９のサイズを適正化し、空いた領域にドライバトランジスタ２１を配置する。また、メモリブロックＭＢ２用のＤＬドライバ１４をトランジスタ２２，２３で構成し、メモリブロックＭＢ１内のアクセストランジスタ１９のサイズを適正化し、空いた領域にドライバトランジスタ２３を配置する。したがって、レイアウト面積が小さくなる。 （もっと読む）

【課題】レイアウト面積が小さな半導体記憶装置を提供する。
【解決手段】このＭＲＡＭでは、選択された１本のディジット線ＤＬに磁化電流を流して８個（または２４８個）のメモリセルＭＣの磁気抵抗素子５を半選択状態にし、８個（または２４８個）のメモリセルＭＣの磁気抵抗素子５の全てにデータ信号ＤＩを並列に書込む。したがって、磁気抵抗素子５の記憶データが誤反転することがないので、ディジット線ＤＬに大きな磁化電流を流すことができ、磁気抵抗素子５およびトランジスタ６に流す電流を小さくすることができる。よって、トランジスタ６のチャネル幅を小さくしてメモリセルＭＣのレイアウト面積を縮小化できる。 （もっと読む）

スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセルが提供される。ＳＴＴ−ＭＲＡＭは、矩形のボトム電極（ＢＥ）プレートおよび矩形のボトム電極（ＢＥ）プレート上の記憶素子を含んでいる。矩形のボトム電極（ＢＥ）プレートの幅と記憶素子の幅との間の差は、所定の最小間隔条件以上ある。ボトム電極（ＢＥ）プレートの幅は、活性層の幅または複数の金属層の幅と実質的に等しい。 （もっと読む）

【課題】磁気ランダム・アクセス・メモリのデータ書込部のレイアウト面積を低減する。
【解決手段】可変磁気抵抗素子（ＶＲ）の磁化容易軸（ＥＸ）と直交する方向に書込ビット線（ＷＢＬ０，ＷＢＬ１）を配置し、書込ビット線ドライブ回路（２２Ｕ，２２Ｌ）により、書込データに応じた方向に、書込ビット線に電流を流す。一方、ビット線（ＢＬ０−ＢＬ３）には、データ書込時、固定された方向に電流を流す。書込ビット線両側に配置される書込ビット線ドライブ回路において、複数の書込ビット線に共通に書込ビット線ドライバ（３０ｕ）を配置し、他方側の書込ビット線ドライブ回路においては、個々に書込ビット線に対し書込ビット線ドライバを配置する。 （もっと読む）

【課題】 製造コストの上昇を抑制し、かつコア幅を微細化することが可能な磁気ヘッドの製造方法が望まれている。
【解決手段】 基板上に、磁気抵抗効果を示す磁気抵抗効果膜(12)を形成する。磁気抵抗効果膜の上に、第１のマスク膜(14)及び第２のマスク膜(15)を形成する。第２のマスク膜の上に、読取素子領域が被覆され、該読取素子領域の両側に開口が設けられたレジストパターン(16)を形成する。レジストパターンをエッチングマスクとして、第２のマスク膜をエッチングすることにより、第２のマスクパターン(15)を残す。第２のマスクパターンの表層部をエッチング除去することにより、第２のマスクパターンの寸法を縮小させる。縮小された第２のマスクパターンをエッチングマスクとして、第１のマスク膜をエッチングすることにより、第１のマスクパターン(14)を残す。第１のマスクパターンをエッチングマスクとして、磁気抵抗効果膜をエッチングする。 （もっと読む）

【課題】微細化してもビット情報の高い熱擾乱耐性を保ち、大容量化を実現する。
【解決手段】本発明の磁気抵抗効果素子は、垂直磁化を有する記録層１１と固定層１２との間に非磁性層１３を有し、非磁性層１３と固定層１２との間に磁性金属層１８を有し、非磁性層１３と記録層１１との間に磁性金属層１９を有する。非磁性層１３は、（００１）面が配向したＭｇＯを備え、磁性金属層１８，１９は、（００１）面が配向した、Ｃｏ、Ｆｅ、Ｃｏ−Ｆｅ合金、Ｆｅ−Ｎｉ合金から選ばれる磁性材料を備え、記録層１１と固定層１２の少なくとも一方は、Ｆｅ、Ｃｏ、Ｎｉの少なくとも１つを含む層と、Ｃｒ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕ、Ｃｕの少なくとも１つを含む層とが交互に積層され、磁性金属層１９のダンピング定数は、記録層１１のダンピング定数より小さい。 （もっと読む）

【課題】少なくとも第一の磁気レイヤ、第二の磁気レイヤ及び第一の磁気レイヤと第二の磁気レイヤの間に配置された絶縁レイヤを有する磁気トンネル接合部を備え、更に、選択トランジスタと、接合部と電気的に接続された電流ラインとを備えた熱アシストスイッチング式書き込み手順にもとづく磁気ランダムアクセスメモリ（ＭＲＡＭ）セルを提供する。
【解決手段】電流ライン８が、接合部を加熱するための第一の電流成分３１を流す第一の機能と、第一の磁気レイヤ２１の磁化を切り換えるための第二の電流成分４１を流す第二の機能とを有する。 （もっと読む）

１本のフィールド線５と、少なくとも２つの熱支援型スイッチング磁気トンネル接合ベースの磁気ランダムアクセスメモリセル１００とを備えるメモリユニットであって、各セル１００が、磁気記憶層と磁気基準層の間に配設された絶縁層を備える磁気トンネル接合部２を有し、選択トランジスタ３が、磁気トンネル接合部２に接続され、１本のフィールド線５が、セル１００の磁気トンネル接合部２の記憶層の磁化を切り替えるためのフィールド電流を通すために使用されるメモリユニット。メモリユニットのアレイを組み立てることによって磁気メモリデバイスを形成することができ、フィールド線５によって、セル１００の少なくとも２つの隣接する磁気トンネル接合部２に同時にアドレスすることができる。このメモリユニットおよび磁気メモリデバイスは表面積がより小さい。より高密度のメモリユニットを備える磁気メモリデバイスを製造することができ、したがってダイ製造コストが低減され、電力消費も低減される。
（もっと読む）

【課題】ソース及びドレインに強磁性体によるショットキー接合を用いた金属−絶縁体−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を提供すること。
【解決手段】強磁性体であって、一方のスピンに対しては金属的なバンド構造（以下、「金属的スピンバンド」と称する。）を、他方のスピンに対しては半導体的又は絶縁体的なバンド構造（以下、「半導体的スピンバンド」と称する。）をとるハーフメタルからなり、スピン偏極した伝導キャリアを注入する強磁性ソースと、該強磁性ソースから注入されたスピン偏極した前記伝導キャリアを受けるハーフメタルからなる強磁性ドレインと、前記強磁性ソースと前記強磁性ドレインとの間に設けられ、前記強磁性ソース及び前記強磁性ドレインのそれぞれと接合した半導体層と、前記半導体層に対して形成されるゲート電極とを有することを特徴とするトランジスタ。 （もっと読む）

【課題】小型化に優れた回転センサを提供する。
【解決手段】半導体基板１０に縦型ホール素子１１が作り込まれ、半導体基板１０の表面に平行な磁界を検出する。半導体基板１０上に磁気抵抗素子１２，１３が形成され、半導体基板１０の表面に平行な磁界の強さにより抵抗値が変化する。ａｒｃｔａｎ演算器によって、磁気抵抗素子１２により得られる信号と磁気抵抗素子１３により得られる信号をａｒｃｔａｎの演算をする。パルス化回路により、縦型ホール素子１１の出力信号をパルス化する。合成器によりａｒｃｔａｎ演算器による信号と、パルス化回路による信号を合成して０〜３６０°の角度においてリニアな出力が得られる。 （もっと読む）

【課題】
３次元磁気センサの小型化、薄型化を図るために、高さの小さいＺ軸用マグネトインピーダンスセンサ素子を提供すること。
【解決手段】
Ｚ軸用マグネトインピーダンスセンサ素子は、非磁性体からなる基板と磁性アモルファスワイヤと磁性アモルファスワイヤ被覆絶縁体と磁性アモルファスワイヤ被覆絶縁体の周囲に形成された検出コイルと、これらを被覆する矩形状の素子絶縁体とを有し、素子絶縁体の端面に電極端子を有するものである。 （もっと読む）

スピン・トランスファ・トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）ビットセルが開示される。前記ビットセルは、第１の面内に形成されたソース線と、第２の面内に形成されたビット線とを含む。ビット線は、前記ソース線の長手方向軸に対して平行である長手方向軸を有し、かつ、前記ソース線は少なくとも前記ビット線の一部にオーバーラップする。
（もっと読む）

【課題】 磁気ヘッドの製造方法に関し、磁気抵抗効果素子の狭コア幅化と狭ギャップ化を実現する。
【解決手段】 基板の上方に磁気抵抗効果膜を成膜する工程と、磁気抵抗効果膜上にキャップ層兼嵩上げ層を成膜する工程と、キャップ層兼嵩上げ層上に金属膜を成膜する工程と、金属膜上にレジストパターンを形成する工程と、レジストパターンをマスクとして金属膜をエッチングして第１のパターンを形成する工程と、サイドウォール用膜を全面に覆うように形成する工程と、サイドウォール用膜をエッチバックにより第１のパターンの側壁のみに残して傘状パターンを形成する工程と、傘状パターンをエッチングマスクにして磁気抵抗効果膜をエッチングする工程と、絶縁膜をスパッタ形成する工程と、磁区制御膜を成膜する工程と、傘状パターンをリフトオフさせる工程と、素子全体をイオンミリングを用いてエッチバックさせてキャップ層兼嵩上げ層を除去するイオンミリング工程と、磁気抵抗効果素子上に上部磁気シールドを形成する工程とを設ける。 （もっと読む）

【課題】シールド層の磁区制御を安定化させて、外部磁場に対する出力変動を低減させ、素子動作の信頼性に優れる磁気抵抗効果素子を提供する。
【解決手段】第１のシールド層３および第２のシールド層５と、を有し、積層方向にセンス電流が印加されてなるＣＰＰ構造の磁気抵抗効果素子であって、第１のシールド層、および第２のシールド層は、Ｘ−Ｙ平面が、枠形状体に形成されており、第１および第２のシールド層の枠形状体は、それぞれ、前方の媒体対向面側であって、磁気抵抗効果部が位置する近傍に配置されるフロント枠構成部３１，５１を有し、磁気抵抗効果部を構成する第１の強磁性層および第２の強磁性層には、それぞれ、第１のシールド層のフロント枠構成部および第２のシールド層のフロント枠構成部の磁気的作用の影響を受けて、互いの磁化方向が逆方向となる反平行磁化状態が形成される作用が働くように構成される。 （もっと読む）

【課題】従来の交換結合素子と比較してより大きな磁化の一方向異方性を備えた新規な構成の交換結合素子およびこの交換結合素子を用いた磁気抵抗効果素子、磁気記憶装置を提供する。
【解決手段】規則型の反強磁性層１２と、前記反強磁性層１２と交換結合し、磁化が一方向異方性を有する磁化固定層１３とを有し、前記磁化固定層１３は、面心立方格子となる組成の第１の磁化固定層１３ａと、体心立方格子となる組成の第２の磁化固定層１３ｂとから構成されている。前記規則型の反強磁性層１２としては、L12型規則合金Mn3Irが使用でき、前記第１の磁化固定層１３ａとしては、Co_xFe_1-x(ｘ＝1〜0.7)、前記第２の磁化固定層１３ｂとしては体心立方格子となる組成のCoFeが用いられる。 （もっと読む）

【課題】低コストでリソグラフィーの解像限界以下の寸法を形成可能な，再生磁気ヘッドの狭トラック製造方法を提供する。
【解決手段】ダミーパターンの側壁に堆積させた膜をマスクとして利用するサイドウォールマスクの方法で狭トラック幅加工を行う。また，サイドウォール形成用の膜の下層に予めエッチストッパー層と剥離層を形成し，余剰部の除去にはリフトオフを用いる。 （もっと読む）

【課題】記録層を有する積層構造体の微細加工を可能とする磁気抵抗効果を有するメモリ素子の製造方法を提供する。
【解決手段】記録層５３を有する積層構造体５０、積層構造体５０の下部に電気的に接続された第１の配線４１、及び、積層構造体５０の上部に接続部６２を介して接続された第２の配線６２を備えた磁気抵抗効果を有するメモリ素子の製造方法は、（Ａ）第１の配線４１上に、パターニングされていない積層構造体５０Ａを形成した後、（Ｂ）積層構造体５０Ａの上に、接続部６２を形成すべき部分に開口部７３が設けられたレジスト層７１を形成し、次いで、（Ｃ）レジスト層７１に設けられた開口部７３内に接続部６２を形成した後、レジスト層７１を除去し、その後、（Ｄ）接続部６２をマスクとして、少なくとも積層構造体５０Ａを構成する記録層５３Ａをパターニングする工程を具備する。 （もっと読む）