説明

Fターム[5F092AA12]の内容

ホール/MR素子 (37,442) | 目的、効果 (2,233) | 微細化 (181)

Fターム[5F092AA12]に分類される特許

121 - 140 / 181


【課題】セル面積を縮小する。
【解決手段】磁気ランダムアクセスメモリは、側面と上面とを有する段差部が形成された半導体基板11と、段差部の側面上にゲート絶縁膜20を介して形成されたゲート電極Gと、段差部の上面内に形成されたドレイン拡散層24と、ドレイン拡散層より下方の半導体基板内にドレイン拡散層と離間して形成されたソース拡散層18と、ドレイン拡散層に接続され、磁化方向が固定された固定層31と磁化方向が反転可能な記録層33と固定層及び記録層の間に設けられた非磁性層32とを有し、固定層及び記録層の間に流す電流の向きに応じて固定層及び記録層の磁化方向が平行状態又は反平行状態となる磁気抵抗効果素子MTJと、磁気抵抗効果素子に接続されたビット線BLを具備する。 (もっと読む)


【課題】微小サイズにおいて低い磁気緩和定数を持つトンネル磁気抵抗素子を提供する。
【解決手段】トンネル磁気抵抗素子は、強磁性固定層と、バリア層と、強磁性自由層と、強磁性自由層のもう一方の界面に接する非磁性層からなる積層構造を含む磁気抵抗素子であって、非磁性層がMgOである。また強磁性自由層は、非磁性伝導層12と非磁性伝導層12を介して磁気的に反平行に結合した2層の強磁性層11,13とにより構成される。 (もっと読む)


【課題】1ビットあたりのメモリセル面積を縮小する。
【解決手段】半導体記憶装置は、メモリセルMCを構成する第1乃至第3の抵抗性記憶素子MTJ1、MTJ2、MTJ3と、第1のソース/ドレイン電極が第1の抵抗性記憶素子の一端に接続され、第2のソース/ドレイン電極が第3の抵抗性記憶素子の一端に接続された第1のトランジスタTr1と、第3のソース/ドレイン電極が第2の抵抗性記憶素子の一端に接続され、第4のソース/ドレイン電極が第3の抵抗性記憶素子の一端に接続された第2のトランジスタTr2と、第3の抵抗性記憶素子の他端に接続された第1のビット線BL1と、第1及び第2の抵抗性記憶素子の他端に接続された第2のビット線BL2と、第1のトランジスタのゲート電極に接続された第1のワード線WL1と、第2のトランジスタのゲート電極に接続された第2のワード線WL2とを具備する。 (もっと読む)


【課題】スピントランスファ書き込みを用い、高集積化に適した磁気記憶素子及び磁気記憶装置を提供する。
【解決手段】磁気記憶素子は、磁化方向が固定された第1固着層FP1、第2固着層FP2と、磁化方向が可変の第1記憶層FF1、第2記憶層FF2と、非磁性体からなる第1中間層S1、第2中間層S2、第3中間層S3と、一対の電極とを備え、第1記憶層FF1の磁化方向は、電流が第1の極性で第1閾値を超えると第1の方向となり、電流が第2の極性で第2閾値を超えると第1の方向とは反対の第2の方向となり、第2記憶層FF2の磁化方向は、電流が第1の極性で第1閾値よりも絶対値が小さい第3閾値を超えると第3の方向となり、電流が第2の極性で第2閾値よりも絶対値が小さい第4閾値を超えると第4の方向となり、電流に対する第2中間層S2の電気抵抗は、第1中間層S1の電気抵抗よりも第3中間層S3の電気抵抗よりも高い。 (もっと読む)


【課題】セルサイズを縮小することを可能とする。
【解決手段】磁気ランダムアクセスメモリは、第1及び第2のビット線BLと、第1及び第2のビット線を有するグループGPに対して1つ設けられ、第1のビット線と隣り合い、第1及び第2のビット線と同じ第1の方向に延在されたソース線SLと、第1のビット線に接続された第1の磁気抵抗効果素子MTJaと、第2のビット線に接続された第2の磁気抵抗効果素子MTJcと、第1の磁気抵抗効果素子と直列接続された第1のトランジスタTraと、第2の磁気抵抗効果素子と直列接続された第2のトランジスタTrcとを具備し、第1の磁気抵抗効果素子と第1のトランジスタとを有する第1のセルと第2の磁気抵抗効果素子と第2のトランジスタとを有する第2のセルがソース線に共通接続されている。 (もっと読む)


【課題】磁壁移動を利用した情報保存装置及びその製造方法を提供する。
【解決手段】磁壁を有する書き込みトラックと、書き込みトラックと連結され、磁壁を有する保存トラックと、保存トラックに記録されたデータを読み取るための読み取り手段とを備え、書き込みトラックと保存トラックとの間の連結部の幅は、書き込みトラックから保存トラックの方に行くほど狭くなることを特徴とする情報保存装置である。 (もっと読む)


【課題】読取り幅および読取りギャップが低減された、リードオーバーレイド読取りヘッドを含む、ハードディスクドライブ用の改良型磁気ヘッドを提供する。
【解決手段】オーバーレイされたリード線134,138の内側端部間の距離に相当する読取り幅Wは、オーバーレイされたリード線を作製する前に、薄い読取り幅の絶縁部材128を作製することによって低減される。読取りギャップは、NiFeなどの磁性かつ導電性の材料130からオーバーレイドリード線を作製することによって低減され、それにより、オーバーレイドリード線134,138は磁気シールドとしても機能する。その結果、第1および第2の磁気シールド間の距離である読取りギャップは、従来技術に比べて、リード線の厚さと、リード線および第2の磁気シールドの間に形成される従来技術の第2の絶縁層104の厚さとの分だけ低減される。 (もっと読む)


【課題】磁壁移動方式に基づく磁気抵抗効果素子の面積を縮小すること。
【解決手段】本発明に係る磁気抵抗効果素子は、磁化の向きが固定された少なくとも2つの第1磁化固定層1a,1bと、XY面上に形成され磁化の向きが可変な磁化自由層2と、非磁性層3を介して磁化自由層2に接続された第2磁化固定層4とを備える。2つの第1磁化固定層1a,1bは、磁化自由層2を挟んで第2磁化固定層4と対向するように配置され、また、磁化自由層2と磁気的に結合している。2つの第1磁化固定層1a,1bの磁化は共に、XY面に直角なZ方向の成分を有する。データ書き込み時、書き込み電流が、XY面内において、磁化自由層2の一端から他端に流される。 (もっと読む)


【課題】小型で、地磁気の影響を受けない高感度で変動磁場を検出できる磁気検出器を提供すること。
【解決手段】アモルファスワイヤにパルス電流または高周波電流を印加し、前記アモルファスワイヤに巻回した検出コイルに周辺の磁場強さに対応する電圧を発生する磁気インピーダンス素子であって、前記検出コイルの巻数が10乃至500であり、前記アモルファスワイヤの直径に対する前記検出コイルの直径の比が1.05乃至し10で、かつ前記検出コイルの直径に対するコイルの長さの比が10乃至200である前記磁気インピーダンス素子と差動増幅器の入力端子とを高周波フィルタで接続する磁気検出器。 (もっと読む)


【課題】記憶密度を大幅に高めることが可能で、読み取り時間の短縮や消費電力の削減が可能な新規なメモリー装置を提供する。
【解決手段】メモリー装置は、スピン偏極した電子の注入によってメモリー状態が切り換えられるメモリーセルが配列されてなる。メモリーセルは、具体的には、例えば第1の強磁性層11と第2の強磁性層12とがスペーサ層13を介して積層されてなり、第1の強磁性層11の磁化の向きが固定されるとともに、第2の強磁性層12の磁化の向きによりメモリー状態が切り換えられる。個々のセル内のメモリー状態は強磁性膜スイッチング層の面内における磁化の2つの安定した配向の1つに対応している。これらの状態は記憶セル内にスピン偏極した電子流を注入することによりスイッチング可能である。 (もっと読む)


【課題】磁区壁移動を利用した半導体装置及びその製造方法を提供する。
【解決手段】基板上に形成されて複数の磁区を持つ磁性層及びその磁性層に磁区壁移動のためのエネルギーを印加する手段を備える半導体装置であって、前記磁性層は基板と平行に形成され、磁性層の長手方向に沿って交互に配置される突出部及び陥没部を持つことを特徴とする磁区壁移動を利用した半導体装置。この磁区壁移動を利用した半導体装置では、磁性層が凸凹の形態を持って磁区壁のビット単位移動の安定性が確保される。 (もっと読む)


【課題】磁性細線中に現れる磁壁の磁気モーメント(磁化)を利用した強磁性細線素子を提供する。
【解決手段】磁壁中心部での磁気モーメントが細線の長軸方向に対して直角方向を向いた磁壁を内部に有する強磁性細線を用いる。反強磁性体などの磁壁固定手段を用いることにより磁壁が細線内を移動しないように該磁壁を固定しつつ直流電流を供給すると、磁壁は移動することなくその磁気モーメントが回転する。これにより、磁気モーメントの回転をTMR素子などで検出することが可能となる。この強磁性細線素子の構成を用いてマイクロ波発振器や磁気メモリを直ちに得ることも可能である。 (もっと読む)


【課題】セルサイズの微細化を図る。
【解決手段】磁気ランダムアクセスメモリは、第1の配線BLと、この第1の配線の上方に第1の配線と離間して設けられた第2の配線WWLと、第1及び第2の配線間に配置され、第1の配線の上面に接して配置され、固定層と記録層と非磁性層とを有する磁気抵抗効果素子MTJと、この磁気抵抗効果素子上に配置され、磁気抵抗効果素子と積層して一体に形成された金属層HMと、金属層、磁気抵抗効果素子及び第1の配線の側面に設けられたサイド絶縁膜24と、このサイド絶縁膜の側面と接して形成されたコンタクト26と、金属層及びコンタクト上に配置され、磁気抵抗効果素子とコンタクトとを電気的に接続する第3の配線WWLとを具備する。 (もっと読む)


【課題】磁区壁移動を利用した記録装置を提供する。
【解決手段】磁区壁移動を利用したメモリ装置において、磁性物質からなり、磁壁を含み、第1方向に形成された書き込み用トラック61と、第1トラック上に形成された中間層62と、中間層上に第2方向に形成され、磁性物質からなり、磁壁を含む情報保存用トラック63と、を備える磁区壁移動を利用したメモリ装置である。 (もっと読む)


【課題】大容量メモリを実現する。
【解決手段】磁気記憶装置は、磁壁12で区切られた磁区11からなる複数のセルで構成され、このセル毎に情報が記録された磁性配線10と、この磁性配線の一端部に配置された書き込み用素子20と、磁性配線の他端部に配置された読み出し用素子30とを具備する。書き込み動作時には、金属配線からなる書き込み用素子に書き込み電流Iwを流し、この書き込み電流Iwにより発生する磁場を磁性配線10の一端部に位置するターゲットセル(書き込みたいアドレスのセル)TC−wに印加する。読み出し用素子30はMTJ素子(磁気抵抗効果素子)からなる。 (もっと読む)


【課題】磁区壁の移動を利用した情報保存装置を提供する。
【解決手段】磁区壁の移動を利用した情報保存装置において、磁化方向を有する磁区が形成された書き込みトラックと、書き込みトラック上に形成され、中間層及び情報保存トラックを備えるカラム構造体と、を備える磁区壁の移動を利用した情報保存装置である。 (もっと読む)


【課題】メモリセル列に選択的にアクセスする半導体記憶装置のレイアウト面積を小さくする。
【解決手段】メモリセル10は、プログラム可能な抵抗素子GSTを含み、ビット線BL0で接続され、メモリセル列11aを構成する。メモリセル列を選択する選択回路14は、一端をライトアンプ12に接続し、他端をビット線BL0に接続し、ブロック選択活性化信号BS0がアクティブとなった後にライトアンプ12が電源側の電圧レベルを出力した場合には、ゲートに電源VDDの電圧と同極性で電源VDDの電圧レベルを上回る電圧が与えられるように制御されるNMOSトランジスタN1aを含む。また、一端にブロック選択活性化信号BS0が与えられ、ゲートを電源VDDに接続し、他端をNMOSトランジスタN1aのゲートに接続するNMOSトランジスタN2aを備える。 (もっと読む)


【課題】微細なパターンを有する膜の形成を実現するパターニング方法と、このパターニング方法を用いて製造した積層体、アレイ基板ならびに微細化された電子デバイスを提供する。
【解決手段】本発明に係るパターニング方法は、金属含有層からなり、所望のパターンの開口17が設けられたマスクM1を基板10の上に形成する工程と、前記基板10上の前記開口17が設けられた領域および前記マスクM1の上に被パターニング膜20を形成する工程と、前記マスクM1を前記基板10から剥離する工程と、を含み、前記基板側10の開口17の面積は、他方の開口17の面積と同一であるか、または他方の開口17の面積より小さいことを特徴とする。 (もっと読む)


【課題】微細化可能で、微細化においても書き込み電流をより小さくすることが可能な磁気抵抗効果素子を提供する。
【解決手段】反強磁性層1a、1b、磁化固定層2a、2b、磁化自由層3、非磁性層4及び磁化固定層5を具備する磁気抵抗効果素子を用いる。反強磁性層1a、1bは基板11の表面に垂直に設けられる。磁化固定層2a、2bは反強磁性層1a、1bに略平行に設けられる。磁化自由層3は磁化固定層2a、2bの一方の上端に一端を、他方の上端に他端を接続され、磁化の向きが可変である。非磁性層4は磁化自由層3に隣接して設けられる。磁化固定層5は非磁性層4に隣接し、磁化自由層3とは反対側に設けられ、磁化が一方向に固定される。磁化固定層2a、2bと磁化自由層3とは同一磁性膜32である。同一磁性膜32の両端部である第1磁化固定層2a、2bの磁化の向きは、反強磁性層1a、1bで固定される。 (もっと読む)


【課題】不揮発性磁気記憶装置の製造方法において、リソグラフィーを行わずに自己整合的な形成方法で磁気記憶素子を製造することを可能とする。
【解決手段】磁気記憶素子3を備えた不揮発性磁気記憶装置の製造方法であって、基板上に形成された第1絶縁膜41に表面が露出する導電体51を形成し、この導電体51の上部を除去して、導電体51上の第1絶縁膜41に凹部52を形成し、この凹部52内を含む第1絶縁膜41上に、磁気記憶素子3を形成するための磁気記憶素子膜61およびキャップ膜37を、導電体51上のキャップ膜37上面に窪み38を有するように形成し、窪み38内に第2絶縁膜42を形成した後、第2絶縁膜42をマスクにしてキャップ層37および磁気記憶素子膜61を除去加工して、凹部52内に残した磁気記憶素子膜61で、キャップ膜37を載せた磁気記憶素子3を形成する。 (もっと読む)


121 - 140 / 181