【課題】外部影響（特に電気的パルス）により電気的抵抗が変化する特性を有する材料を用いた不揮発性メモリの大容量化を可能としたクロスポイントメモリデバイスを提供すること。
【解決手段】下部電極と上部電極とのクロスポイントに対応するビット領域は、互いに交差するように配列された下部電極と上部電極との間に配置されたアクティブ層の一部である。アクティブ層は、電気信号に応答して変化する抵抗性を有し得る材料である。下部電極と上部電極との間を通る電気信号は、ビット領域を通過する。ビット領域では、電気信号に応答して抵抗率を変化させる。 （もっと読む）

【課題】電子回路に用いられるマイクロ波発振素子およびマイクロ波検出素子を高効率化、小型化する。
【解決手段】マイクロ波発生素子は磁化固着層4と、電流を狭窄する機能とスピン偏極電流によりマイクロ波を発振させる機能を有する領域を複数個有する層5と、電流を狭窄する機能とスピン偏極電流によりマイクロ波を発振させる機能を有する領域の磁化の向きを空間的に非一様にする機能を有する層6とを備えており、積層方向に電流を流すことにより空間的に非一様な磁化の向きを有する領域にスピン偏極電流が流れるため、電流狭窄構造薄膜中の磁化に対してスピントランスファートルクが働き、マイクロ波を発振する。 （もっと読む）

【課題】 本発明は、磁気記録再生装置の磁気ヘッドに関し、より詳細にはギャップ長の精度を下げることなく、コア幅の微細化を達成できる磁気ヘッド製造方法に関する。
【解決手段】 本発明の磁気ヘッド製造方法は、磁気抵抗効果膜の上にリフトオフ層とエッチング耐性層を成膜するリフトオフ層成膜手順と、リフトオフ層とエッチング耐性層とを所望のマスクパターンに形成するマスクパターン形成手順と、磁気抵抗効果膜をエッチングして磁気抵抗効果素子を形成する磁気抵抗効果素子形成手順と、磁気抵抗効果素子の上に絶縁層と磁区制御層とを成膜する磁区制御層成膜手順と、成膜後にリフトオフにより磁気抵抗効果素子の上面を露出するリフトオフ手順とで構成する。 （もっと読む）

【課題】リード素子が小型化した場合でもリードヘッドの特性を劣化させることなく、磁気記憶媒体の記録密度の増大に好適に対応することができるリードヘッド、磁気ヘッドおよび磁気記憶装置を提供する。
【解決手段】フリー層を備えるリード素子１０と、前記フリー層を磁区制御する磁区制御層２０ａ、２０ｂとを備え、前記磁区制御層２０ａ、２０ｂは、Ｆｅ、Co、Niの少なくとも一種を含む軟磁性材からなり、該磁区制御層２０ａ、２０ｂのコア幅方向の長さａ、ハイト方向の長さｂの比ａ／ｂが５以上、磁区制御層２０ａ、２０ｂのハイト方向の長さｂが１００nm以下に設けられていることを特徴とする。 （もっと読む）

【課題】磁気情報の記録される強磁性半導体層（magnetic Semiconductors、MS）自体をセンサー層として同時に利用することにより、磁気記録素子の構造を簡単にして工程を短縮し、生産単価を節減するばかりか、さらに多重ドメイン状態を利用した巨大な平面ホール効果（Planar Hall Effect）または磁気抵抗（Magnetoresistance）を測定して多重状態の情報を記録することができる記憶素子を提供する。
【解決手段】基板１１０と、前記基板１１０上に形成され、多重ドメイン状態を用いて多重の状態を平面ホール効果または磁気抵抗値を通じて貯蔵しセンシングする強磁性半導体層１２０と、前記強磁性半導体層上に形成された絶縁膜１３０と、前記絶縁膜上に形成された第１電流ライン１４０と、前記第１電流ライン上に形成された絶縁膜１５０と、前記絶縁膜上に形成された第２電流ライン１６０と、を含む。 （もっと読む）

【課題】特性に優れたＣＰＰリード・ヘッドを得る。
【解決手段】本発明の一実施形態において、ＣＰＰリード・ヘッド１１は、磁気抵抗センサ１１２の両側にハードバイアス膜１１５を有する。ハードバイアス膜１１５は、積層された下層硬磁性層１５１と上層硬磁性層１５２とを有する。上層硬磁性層１５２の飽和磁束密度及び残留磁束密度は、下層硬磁性層１５１よりも大きい。下層硬磁性層１５１の保磁力は上層硬磁性層１５２の保磁力よりも大きい。上部シールド１１３、自由層２１５と重なる平坦部を有し、その平坦部の幅は自由層２１５よりも大きい。磁気特性の異なる硬磁性層でハードバイアス膜を形成することで、シールド間隔を小さくすると共に、シールドを平坦化することができる。 （もっと読む）

【課題】スピン平行／反平行状態の２値に加えて、リセット／セット状態の書き込みを可能とするＭＴＪ素子を提供する。
【解決手段】磁気トンネル素子は、一対の強磁性層と、前記強磁性層の間に挟まれるトンネルバリア層とを含み、第１の抵抗状態と、前記第１の抵抗状態よりも高抵抗の第２の抵抗状態の間を遷移する第１機能と、前記第１の抵抗状態より低抵抗の第３の抵抗状態と、前記第２の抵抗状態よりも高抵抗の第４の抵抗状態の間を遷移する第２機能と、を有する。 （もっと読む）

【課題】磁気抵抗素子の長さ方向、すなわち電極間方向と直交する方向の半導体動作層の幅Ｗを小さくしても、従来の大きな幅Ｗと同程度の高い磁気抵抗変化率を実現すること。
【解決手段】基板上に形成された薄膜状半導体動作層と、半導体動作層上の少なくとも２つの端部に配置された入出力電極と、入出力電極間の半導体動作層上で、入出力電極間に延在する半導体層の延在方向と直角方向に延在する形で、半導体層の延在方向に一定間隔をおいて、配置された複数の短絡電極とを有する半導体磁気抵抗素子において、入出力電極間に延在する半導体層の延在方向と直角方向の半導体動作層の幅が６０μｍ以下、短絡電極の、半導体層の延在方向の長さが５μｍ以下、半導体動作層の幅をＷ、一定間隔の複数の短絡電極間の距離をＬとしたとき、ＬとＷの比であるＬ／Ｗが０．３以下とする。ここで、Ｌ／Ｗが０．１以上、短絡電極の長さが２μｍ以上であることが好ましい。 （もっと読む）

【課題】簡易な回路構成で書込データレベルに応じたデータ書込電流を供給可能な薄膜磁性体記憶装置の構成を提供する。
【解決手段】各メモリセル列において、ビット線ＢＬは、一端側に相当するノードＮａおよび他端側に相当するノードＮｂにおいて、駆動スイッチをそれぞれ介してデータバスＤＢａおよびＤＢｂと接続され、中間ノードＮｍにおいて、駆動スイッチを介して逆相データバス／ＷＤＢと接続される。選択列のビット線において、選択メモリセルと中間ノードとの位置関係に応じて、中間ノードの駆動スイッチと、一端側および他端側の一方の駆動スイッチとがオンすることによって、データ書込電流が流される。 （もっと読む）

【課題】 小面積で低消費電力の読み出し回路を有する磁気ランダムアクセスメモリを提供する。
【解決手段】 第１、第２ＭＲ素子ＭＲＭ、ＭＲＲは、低、高抵抗状態の定常状態を取り得る。第１ＭＯＳＦＥＴＱｎ１は、一端を第１ＭＲ素子と接続され、ゲート端子に第１電位を印加される。第２ＭＯＳＦＥＴＱｎ２は、一端を第２ＭＲ素子と接続される。センスアンプＳＡは、第１、第２ＭＯＳＦＥＴの各他端を流れる電流の差を増幅する。定電流回路Ｉは、低抵抗状態の第１ＭＲ素子を流れる電流と、高抵抗状態の第１ＭＲ素子を流れる電流との間の値を有する参照電流を出力する。第３ＭＯＳＦＥＴＱｎ３は、一端において参照電流を供給され、一端をゲート端子と接続される。第１抵抗素子ＭＲＰ１は、第３ＭＯＳＦＥＴの他端と接続され、第２ＭＲ素子と実質的に同じ抵抗値を有する。第２ＭＯＳＦＥＴのゲート端子には、第３ＭＯＳＦＥＴのゲート端子と同じ電位が印加される。 （もっと読む）

【課題】ＦｅＲＡＭと特定のセンサとが混載された新規な半導体装置を提供すること。
【解決手段】本発明にかかる半導体装置１０００は、半導体基板１０と、前記半導体基板１０に形成されたトランジスタ１４と、前記トランジスタ１４を覆う層間絶縁層１６と、前記層間絶縁層１６の上方に形成された強誘電体キャパシタ３０であって、第１電極３４と、強誘電体層３６と、第２電極３８とを有する強誘電体キャパシタ３０と、前記強誘電体キャパシタ３０を覆う、前記層間絶縁層１６とは別の層間絶縁層４０と、前記半導体基板１０の上方に形成されたセンサであって、圧力センサ、焦電センサまたは磁気センサのいずれかであるセンサ１００と、を含む。 （もっと読む）

本発明は、ピン層である第１の磁化が固定された磁気層（４１０）と、外部磁場がない場合、前記ピン層の磁化に対して実質的に垂直な磁化を有し、磁気脱共役のために第１の分離層（４２０）によって前記ピン層から分離されている高感度層であるフリー磁化磁気層（４３０）とを備える磁気抵抗センサに関する。前記センサは、横方向のスピン移動を制御する役割を果たし、前記分離層の反対側で前記高感度層の横に位置する横結合層（４４０）を更に備える。 （もっと読む）

【課題】ワードラインとＰ−Ｎダイオードとの間にＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を結合して２つ以上のデータを記憶させ、構造が簡単でセルサイズが小さい磁気抵抗ラム（ＭＲＡＭ）用セルを具現する。
【解決手段】半導体基板にドーピングされたＮ＋領域と、前記Ｎ＋領域のライン上にドーピングされたＰ型の不純物領域でなるＰ−Ｎダイオード、前記Ｐ型の不純物領域の上に積層されたバリヤー導電層、前記バリヤー導電層の上部に積層されたＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）、及び前記ＭＴＪの上部に積層されたワードライン、を備えるＭＲＡＭセルを含み、前記ワードラインに印加される電圧の大きさに従って前記ＭＴＪに流れる電流を制御し、前記ＭＲＡＭセルにデータを書き込み、読み出すことを特徴とする。
【選択図】図３
（もっと読む）

【課題】 磁性層同士のショートを防ぐ。
【解決手段】 磁気抵抗素子１０は、磁化の方向が固定された第１の固定層１４と、第１の非磁性層１５とが順に積層された第１の積層体と、第１の積層体上に設けられ、かつ磁化の方向が変化する自由層１６と、第２の非磁性層１７と、磁化の方向が固定された第２の固定層１８とが順に積層された第２の積層体と、第２の積層体の側面に接しかつ第２の積層体を囲むように設けられ、かつ絶縁体からなる側壁２０とを具備する。そして、第１の積層体は、その側面がほぼ垂直である。第２の積層体は、上に向かって細くなるテーパー形状を有する。 （もっと読む）

各データ担持ナノワイヤが、そのナノワイヤの全長に沿って複数の交差するナノワイヤを有して、磁壁ピン留めサイトを構成する交差接合部を形成する。データは、交差するナノワイヤとの整列と反整列の間で交番する磁界の作用の下で磁区を動かすことによって、各データ担持ナノワイヤを通って送られる。データは、上向きキラリティ横磁壁および下向きキラリティ横磁壁が、０および１を符号化するのに使用されて、磁壁のキラリティに符号化される。データは、事前定義されたキラリティの磁壁を有する磁区を核形成することができる適切な核形成磁界発生器を使用して、各ナノワイヤの中にクロック制御されて入れられる。データは、このキラリティを検知する適切な磁界センサを使用して、各ナノワイヤからクロック制御されて出される。
（もっと読む）

【課題】メモリセルを微細化してもビット情報の高い熱擾乱耐性を保ち、大容量化を実現する。
【解決手段】磁気抵抗効果素子は、スピン偏極したスピン偏極電子を磁性体に流すことで情報が記録される磁気抵抗効果素子であって、磁性材料からなり、膜面に対して垂直方向に向く第１の磁化を有する固定層１２と、磁性材料からなり、膜面に対して垂直方向に向く第２の磁化を有し、スピン偏極電子の作用により第２の磁化の方向が反転可能な記録層１１と、固定層と記録層との間に設けられ、固定層に対向する第１の面と記録層に対向する第２の面とを有する非磁性層ＴＢと、非磁性層の第１の面と固定層との間に設けられ、Ｆｅ、Ｃｏ、Ｎｉのうち１つ以上の元素を含む第１の磁性金属層１８と、非磁性層の第２の面と記録層との間に設けられ、Ｆｅ、Ｃｏ、Ｎｉのうち１つ以上の元素を含む第２の磁性金属層１９とを具備し、第２の磁性金属層の膜厚は、第１の磁性金属層の膜厚より薄い。 （もっと読む）

【課題】比較的簡素な構成で一対の電流配線を要することなく効率良く確実な磁化反転を可能とし、装置の更なる微小化を可能とする信頼性の高い磁気記憶装置を実現する。
【解決手段】少なくとも磁化反転層４の両側面、ここでは絶縁層３、磁化反転層４及びキャリア注入層５からなる積層体の両側面に、絶縁層６及び非磁性金属層、ここではＲｕ層７を介して、一対の磁化制御層８を設ける。キャリア注入層５は、ＳｒＴｉＯ₃から、磁化制御層８はＧｄＦｅＣｏ，ＧｄＤｙＦｅＣｏ，ＧｄＮｄＦｅＣｏ等の希土類遷移金属合金から形成する。 （もっと読む）

【課題】スピントルクＭＲＡＭセルアレイ中に引き回される配線が占める領域を小さくしたスピントルクＭＲＡＭセルアレイ、スピントルクＭＲＡＭ装置およびスピントルクＭＲＡＭセルアレイのプログラミング方法を提供する。
【解決手段】スピントルクＭＲＡＭセルアレイ４０５は、スピントルクＭＲＡＭセル１００（以下「ＭＲＡＭセル１００」という。）を横方向と縦方向に配列したものである。ビット線３０５は、各縦方向に沿って配置され、各ＭＲＡＭセル１００に接続される。ソース選択線３３０は、ビット線３０５に対して直交し、且つ、横方向に配列されたＭＲＡＭセル１００を２行１組にした対に対応して配置され、この対を構成しているＭＲＡＭセル１００と接続される。ＭＲＡＭセル１００には、第１ステップで第１論理レベル（０）が書き込まれ、第２ステップで第２論理レベル（１）が書き込まれる。 （もっと読む）

【課題】より高いスピン角運動量の移動効率が得られるＭＲＡＭデバイスを提供する。
【解決手段】ＭＴＪ構造１００は、ワード線とビット線との交差点においてそれらの間に配置されている。ＭＴＪ構造１００は、基体１の上に、反強磁性層２、ピンド層３、非磁性層４、リファレンス層５、トンネルバリア層６、フリー層７、非磁性層８、ドライブ層９、非磁性層１０、ピンド層１１、反強磁性層１２が順に積層されたものである。フリー層７は、トンネルバリア層６の側から順に、第１強磁性層７６、第１非磁性導電層７５、第２強磁性層７４、第２非磁性導電層７２、第３強磁性層７０を備える。第２強磁性層７４は、第１強磁性層７６と強磁性的に交換結合すると共に、第３強磁性層７０と反強磁性的に交換結合している。 （もっと読む）

【課題】メモリセルの微細化を図る。
【解決手段】半導体記憶装置は、第１及び第２の部分１３ａ、１３ｂを有し、第１及び第２の部分は第１の方向に第１のスペースＳ１を有する第１の抵抗変化素子ＭＴＪと、第１の抵抗変化素子と第１の方向に距離Ｆを有して配置され、第３及び第４の部分１３ａ’、１３ｂ’を有し、第３及び第４の部分は第１の方向に第２のスペースＳ２を有し、第１及び第２のスペースは距離より短い第２の抵抗変化素子ＭＴＪ’とを具備する。 （もっと読む）