【課題】ＭＯＮＯＳ型の不揮発性メモリセルを有する半導体装置において、データ消去時の消費電流を低減する。
【解決手段】ｎ⁺型の拡散領域からなる第１ドレインＤ１とｐ⁺型の拡散領域からなる第２ドレインＤ２とをＳＯＩ基板のシリコン層の異なる平面位置に並べて形成し、データの書き込み動作に際しては、第１ドレインＤ１から電子を注入し、コントロールゲートＣＧとメモリゲートＭＧとの間の強電界により生成されたホットエレクトロンを電荷蓄積層ＣＳＬに注入し、データの消去動作に際しては、第２ドレインＤ２から正孔を注入し、コントロールゲートＣＧとメモリゲートＭＧとの間の強電界により生成されたホットホールを電荷蓄積層ＣＳＬに注入する。 （もっと読む）

【課題】バイト、ページおよびブロックで書き込むことができる新単体式複合型不揮発メモリを提供する。
【解決手段】
不揮発メモリアレイは、シングルトランジスタフラッシュメモリセルおよびダブルトランジスタＥＥＰＲＯＭメモリセルを備え、同じ基板上に整合することができ、該不揮発メモリセルは低いカップリング係数の浮遊ゲートを備えて、メモリセル体積を減少でき、該浮遊ゲートをトンネル絶縁層の上に配置し、該浮遊ゲートは該ソース領域の辺縁および該ドレイン領域の辺縁に揃って、且つ該ソース領域辺縁および該ドレイン領域辺縁の幅に画定される幅を備え、該浮遊ゲートと該制御ゲートは５０％より小さい相対的に小さなカップリング係数を備えて、該不揮発メモリセルを縮小できるようにし、該不揮発メモリセルのプログラムはチャネル熱電子方式で達成し、消去は高電圧でＦＮトンネル方式で達成する。
（もっと読む）

【課題】 反転層が形成される半導体装置において、反転層の抵抗が高くなるのを抑制し、書き込み速度の低下を抑制する。
【解決手段】 半導体装置は、ＡＧ（Ａｓｓｉｓｔ Ｇａｔｅ）−ＡＮＤ型のフラッシュメモリであって、主表面を有する半導体基板１１と、半導体基板１１の主表面上に第１ゲート絶縁膜３１Ａを介して形成された複数の第１ゲート電極２１と、半導体基板１１の主表面上で第１ゲート電極２１と隣り合う位置において、相対的に低い基板主表面上に形成され、半導体基板１１および第１ゲート電極２１と電気的に絶縁された第２ゲート電極２２と、第１ゲート電極２１と第２ゲート電極２２との間に形成されたサイドウォール絶縁膜４３と、第１ゲート電極２１が延在する方向と直交する方向に延在する第３ゲート電極２３と、第１ゲート電極２１、第１ゲート電極２１下に形成される反転層および第３ゲート電極２３にそれぞれ電位を与える給電回路とを備える。 （もっと読む）

【課題】 信頼性を向上することのできる不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】 本発明のＡＧ−ＡＮＤ型フラッシュメモリは、行列状に配置された複数のメモリセル２００を含み、複数のメモリセル２００の各々がメモリセルトランジスタＴｒを有しており、シリコン基板１と、シリコン基板１上に形成されたゲート絶縁層２と、ゲート絶縁層２上に形成されたアシストゲートＡＧ４と、アシストゲートＡＧ４上に形成され、アシストゲートＡＧ４に達する孔３０ａを有する層間絶縁層３０と、孔３０ａ内を埋めるコンタクトＣＴ２とを備えている。コンタクトＣＴ２とアシストゲートＡＧ４との接続部Ａの真下に存在するゲート絶縁層２ａは、接続部Ａの真下以外の領域に存在するゲート絶縁層２よりも厚い。 （もっと読む）

【課題】 不揮発性半導体記憶装置のデータ線間のリーク電流を低減する。
【解決手段】 ＡＮＤ型のフラッシュメモリを有する不揮発性半導体記憶装置のメモリアレイにおいて、ワード線の隣接間であって、補助ゲート配線ＡＧＬの隣接間の接合素子分離領域に凹部８を形成し、その凹部８の形成領域の半導体基板１の主面（第１主面部）の高さを、補助ゲート配線ＡＧＬが対向する半導体基板１の主面（第２主面部）の高さよりも低くした。これにより、フラッシュメモリの動作時に、上記接合素子分離領域においてドレイン線／ソース線間にリーク電流が流れてしまうのを抑制することができる。 （もっと読む）

不揮発性メモリ・デバイスは、ソース／ドレイン領域の間のチャネル領域と、フローティング・ゲートと、制御ゲートと、チャネル領域とフローティング・ゲートとの間の第１の誘電体領域と、フローティング・ゲートと制御ゲートとの間の第２の誘電体領域とを有する。第１の誘電体領域はＨｉｇｈ−Ｋ材料を含む。不揮発性メモリ・デバイスは、フローティング・ゲートと制御ゲートとの間で第２の誘電体領域を介して電荷を移動させることによってプログラムおよび／または消去される。 （もっと読む）