【課題】従来よりも大幅に少ない原材料及び製造エネルギーを用いて、かつ、従来よりも短工程で製造することが可能な機能性デバイスの製造方法を提供する。
【解決手段】熱処理することにより機能性固体材料となる機能性液体材料を準備する第１工程と、基材上に機能性液体材料を塗布することにより、機能性固体材料の前駆体組成物層を形成する第２工程と、前駆体組成物層を８０℃〜２００℃の範囲内にある第１温度に加熱することにより、前駆体組成物層の流動性を予め低くしておく第３工程と、前駆体組成物層を８０℃〜３００℃の範囲内にある第２温度に加熱した状態で前駆体組成物層に対して型押し加工を施すことにより、前駆体組成物層に型押し構造を形成する第４工程と、前駆体組成物層を第２温度よりも高い第３温度で熱処理することにより、前駆体組成物層から機能性固体材料層を形成する第５工程とをこの順序で含む機能性デバイスの製造方法。 （もっと読む）

【課題】素子の面積を増大させることなく、かつ、コントロールゲート電圧を制御しなくとも、低電圧で書き込み量を大幅に増やすことが可能であり、また、安定して十分な書き込みを行うことが可能である不揮発性半導体装置を提供すること。
【解決手段】ドレインアバランシェホットエレクトロンにより書き込みを行う半導体記憶素子であって、第１導電型の半導体基板に形成された第２導電型の第１の半導体層と、前記第１の半導体層上に絶縁膜を介して設けられたフローティングゲートと、前記フローティングゲート下部の前記第１の半導体層の表面に形成されたチャネル領域と、前記チャネル領域に接触するように前記第１の半導体層上に設けられた第１導電型のソース領域及びドレイン領域とを有するＭＯＳトランジスタであって、前記チャネル領域が２種類以上のキャリア濃度の分布をもつ半導体記憶素子とした。 （もっと読む）

【課題】不揮発性メモリ素子は小型化や低消費電力化の要求がある。不揮発性メモリ素子をフィン型とすれば小型化できるが、バルク領域に正しく電位を印加できないので正しく情報の書き込みと消去とができなかった。
【解決手段】本発明のフィン型不揮発性メモリ素子は、不揮発性メモリ素子のゲート電極とは別に、バルク領域に直接電位を印加するバルク電極を設けた。これにより、バルク領域の電位を自由に印加できるようになり、正しく情報が書き込み及び消去できるようになる。また、バルク電位を自由に可変できるので、書き込みや消去にかかる電圧を低下させることもでき、低消費電力化を行える。 （もっと読む）

【課題】書き込みおよび消去特性が良好で、記憶情報の不揮発性が高い不揮発性記憶装置を提供する。
【解決手段】不揮発性記憶装置は、第１不純物領域１、第２不純物領域２、並びに第１不純物領域１および第２不純物領域２のいずれとも離間して形成された一組のソース領域３およびドレイン領域４、が区画された半導体基板１０と、半導体基板１０の上に形成された絶縁膜と、フローティングゲート３０と、を有し、フローティングゲート３０は、平面視において、第１部分３１は第１不純物領域１に重複し、第２部分３２は第１不純物領域１および第２不純物領域２の間に位置し、第３部分３３は一組のソース領域３およびドレイン領域４の間に位置し、フローティングゲート３０の第３部分３３と半導体基板１０との間に位置する絶縁膜は、フローティングゲート３０の他の部分と半導体基板１０との間に位置する絶縁膜よりも厚みが大きい。 （もっと読む）

【課題】ＲＴＳノイズを低減することが可能な絶縁ゲート型半導体素子、絶縁ゲート型半導体集積回路を提供する。
【解決手段】チャネル領域として機能するｐ型の半導体層１１と、チャネル領域を少なくとも囲み、活性領域２１Ｂを定義する素子分離絶縁膜２１と、活性領域２１Ｂの一方に設けられたｎ型の第１主電極領域１２と、活性領域２１Ｂの他方に設けられたｎ型の第２主電極領域１３と、活性領域２１Ｂ上に設けられたゲート絶縁膜２２と、ゲート絶縁膜２２上において、第１主電極領域１２と第２主電極領域１３との間のチャネル領域を流れるキャリアの流路に直交する方向に伸延するゲート電極２４とを備え、チャネル領域への前記キャリアの注入口が素子分離絶縁膜２１から離間して設けられている。 （もっと読む）

【課題】書き換え電圧を低くできるようにしたＰチャネル型不揮発性メモリ及び半導体装置、Ｐチャネル型不揮発性メモリの製造方法を提供する。
【解決手段】シリコン基板１に設けられたＮ型ウェル領域２と、Ｎ型ウェル領域２内で互いに離れた状態で設けられた第１のＰ型拡散領域（ソース）及び第２のＰ型拡散領域（ドレイン）と、第２のＰ型拡散領域上に設けられたトンネル絶縁膜１４ｂと、Ｎ型ウェル領域２のうちの第１のＰ型拡散領域と第２のＰ型拡散領域とに挟まれた領域（即ち、チャネルとなる領域）上に設けられたゲート絶縁膜１４ａと、ゲート絶縁膜１４ａ上からトンネル絶縁膜１４ｂ上にかけて連続して設けられた浮遊ゲート電極１５と、を備え、第２のＰ型拡散領域はトンネル絶縁膜１４ｂの直下の全領域に配置されている。 （もっと読む）

【課題】周辺回路の増大を極力抑えつつ、データディスターブを改善する不揮発性半導体記憶装置を提供する。
【解決手段】第１ボディ領域１００上に不純物拡散層１０４，１２４を、第１不純物拡散層１０４上に第２ボディ領域１０６を形成する。第１不純物拡散層１０４はメモリトランジスタMTのドレイン領域と選択トランジスタSTのソース領域、第１不純物拡散層１２４は選択トランジスタSTのドレイン領域をなす。第２ボディ領域１０６と第１不純物拡散層１０４に跨るように第２ボディ領域１０６上にメモリトランジスタMTのゲート部G_MTをＭＯＮＯＳ構造で形成する。第１不純物拡散層１０４、第１ボディ領域１００、第１不純物拡散層１２４に跨るように選択トランジスタSTのゲート部G_STをＭＯＳ型構造で形成する。両トランジスタMT，STは、バックゲートとなるボディ領域が電気的に分離される。 （もっと読む）

【課題】書込み速度の向上と、かつ読出しディスターブの抑制を両立させることが可能な半導体記憶装置を提供する。
【解決手段】半導体層上に電荷蓄積膜とゲート電極１０５を形成し、ゲート電極１０５の下部に形成されたチャネル領域の両側の半導体層に２つの第１導電型の拡散領域Ａ及びＢを形成する。チャネル領域は、一方の拡散領域Ａが接する側のチャネル幅Ｗａよりも他方の拡散領域Ｂが接する側のチャネル幅Ｗｂの方が大きく形成される。記憶動作時には一方の拡散領域Ａへ他方の拡散領域Ｂよりも高い電圧を印加し、読出し時には他方の拡散領域Ｂへ一方の拡散領域Ａよりも高い電圧を印加する。 （もっと読む）

プログラム可能な不揮発性デバイスが、ソース／ドレイン領域の一部分に重なるＦＥＴゲートとして機能する浮遊ゲートを使用する。これにより、デバイス用のプログラム供給電圧が容量結合によって浮遊ゲートに付与され、デバイスの状態を変更する。本発明は、データ暗号化、リファレンス調整、製造ＩＤ、セキュリティＩＤ及び他の多くのアプリケーションなどの各環境において使用できる。
（もっと読む）

【課題】高速な書込み及び消去動作を比較的低電圧で行い、かつ書換え劣化を抑えることで、メモリウインドウが大きく信頼性の高いメモリ素子を、低コストで提供する。
【解決手段】メモリ素子は、絶縁基板上に設けられた半導体層と、Ｐ型の導電型を有する第１の拡散層領域及び第２の拡散層領域と、第１の拡散層領域と第２の拡散層領域との間のチャネル領域を覆い、チャネル領域より電荷を注入され得る電荷蓄積膜と、電荷蓄積膜をはさんでチャネル領域とは反対側に位置するゲート電極とを有する。 （もっと読む）

【課題】コンタクト抵抗の増加やリーク電流の発生のないビット線コンタクト構造を有する不揮発性半導体記憶装置を提供することにある。
【解決手段】基板１００表面にビット線１０９、基板１００上のビット線１０９間に電荷捕獲機能を有するゲート絶縁膜１０４、ゲート絶縁膜１０４上にビット線１０９に直交するワード線１１４、ワード線１１４間にワード線間埋め込み絶縁膜１１５が形成されている。ビット線コンタクト形成領域において、ワード線間埋め込み絶縁膜１１５に開口部が形成され、この開口部側面に側壁膜１１７が形成されており、ワード線１１４間に形成されたビット線コンタクト１２１は、開口部側面に形成された側壁膜１１７に対して自己整合的に形成されてビット線１０９と接続している。 （もっと読む）

【課題】寄生容量を低減化，カップリング容量比を向上し、書き込み／消去電圧を低圧化できる。
【解決手段】ｐウェル領域２と、ｎ⁺領域５と６間のウェル領域に跨ってゲート絶縁膜１２を介して形成された選択ゲート電極（ＳＧ）と、ｎ⁺領域６と接するドレイン電極Ｄとからなる選択トランジスタと、ｎ⁺領域１と、ｎ⁺領域５と電気的に接続し、ｎ⁺領域１と離間するｎ⁺領域４と、ｎ⁺領域１の上のトンネル絶縁膜８と、ｎ⁺領域１からｎ⁺領域４の上面に跨って形成されたゲート絶縁膜１２と、ゲート絶縁膜よりも厚い選択絶縁膜１０と、トンネル絶縁膜，ゲート絶縁膜，および選択絶縁膜上のフローティングゲート電極（ＦＧ）と、選択絶縁膜上に形成され、ＦＧと側方で対向して形成されたコントロールゲート電極（ＣＧ）とからなるメモリトランジスタと、選択絶縁膜を挟んでＦＧと対向するフローティングのｎ⁺領域１が形成される不揮発性半導体記憶装置および製造方法。 （もっと読む）

【課題】ＦＬＯＴＯＸ型ＥＥＰＲＯＭにおいて、ドレイン領域の接合耐圧を低下させることなく、十分に高い書き込み電圧を印加できる構成で、かつ、セル面積が縮小されたものが望まれていた。
【解決手段】トンネルウインドウ１２を有し、トンネルウインドウ１２を介して電子の注入、引き抜きを行える整列配置された複数のフローティングゲート１１と、複数のフローティングゲート１１に個別に対応付けて設けられた複数のセレクトゲート１３と、複数のフローティングゲート１１に共有に設けられたコントロールゲート１６と、複数のフローティングゲート１１に共有に設けられたソース１７と、複数のフローティングゲート１１に共有に設けられたドレイン１８とを含む構成とする。 （もっと読む）

【課題】不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】制御ゲート電極１４０は、半導体基板１０５の内部にリセスされて形成される。ゲート絶縁膜１２０は、半導体基板１０５と制御ゲート電極１４０との間に介在される。ストレージノード膜１２５は、ゲート絶縁膜１２０と制御ゲート電極１４０との間に介在される。ブロッキング絶縁膜１３０は、ストレージノード膜１２５と制御ゲート電極１４０との間に介在される。複数の第１不純物ドーピング領域は、制御ゲート電極１４０の第１側面に沿って配置され、半導体基板１０５に画定される。複数の第２不純物ドーピング領域は、制御ゲート電極１４０の第１側面の反対側の第２側面に沿って複数の第１不純物ドーピング領域と交互に配置され、半導体基板１０５に画定される。 （もっと読む）

【課題】低電圧で高効率な書き込みをすることが出来、電荷保持特性に優れた不揮発性半導体記憶装置及びその作製方法を提供することを目的とする。
【解決手段】基板上に形成された半導体層と、半導体層の上方に第１の絶縁層を介して設けられた電荷蓄積層と、電荷蓄積層の上方に第２の絶縁層を介して設けられたゲート電極とを有し、半導体層は、ゲート電極と重なる領域に設けられたチャネル形成領域と、チャネル形成領域と隣接して設けられたソース領域又はドレイン領域を形成する第１の不純物領域と、チャネル形成領域及び第１の不純物領域と隣接して設けられた第２の不純物領域とを有し、第１の不純物領域と第２の不純物領域は導電型が異なるように設ける。 （もっと読む）

【課題】電気的特性を向上させた半導体素子。
【解決手段】半導体装置１０は、第１導電型基板２０に設けられているゲート酸化層３２、ゲートポリシリコン層３４、ゲートシリコン窒化層３６の積層体を含む略四角柱状のゲート電極３０と、ゲート電極より外側の領域に設けられている第２導電型注入領域２４と、ゲート電極の頂面３０ａを露出させており、側面を覆っている側壁マスク酸化層４０、電子蓄積窒化層５０及び側壁シリコン酸化層６０が積層されているサイドウォール９０と、ゲート電極及びサイドウォールから露出している第１導電型基板に設けられているソース／ドレイン拡散層８０とを具えている。 （もっと読む）

【課題】ＳＯＩ構造を持つＮＡＮＤ型フラッシュメモリにおいて、メモリ信号の一括消去を高速に実現可能な不揮発性半導体記憶装置を提供する。
【解決手段】埋め込み絶縁層２に接した第１導電型のチャネル領域４１１〜４１ｎを備え、列方向に配列された複数のメモリセルトランジスタＭＴ₁₁〜ＭＴ_1nと、メモリセルトランジスタＭＴ₁₁〜ＭＴ_1nの配列の一端に隣接し、埋め込み絶縁層２に接した第２導電型のチャネル領域４２を備える第１の選択ゲートトランジスタＳＴＳ１と、第２導電型のチャネル領域４２と電気的に接続し、チャネル領域４２よりも高不純物密度の第２導電型のソース線コンタクト領域４６と、第１の選択ゲートトランジスタＳＴＳ１の第１導電型のソース領域４３と電気的に接続し、且つソース線コンタクト領域４６と電気的に接続したソース線コンタクトプラグ１８とを備える。 （もっと読む）

【課題】ソフトエラーレートを向上させる電界効果トランジスタを提供すること
【解決手段】本発明による電界効果トランジスタ１は、第１の空洞５１を有する基板１０と、ゲート電極４０と、拡散層６０とを備える。ゲート電極４０及び拡散層６０は、基板１０の表面に平行な面ＸＹにおいて、第１の空洞５１を囲むように形成される。チャネル領域７０は、第１の空洞５１の側面に位置し、基板１０の表面に対して略垂直に形成される。 （もっと読む）

【課題】垂直なゲート電極のトランジスタを備える半導体装置及びその製造方法を提供する。
【解決手段】本発明のトランジスタ構造体は、横方向で対向する第１及び第２の側面と縦方向で対向する第３及び第４の側面を有する半導体パターンと、半導体パターンの第１及び第２の側面に隣接して配置されるゲートパターンと、半導体パターンの第３及び第４の側面に直接接触しながら配置される不純物パターンと、ゲートパターンと半導体パターンとの間に介在されるゲート絶縁膜パターンと、を備える。これにより、ゲートパターンがチャネル領域の側面に配置されるので、半導体装置の集積度を増加させることと同時にトランジスタのチャネル幅を増加させうる。 （もっと読む）

【課題】 高集積化を実現することができる不揮発性半導体記憶装置を提供すること。
【解決手段】 本発明の不揮発性半導体記憶装置は，半導体基板にトレンチ領域を設け，
１つのトレンチ領域の側壁の両側に，それぞれ，ＮＡＮＤ型メモリセルユニットを三次元
的に有している。そしてこれらのＮＡＮＤメモリセルユニットは，１本のビット線に接続
されている。それぞれのＮＡＮＤ型メモリセルユニットは，複数のメモリセルトランジス
タと選択ゲートトランジスタが直列に接続されている。これらの複数のメモリセルトラン
ジスタ及び選択ゲートトランジスタは，同一のトレンチ領域に設けられている。さらに，
本発明の不揮発性半導体記憶装置においては，メモリセルトランジスタの電荷蓄積層には
，従来のような浮遊ゲートの替わりに，酸化珪素膜，窒化珪素膜，酸化珪素膜の積層構造
，又はシリコン，金属その他の導電性物質のナノ結晶を含有する絶縁層を用いている。 （もっと読む）