基板（１２０）、基板の上のＩＩＩ族窒化物層（１０２、１０４，４０６）、及び、ＩＩＩ族窒化物層の上の電気的コンタクト（１０８ａ、１０８ｂ）を含む装置。電気的コンタクトは、導電性材料の複数層（１１０〜１１６）を有するスタックを含み、スタック内の前記層の少なくとも１つがゲルマニウムを含む。スタック内の層は、アルミニウム銅を含むコンタクト層（１１６）を含み得る。スタックは、チタン又はチタン合金層、アルミニウム又はアルミニウム合金層、及び、ゲルマニウム又はゲルマニウム合金層、を含み得る。スタック内の少なくとも１つの層は、約１％から約５％の間のゲルマニウム含有量を有するアルミニウム又はチタン合金を含み得る。

（もっと読む）

【課題】ＤモードとＥモードの素子を組み合わせた半導体装置およびその製造方法を提供する。
【解決手段】ＤモードとＥモードのＪＦＥＴにおけるチャネル領域を設定する場所にそれぞれ凹部２ａと凸部２ｂを備えることで、同一基板上に厚みが異なるｎ型チャネル層３を形成する。そして、このような厚みが異なるｎ型チャネル層３によってＤモードとＥモードで作動するＪＦＥＴを同一基板上に備えることができるため、ＳｉＣでもＤモードとＥモードのＪＦＥＴを組み合わせたＳｉＣ半導体装置を実現することが可能となる。 （もっと読む）

【課題】オーミック電極とオーミックリセス部とのコンタクト抵抗を低減した窒化物半導体素子および窒化物半導体素子の製造方法を提供する。
【解決手段】窒化物半導体素子４００は、基板４０１上に形成された第１の窒化物半導体層４０２と、第１の窒化物半導体層４０２上に形成され、第１の窒化物半導体層４０２と比べてバンドギャップが大きい第２の窒化物半導体層４０３と、少なくとも第２の窒化物半導体層４０３に形成されたオーミックリセス部４０５と、オーミックリセス部４０５に接触して設けられたオーミック電極４０７とを備え、オーミックリセス部４０５は、オーミック電極４０７と接触する面の少なくとも一部に凹凸構造を有する。 （もっと読む）

【課題】高い信頼性を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】窒化物半導体層１上に、高融点金属を含む第１の導電膜３を形成する。第１の熱処理を行うことにより、第１の導電膜３と窒化物半導体層１とを反応させて高融点金属の窒化物層４を形成すると共に、窒化物半導体層１の表面に窒素空孔を生じさせる。第１の導電膜２上に、Ａｌを含有する第２の導電膜３を形成する。第２の熱処理を行うことにより、第２の導電膜３中のＡｌ原子を窒化物半導体層１の表面まで拡散させる。 （もっと読む）

【課題】 ＧａＮ基板上に結晶成長する各半導体層の平坦性が、半導体素子の寸法相当において向上した半導体基板を提供し、更には、この半導体基板を基礎として、特性の高性能化された半導体発光素子、半導体素子を提供する。
【解決手段】基板１１と、この基板１１上に積層された窒化物系III−Ｖ族化合物半導体単結晶層１２と、基板１１と窒化物系III−Ｖ族化合物半導体単結晶層１２との間に設けられた、不純物元素を５ｘ１０¹⁷ｃｍ^-3以上２ｘ１０¹⁹ｃｍ^-3以下含有する層１０とを備える。 （もっと読む）

【課題】ゲートリーク電流を抑制する、窒化物半導体からなるリセスゲート構造のヘテロ接合ＦＥＴ及びその製造方法を提供することを目的とする。
【解決手段】本発明のヘテロ接合電界効果トランジスタは、窒化物半導体からなるヘテロ接合電界効果トランジスタであって、バリア層４とバリア層４の上に形成されたキャップ層５を含む半導体層と、半導体層に下部を埋没するようにして半導体層上に設けられたゲート電極９と、ゲート電極９の側面と半導体層の間に設けられた絶縁膜１０と、を備え、ゲート電極９は、下面のみが半導体層と接触することを特徴とする。 （もっと読む）

【課題】本発明は、化合物半導体素子の動作に関係なく、リーク電流を防止することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置１は、２ＤＥＧ３１０を有する第１の化合物半導体層３１と、第１の化合物半導体層３１上に配設され、キャリア供給層として機能する第２の化合物半導体層３２と、２ＤＥＧ３１０上に配設された第１の電極６１と、２ＤＥＧ３１０上において第１の電極６１から離間して配設された第２の電極４２と、を備えた化合物半導体素子１０と、化合物半導体素子１０の周囲を取り囲む領域の一部において２ＤＥＧ３１０上に配設され、この２ＤＥＧ３１０のキャリア濃度を低減させる外周電極６２を有する外周領域１１とを備える。 （もっと読む）

【課題】オーミック電極のオーミックコンタクト抵抗を確実に低減させる。
【解決手段】各オーミック電極３、４は、ＧａＮキャップ層２６表面のリセス２８周辺部位に接触する第１電極５１と、第１電極５１に接触して、リセス２８を介して２次元電子ガス層２７に及ぶ第２電極５２とを有している。第１電極５１は、リセス２８の開口部を囲む環状のものである。第２電極５２は、第１電極５１に重なる頭部５２ａ、及びリセス２８内に形成された柱状部５２ｂからなる。第１及び第２電極５１、５２を第１及び第２温度でそれぞれ熱処理しているので、第１及び第２電極５１、５２のオーミックコンタクト抵抗を共に低減させ、各オーミック電極３、４そのもののオーミックコンタクト抵抗を低減させることができる。 （もっと読む）

【課題】パワートランジスタに適用可能なノーマリオフ型の窒化物半導体装置に生じる電流コラプスを抑制できるようにする。
【解決手段】窒化物半導体装置は、サファイアからなる基板１１と、該基板１１の上に形成されたＧａＮからなるチャネル層１３と、該チャネル層１３の上に形成され、該チャネル層１３よりもバンドギャップエネルギーが大きいＡｌＧａＮからなるバリア層１４と、該バリア層１４の上に形成され、ｐ型ＡｌＧａＮ層１５及びｐ型ＧａＮ層１６を含むｐ型窒化物半導体層と、該ｐ型窒化物半導体層の上に形成されたゲート電極１９と、該ゲート電極１９の両側方の領域にそれぞれ形成されたソース電極１７及びドレイン電極１８とを有している。ｐ型窒化物半導体層は、ゲート電極１９の下側部分の厚さが該ゲート電極１９の側方部分の厚さよりも大きい。 （もっと読む）

【課題】窒化物半導体による分極接合を用いた半導体素子において、高い歩留まりで高性能な素子を作製する。
【解決手段】Ｉｎ_ａＧａ_１−ａＮチャネル層９、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎバリア層１０、およびＩｎ_ｂＧａ_１−ｂＮキャップ層１１により分極接合を形成する（０≦ａ、ｂ、ｃ＜０．０２）。また、上記バリア層の膜厚Ｔ及びＡｌ組成ｘは、４１＜Ｔ＜３１０（単位：ｎｍ）、０．０８≦ｘ＜０．１２、又は３０＜Ｔ＜１５０、０．１２≦ｘ＜０．１６、又は２４＜Ｔ＜９２、０．１６≦ｘ＜０．２０、又は１９＜Ｔ＜６２、０．２０≦ｘ＜０．２４、又は１６＜Ｔ＜４５、０．２４≦ｘ＜０．２８、又は１４＜Ｔ＜３４、０．２８≦ｘ＜０．３２、又は１２＜Ｔ＜２７、０．３２≦ｘ＜０．３６、又は１１＜Ｔ＜２２、０．３６≦ｘ＜０．４０のいずれかの範囲にある。 （もっと読む）

【課題】ゲートリセス構造を採用してノーマリーオフ動作を可能とするも、バラツキの小さい安定した閾値を有し、十分な高耐圧を実現する信頼性の高い化合物半導体装置を実現する。
【解決手段】電子走行層３と電子供給層４との間にｉ−ＡｌＮからなる中間層５を形成し、キャップ構造７上のゲート電極の形成予定部位に中間層５をエッチングストッパとして用いて開口１１ａを形成した後、中間層５の開口１１ａに位置整合する部位に熱リン酸を用いたウェットエッチングにより開口１１ｂを形成して、開口１１ａ，１１ｂからなる開口１１をゲート絶縁膜１２を介して下部が埋め込み、上部がキャップ構造７上方に突出するゲート電極１３を形成する。 （もっと読む）

【課題】高いチャネル移動度を有する電界効果トランジスタを提供する。
【解決手段】ゲート絶縁層と、前記ゲート絶縁層に接する第１半導体結晶層と、第１半導体結晶層に格子整合または擬格子整合する第２半導体結晶層とを有し、前記ゲート絶縁層、前記第１半導体結晶層および前記第２半導体結晶層が、ゲート絶縁層、第１半導体結晶層、第２半導体結晶層の順に配置されており、前記第１半導体結晶層がＩｎ_ｘ１Ｇａ_１−ｘ１Ａｓ_ｙ１Ｐ_１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、前記第２半導体結晶層がＩｎ_ｘ２Ｇａ_１−ｘ２Ａｓ_ｙ２Ｐ_１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、前記第１半導体結晶層の電子親和力Ｅ_ａ１が前記第２半導体結晶層の電子親和力Ｅ_ａ２より小さい電界効果トランジスタを提供する。 （もっと読む）

【課題】ノーマリオフ特性を実現する高電子移動度トランジスタを提供する。
【解決手段】チャネル層２５が第１のバリア層２７上に設けられると共に第１のバリア層２７と第１のヘテロ接合３３を成す。また、チャネル層２５は圧縮歪みを内包して、チャネル層２５のピエゾ電界ＰＺＣ２は支持基体１３から第１のバリア層２７への方向に向く。第１のヘテロ接合３３がIII族窒化物領域２３のｃ軸方向に対して４０度以上８５度以下及び１４０度以上１８０度未満の角度範囲の傾斜角αで傾斜した基準軸ベクトルに垂直な平面に沿って延在するとき、ゲート電極１９直下におけるチャネル層２５におけるピエゾ電界ＰＺＣ２の大きさをｃ面上のトランジスタにおけるピエゾ電界の大きさに比べて小さくできて、有限な大きさのピエゾ電界を残しながらノーマリオフ特性が実現される。 （もっと読む）

【課題】 窒化物半導体に対するコンタクト抵抗が低い電極を有する半導体装置の製造方法を提供する。
【解決手段】 窒化物半導体層上に炭素を含有する炭素含有層を形成する炭素含有層形成工程Ｓ４と、炭素含有層上にチタンを含有するチタン含有層を形成するチタン含有層形成工程Ｓ６を有する半導体装置の製造方法。チタン含有層と窒化物半導体層との間にＴｉＮとＴｉＣの全率固溶体Ｔｉ（Ｃ，Ｎ）の層が形成される。これにより、チタン含有層が、その境界部全体で窒化物半導体層に対してオーミック接続される。 （もっと読む）

【課題】高電圧を印加しても壊れにくい電界効果トランジスタを提供する。
【解決手段】電界効果トランジスタは、基板１、チャネル層３及びバリア層４と、バリア層４上にこの順で離間して設けられたソース電極６、ゲート電極７およびドレイン電極８とを備え、ソース電極６の直下に第１のｎ型不純物拡散領域１２が設けられ、ドレイン電極８の直下に第２のｎ型不純物拡散領域１３が設けられ、第２のｎ型不純物拡散領域の下側の前記チャネル層３および第２のｎ型不純物拡散領域の前記ゲート電極側の前記チャネル層３および前記バリア層４に第３のｎ型不純物拡散領域１５が設けられる。第３のｎ型不純物拡散領域１５は第２のｎ型不純物拡散領域１３よりも低いｎ型不純物濃度を有し、ゲート電極とドレイン電極との間に電圧が印加されたときバリア層４およびチャネル層３においてその絶縁破壊強度を超える電界集中が生じることを抑制する。 （もっと読む）

【課題】十分に大きな電流密度を得ることができるノーマリオフ型の窒化物半導体からなる電界効果トランジスタ及びその製造方法を提供する。
【解決手段】基板１０１上にＡｌＮバッファ層１０２、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４、ｐ型ＧａＮ層１０５、高濃度ｐ型ＧａＮ層１０６が順に形成され、ゲート電極１１１が高濃度ｐ型ＧａＮ層１０６とオーミック接合する。アンドープＡｌＧａＮ層１０４の上にはソース電極１０９及びドレイン電極１１０が設けられる。アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層との界面で発生する２次元電子ガスとｐ型ＧａＮ層１０５とによって生じるｐｎ接合がゲート領域に形成されるのでゲート電圧を大きくすることができる。 （もっと読む）

【課題】高周波動作や広帯域化が可能な増幅器の実現ができるＧａＮを使用した、ＨＥＭＴ（高電子移動度トランジスタ）のソース、ドレイン間寄生容量を低減できる半導体装置及びその製造方法を提供する。
【解決手段】電子が走行するＧａＮバッファ層２と、バッファ層上に形成された、２次元電子ガスを形成するＡｌＧａＮバリア層３と、バリア層上のゲート電極８、ソース電極６、ドレイン電極７を有するＨＥＭＴにおいて、ソース電極６とドレイン電極７の下部に形成した高濃度不純物領域４と、高濃度不純物領域４の下部に形成され、当該高濃度不純物領域４より不純物濃度が低い低濃度不純物領域５とを備えた。 （もっと読む）

【課題】オーミックコンタクト特性が優れており、かつ、良好なデバイス特性を有する半導体素子を実現することができるエピタキシャル基板を提供する。
【解決手段】下地基板の上に、少なくともＡｌとＧａを含む、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層を形成し、チャネル層の上に、少なくともＩｎとＡｌを含む、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層を、表面近傍部におけるＩｎ組成比が表面近傍部以外の部分におけるＩｎ組成比よりも大きくなるように形成する。 （もっと読む）

【課題】 窒化物半導体表面の自然酸化や熱処理による表面劣化を防止し、良好なショットキー特性を有する半導体装置を提供する。
【解決手段】 基板１０１に、不純物を積極的に注入することなく形成されたＧａＮ緩衝層１０２、ＧａＮ緩衝層１０２よりもバンドギャップが大きい第２の窒化物半導体を材料とするＡｌ_xＧａ_yＩｎ_1-x-yＮ障壁層１０３、Ａｌ_xＧａ_yＩｎ_1-x-yＮ障壁層１０３の上面にあって、この上面にオーミックコンタクトするソース電極１０５、ドレイン電極１０７、ソース電極１０５、ドレイン電極１０７の間に設けられたゲート電極１０６を形成して半導体装置製造する。そして、ゲート電極１０６を、第２の窒化物半導体よりも小さなバンドギャップを有するｎ型不純物が積極的に注入された高濃度ｎ型Ｇａ_aＩｎ_1-aＮゲート電極１０６ａ、ゲート電圧伝送用電極１０６ｂによって構成する。 （もっと読む）

【課題】 ゲート電極下部のダメージを低減することによって高いデバイス特性が得られることができる半導体装置の製造方法を提供する。
【解決手段】 基板１０１上にＧａＮ緩衝層１０２を形成する工程と、ＧａＮ緩衝層１０２上にｕｎ−ＡｌＧａＮ障壁層１０３を形成する工程と、ｕｎ−ＡｌＧａＮ障壁層１０３上に再成長用マスク１１０を形成する工程と、ｕｎ−ＡｌＧａＮ障壁層１０３上に、ｎ−ＩｎＡｌＮコンタクト層１０９を再成長させる工程と、ｕｎ−ＡｌＧａＮ障壁層１０３上の再成長用マスク１１０を除去する工程と、ｎ−ＩｎＡｌＮコンタクト層１０９上にソース電極１０７及びドレイン電極１０８を形成する工程と、再成長用マスク１１０が除去されたｕｎ−ＡｌＧａＮ障壁層１０３上の領域に、ゲート電極１０６を形成する工程と、によって半導体装置を製造する。 （もっと読む）