電界効果トランジスタ、半導体基板及び電界効果トランジスタの製造方法
【課題】高いチャネル移動度を有する電界効果トランジスタを提供する。
【解決手段】ゲート絶縁層と、前記ゲート絶縁層に接する第１半導体結晶層と、第１半導体結晶層に格子整合または擬格子整合する第２半導体結晶層とを有し、前記ゲート絶縁層、前記第１半導体結晶層および前記第２半導体結晶層が、ゲート絶縁層、第１半導体結晶層、第２半導体結晶層の順に配置されており、前記第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、前記第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、前記第１半導体結晶層の電子親和力Ｅａ１が前記第２半導体結晶層の電子親和力Ｅａ２より小さい電界効果トランジスタを提供する。
【解決手段】ゲート絶縁層と、前記ゲート絶縁層に接する第１半導体結晶層と、第１半導体結晶層に格子整合または擬格子整合する第２半導体結晶層とを有し、前記ゲート絶縁層、前記第１半導体結晶層および前記第２半導体結晶層が、ゲート絶縁層、第１半導体結晶層、第２半導体結晶層の順に配置されており、前記第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、前記第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、前記第１半導体結晶層の電子親和力Ｅａ１が前記第２半導体結晶層の電子親和力Ｅａ２より小さい電界効果トランジスタを提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ、半導体基板及び電界効果トランジスタの製造方法に関する。
【背景技術】
【０００２】
化合物半導体をチャネル層に用いるＭＩＳＦＥＴ（金属・絶縁体・半導体電界効果トランジスタ）は、高周波動作および大電力動作に適したスイッチングデバイスとして期待されている。しかし、半導体と絶縁体の界面にエネルギー準位が形成されるとキャリアの移動度を低下させるという問題がある。半導体と絶縁体の界面に形成されるエネルギー準位（本明細書中では「界面準位」という）の低減には、化合物半導体の表面を硫化物で処理することが有効であると非特許文献１に記載されている。
非特許文献１ Ｓ．Ａｒａｂａｓｚ，ｅｔ ａｌ．著，Ｖａｃ．８０巻（２００６年）、８８８ページ
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、界面準位をさらに低減することが望ましい。また、界面準位が存在しても当該界面準位の影響を低く抑える方策を施すことで、電界効果トランジスタの性能を高めることが望まれる。本発明の目的は、界面準位の影響を低く抑えて、高いチャネル移動度を有する電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、ゲート絶縁層と、ゲート絶縁層に接する第１半導体結晶層と、第１半導体結晶層に格子整合または擬格子整合する第２半導体結晶層とを有し、ゲート絶縁層、第１半導体結晶層および第２半導体結晶層が、ゲート絶縁層、第１半導体結晶層、第２半導体結晶層の順に配置されており、第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、第１半導体結晶層の電子親和力Ｅａ１が第２半導体結晶層の電子親和力Ｅａ２より小さい電界効果トランジスタを提供する。
【０００５】
第２半導体結晶層としてＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２＞ｙ１）が挙げられる。第１半導体結晶層中のＡｓ原子濃度は、例えば１％以下である。電界効果トランジスタは、第２半導体結晶層に格子整合または擬格子整合する第３半導体結晶層をさらに有することが好ましい。第３半導体結晶層は第１半導体結晶層と第２半導体結晶層との間に配置されており、第３半導体結晶層は、例えばＡｌｘ３Ｉｎｘ４Ｇａ１−ｘ３−ｘ４Ａｓｙ３Ｐ１−ｙ３（０＜ｘ３＜１、０≦ｘ４＜１、０＜ｘ３＋ｘ４＜１、０≦ｙ３≦１）であり、第３半導体結晶層の電子親和力Ｅａ３が第２半導体結晶層の電子親和力Ｅａ２より小さい。
【０００６】
電界効果トランジスタは、ゲート絶縁層に接するゲート電極をさらに有してもよく、ゲート電極、ゲート絶縁層および第１半導体結晶層が、ゲート電極、ゲート絶縁層、第１半導体結晶層の順に配置されており、ゲート絶縁層と第１半導体結晶層とが以下の数１の関係を満足することが好ましい。
（数１）
（ε１・ｄ０）／（ε０・ｄ１）＞Ｖ／δ
ただし、ｄ０およびε０はゲート電極と第２半導体結晶層とに挟まれたゲート下領域におけるゲート絶縁層の厚さおよび比誘電率を示し、ｄ１およびε１はゲート下領域における第１半導体結晶層の厚さおよび比誘電率を示し、Ｖは前記電界効果トランジスタの閾値電圧以上の前記ゲート電極への印加電圧を示し、δ＝Ｅａ２−Ｅａ１である。
【０００７】
さらに、電界効果トランジスタは、第２半導体結晶層の少なくとも一部にＰ型の伝導型を示す不純物が含まれていることが好ましい。第２半導体結晶層は、例えば、第１半導体結晶層に接し、Ｐ型の伝導型を示す不純物を含む結晶層であってよい。また、第２半導体結晶層は、例えば、第１半導体層に接し、かつ、不純物を含まないノンドープ層と、ノンドープ層に接し、かつ、Ｐ型の伝導型を示す不純物を含むドープ層とを有してもよい。また、前記ドープ層は、Ｐ型の伝導型を示す不純物の濃度が互いに異なる複数の層から構成されていてもよい。当該ノンドープ層の厚みは、一例として２０ｎｍ以下である。
【０００８】
電界効果トランジスタは、電子親和力Ｅａ４が第２半導体結晶層の電子親和力Ｅａ２より小さい第４半導体結晶層をさらに有することが好ましく、ゲート絶縁層、第２半導体結晶層および第４半導体結晶層が、ゲート絶縁層、第２半導体結晶層、第４半導体結晶層の順に配置されており、第４半導体結晶層が第２半導体結晶層と格子整合または擬格子整合することが好ましく、第４半導体結晶層の電子親和力Ｅａ４が第２半導体結晶層の電子親和力Ｅａ２より小さいことが好ましく、また第４半導体結晶層はＰ型の伝導型を示す不純物を含んでいることが好ましい。
【０００９】
また、電界効果トランジスタは、ゲート絶縁層に接するゲート電極と、ソース電極と、ドレイン電極とをさらに有してもよく、ゲート電極、ゲート絶縁層および第１半導体結晶層が、ゲート電極、ゲート絶縁層、第１半導体結晶層の順に第１方向に配置され、ゲート電極、ソース電極およびドレイン電極が、ソース電極、ゲート電極、ドレイン電極の順に、第１方向に垂直な第２方向に配置され、ゲート電極に第１方向において隣接するゲート下領域に第１半導体結晶層が形成され、ソース電極とゲート下領域との間、または第１方向においてソース電極に隣接するソース下領域とゲート下領域との間に第１半導体結晶層が形成されておらず、ドレイン電極とゲート下領域との間、または第１方向においてドレイン電極に隣接するドレイン下領域とゲート下領域との間に第１半導体結晶層が形成されていないことが好ましい。
【００１０】
電界効果トランジスタは、ゲート絶縁層、第１半導体結晶層および第２半導体結晶層を含む積層構造体を支持するベース基板をさらに有することが好ましく、ベース基板は、例えば単結晶ＧａＡｓからなる基板、単結晶ＩｎＰからなる基板、単結晶Ｓｉからなる基板およびＳＯＩ（シリコン・オン・シンシュレータ）基板からなる群から選択された一の基板である。
【００１１】
電界効果トランジスタは、ゲート絶縁層に接するゲート電極と、ソース電極と、ドレイン電極とをさらに有することが好ましく、ゲート電極、ゲート絶縁層、第１半導体結晶層および第２半導体結晶層が、ゲート電極、ゲート絶縁層、第１半導体結晶層、第２半導体結晶層の順に第１方向に配置され、ゲート電極、ソース電極およびドレイン電極が、ソース電極、ゲート電極、ドレイン電極の順に、第１方向に垂直な第２方向に配置され、第１方向においてゲート電極に隣接するゲート下領域に、第１半導体結晶層および第２半導体結晶層が形成され、第１方向においてソース電極に隣接するソース下領域、および、第１方向においてドレイン電極に隣接するドレイン下領域に、第２半導体結晶層が形成され、ソース下領域とゲート下領域との間の第２半導体結晶層、およびドレイン下領域とゲート下領域との間の第２半導体結晶層に、キャリアを生成する不純物原子がドーピングされ、ソース電極またはソース下領域とゲート下領域との間の第１半導体結晶層、およびドレイン電極またはドレイン下領域とゲート下領域との間の第１半導体結晶層に、キャリアを生成する不純物原子がドーピングされていないものであってもよい。
【００１２】
本発明の第２の態様においては、ベース基板と、ベース基板に接する第２半導体結晶層と、第２半導体結晶層に格子整合または擬格子整合する第１半導体結晶層とを備え、第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、第１半導体結晶層の電子親和力Ｅａ１が第２半導体結晶層の電子親和力Ｅａ２より小さい半導体基板を提供する。ベース基板は、第１半導体結晶層および第２半導体結晶層を含む積層構造体を支持する。
【００１３】
第２半導体結晶層は、例えばＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２＞ｙ１）である。第１半導体結晶層中のＡｓ原子濃度は、１％以下である。半導体基板は、第２半導体結晶層に格子整合または擬格子整合する第３半導体結晶層をさらに有することが好ましく、第３半導体結晶層が第１半導体結晶層と第２半導体結晶層との間に配置されており、第３半導体結晶層としてＡｌｘ３Ｉｎｘ４Ｇａ１−ｘ３−ｘ４Ａｓｙ３Ｐ１−ｙ３（０＜ｘ３＜１、０≦ｘ４＜１、０＜ｘ３＋ｘ４＜１、０≦ｙ３≦１）が挙げられ、第３半導体結晶層の電子親和力Ｅａ３が第２半導体結晶層の電子親和力Ｅａ２より小さいことが好ましい。
【００１４】
また、半導体基板は、第２半導体結晶層の少なくとも一部にＰ型の伝導型を示す不純物が含まれていることが好ましい。第２半導体結晶層は、例えば、第１半導体結晶層に接し、Ｐ型の伝導型を示す不純物を含む結晶層であってよい。また、第２半導体結晶層は、例えば、第１半導体層に接し、かつ、不純物を含まないノンドープ層と、ノンドープ層に接し、かつ、Ｐ型の伝導型を示す不純物を含むドープ層とを有してもよい。また、前記ドープ層は、Ｐ型の伝導型を示す不純物の濃度が互いに異なる複数の層から構成されていてもよい。当該ノンドープ層の厚みは、一例として２０ｎｍ以下である。
【００１５】
半導体基板は、電子親和力Ｅａ４が第２半導体結晶層の電子親和力Ｅａ２より小さい第４半導体結晶層をさらに有することが好ましく、第１半導体結晶層、第２半導体結晶層および第４半導体結晶層が、第１半導体結晶層、第２半導体結晶層、第４半導体結晶層の順に配置されており、第４半導体結晶層が第２半導体結晶層と格子整合または擬格子整合することが好ましく、第４半導体結晶層の電子親和力Ｅａ４が第２半導体結晶層の電子親和力Ｅａ２より小さいことが好ましく、また第４半導体結晶層はＰ型の伝導型を示す不純物を含んでいることが好ましい。
【００１６】
半導体基板におけるベース基板として単結晶ＧａＡｓからなる基板、単結晶ＩｎＰからなる基板、単結晶Ｓｉからなる基板およびＳＯＩ（シリコン・オン・シンシュレータ）基板からなる群から選択された一の基板が挙げられる。
【００１７】
本発明の第３の態様においては、ベース基板の上に第２半導体結晶層をエピタキシャル成長させる段階と、第２半導体結晶層の上に第１半導体結晶層をエピタキシャル成長させる段階とを有し、第２半導体結晶層をエピタキシャル成長させる段階において、第２半導体結晶層をＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１）として成長させ、第１半導体結晶層をエピタキシャル成長させる段階において、第１半導体結晶層をＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１、ｙ１≠ｙ２）とし、第２半導体結晶層に格子整合または擬格子整合させて成長させ、第１半導体結晶層の電子親和力Ｅａ１が第２半導体結晶層の電子親和力Ｅａ２より小さく第１半導体結晶層および第２半導体結晶層を成長させる半導体基板の製造方法を提供する。
【００１８】
第３の態様においては、半導体基板における第１半導体結晶層に接して絶縁層を形成する段階と、絶縁層に接して、電界効果トランジスタのゲート電極になる導電層を形成する段階とを有する電界効果トランジスタの製造方法を提供する。絶縁層が還元材料を含む雰囲気におけるＡＬＤ法またはＭＯＣＶＤ法により形成されることが好ましい。
【００１９】
電界効果トランジスタの製造方法は、絶縁層を形成する段階の前に、ゲート電極が形成される領域を覆うマスクを、第１半導体結晶層の上に形成する段階と、マスクで覆われた領域以外の第１半導体結晶層を、マスクを遮蔽膜に用いたエッチングにより除去する段階と、第２半導体結晶層の第１半導体結晶層が除去された領域に、マスクを遮蔽膜に用いたイオン注入により、不純物原子をドーピングする段階と、を有してもよい。
【００２０】
本発明の第４の態様においては、第１半導体結晶層と、第１半導体結晶層に格子整合または擬格子整合する第２半導体結晶層とを有し、第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、第１半導体結晶層の電子親和力Ｅａ１が第２半導体結晶層の電子親和力Ｅａ２より小さい半導体基板における第１半導体結晶層に接して絶縁層を形成する段階と、絶縁層に接して、電界効果トランジスタのゲート電極になる導電層を形成する段階とを有する電界効果トランジスタの製造方法が提供される。当該絶縁層は、例えば、還元材料を含む雰囲気におけるＡＬＤ法またはＭＯＣＶＤ法により形成される。
【図面の簡単な説明】
【００２１】
【図１】電界効果トランジスタ１００の断面例を示す。
【図２】電界効果トランジスタ１００の製造例における製造途中での断面例を示す。
【図３】電界効果トランジスタ１００の製造例における製造途中での断面例を示す。
【図４】電界効果トランジスタ１００の製造例における製造途中での断面例を示す。
【図５】電界効果トランジスタ２００の断面例を示す。
【図６】電界効果トランジスタ３００の断面例を示す。
【図７】電界効果トランジスタ４００の断面例を示す。
【図８】電界効果トランジスタ５００の断面図を示す。
【図９】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１０】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１１】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１２】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１３】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１４】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１５】電界効果トランジスタ５００のチャネル移動度対表面電子濃度の実験データを、比較例の電界効果トランジスタと対比して示したグラフである。
【図１６】電界効果トランジスタ６００の断面図を示す。
【図１７】電界効果トランジスタ６００の製造途中における断面図を示す。
【図１８】電界効果トランジスタ６００の製造途中における断面図を示す。
【図１９】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２０】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２１】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２２】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２３】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２４】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２５】電界効果トランジスタ６００のゲート電極端部における断面を電子顕微鏡観察した写真を示す。
【図２６】電界効果トランジスタ６００のゲート電極中央部における断面を電子顕微鏡観察した写真を示す。
【図２７】電界効果トランジスタ６００のドレイン電圧対ドレイン電流特性（Ｖｄ−Ｉｄ特性）を示す。
【図２８】電界効果トランジスタ６００のゲート電圧対ドレイン電流特性（Ｖｇ−Ｉｄ特性）を相互コンダクタンスとともに示す。
【図２９】電界効果トランジスタ６００のチャネル移動度対表面電子濃度の実験データを示したグラフである。
【発明を実施するための形態】
【００２２】
図１に、本発明の実施形態である電界効果トランジスタ１００の断面例を示す。電界効果トランジスタ１００は、ベース基板１０２、第２半導体結晶層１０４、第１半導体結晶層１０６、第２Ｎ型領域１０８、第１Ｎ型領域１１０、ゲート絶縁層１１２、ソース電極１１４、ドレイン電極１１６およびゲート電極１１８を有する。
【００２３】
ベース基板１０２が、ゲート絶縁層１１２、第１半導体結晶層１０６および第２半導体結晶層１０４を含む積層構造体を支持する。ベース基板１０２は、例えば、単結晶ＧａＡｓからなる基板、単結晶ＩｎＰからなる基板、単結晶Ｓｉからなる基板およびＳＯＩ（シリコン・オン・インシュレータ）基板である。
【００２４】
ベース基板１０２として単結晶Ｓｉからなる基板を用いる場合には、低コストのシリコンウェハを用いることで電界効果トランジスタ１００のコストを低減することができる。また、単結晶Ｓｉは熱伝導性が良いので、単結晶Ｓｉからなるベース基板１０２は、電界効果トランジスタ１００が発生する熱を効率的に排出することができる。ＳＯＩ基板は熱伝導性が良く、かつ、浮遊容量が小さい。したがって、ベース基板１０２としてＳＯＩ基板を用いる場合には、電界効果トランジスタ１００が発生する熱を効率的に排出することができるとともに、電界効果トランジスタ１００の浮遊容量を低減することで、電界効果トランジスタ１００の動作速度を高めることもできる。
【００２５】
第２半導体結晶層１０４は第１半導体結晶層１０６に格子整合または擬格子整合し、第１半導体結晶層１０６はゲート絶縁層１１２に接する。第２半導体結晶層１０４は、例えばＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）である。第１半導体結晶層１０６は、例えばＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）である。第１半導体結晶層１０６の電子親和力Ｅａ１は、第２半導体結晶層１０４の電子親和力Ｅａ２より小さい。
【００２６】
具体的には、第１半導体結晶層１０６がＩｎＰである場合には、第２半導体結晶層１０４は、例えばＩｎＧａＡｓである。第１半導体結晶層１０６がＩｎＧａＰである場合には、第２半導体結晶層１０４は、例えばＩｎＧａＡｓである。第１半導体結晶層１０６がＩｎＧａＰである場合には、第２半導体結晶層１０４は、例えばＩｎＰである。
【００２７】
第２半導体結晶層１０４と第１半導体結晶層１０６との接合面にはヘテロ界面が形成され、当該へテロ界面近傍に電子雲が形成される。当該電子雲は、電界効果トランジスタ１００のチャネルとして機能する。ゲート絶縁層１１２と第１半導体結晶層１０６との界面には結晶欠陥に起因するキャリアのトラップセンタが多く形成される。電子雲は、ゲート絶縁層１１２および第１半導体結晶層１０６の界面から、第１半導体結晶層１０６の厚みに相当する距離だけ離れて形成される。その結果、電界効果トランジスタ１００のチャネルを移動するキャリアがトラップセンタにより散乱される確率が低くなるので、電界効果トランジスタ１００のキャリア移動度を大きくすることができる。
【００２８】
第２半導体結晶層１０４は、Ｉｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２＞ｙ１）であることが好ましい。すなわち第１半導体結晶層１０６は、第２半導体結晶層１０４に比べて、Ｐに対するＡｓの割合が小さいことが好ましい。本発明者らの実験検討によれば、Ａｓの酸化物が、キャリアである電子のトラップセンタとして機能している。ゲート絶縁層１１２に接する第１半導体結晶層１０６におけるＡｓの割合を低減することで、トラップセンタが減少する。その結果、散乱されるキャリアの割合が減少するので、キャリア移動度を大きくすることができる。
【００２９】
第１半導体結晶層１０６のＡｓの割合を小さくする場合、Ｘ線光電子分光法（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた測定において、第１半導体結晶層１０６中のＡｓ原子濃度が測定限度以下となるレベルまでＡｓの割合を少なくすることが好ましい。一般的にＸ線光電子分光法による測定では原子の検出限度は１％程度である。例えば、第１半導体結晶層１０６におけるＡｓの割合は、１％以下であることが好ましい。
【００３０】
第２半導体結晶層１０４は、少なくとも一部にＰ型の伝導型を示す不純物を含むことが好ましい。第２半導体結晶層１０４の少なくとも一部にＰ型の伝導型を示す不純物が含まれていると、電子の一部がアクセプタに捕獲されることによって第２半導体結晶層１０４における負の空間電荷が増加する。その結果、第２半導体結晶層１０４のポテンシャルが高くなり、第２半導体結晶層１０４と第１半導体結晶層１０６との界面近傍に形成される電子雲が第２半導体結晶層１０４内部に広がることを抑制することができるので、当該界面における電子雲の密度を高め、ゲート電極によるチャネル電子の制御性を高めることができる。
【００３１】
第２半導体結晶層１０４は、第１半導体結晶層１０６に接し、かつ、Ｐ型の伝導型を示す不純物を含まないノンドープ層と、当該ノンドープ層に接し、かつ、Ｐ型の伝導型を示す不純物を含むドープ層とを有してもよい。また、前記ドープ層は、Ｐ型の伝導型を示す不純物の濃度が互いに異なる複数の層から構成されていてもよい。例えば、ノンドープ層は、第２半導体結晶層１０４および第１半導体結晶層１０６の界面から予め定められた距離内の領域に形成されている層である。第２半導体結晶層１０４が上記のノンドープ層およびドープ層を有することにより、当該界面付近においては、キャリアがＰ型の伝導型を示す不純物によって拡散されないので、移動度の低下を防ぐことができる。ノンドープ層の厚みは、例えば２０ｎｍ以下であり、好ましくは１０ｎｍ以下である。
【００３２】
電界効果トランジスタ１００は、第２半導体結晶層１０４とベース基板１０２との間に、第１半導体結晶層１０６の電子親和力と同等の大きさの電子親和力を有する第４の半導体結晶層を有してもよい。電界効果トランジスタ１００が当該第４の半導体結晶層を有することにより、第２半導体結晶層１０４および第１半導体結晶層１０６の界面近傍の電子雲のベース基板側への広がりを抑えることができるので、電子雲の密度を高め、ゲート電極によるチャネル電子の制御性を高めることができる。
【００３３】
第２Ｎ型領域１０８は、第２半導体結晶層１０４に形成されたＮ型領域である。第１Ｎ型領域１１０は、第１半導体結晶層１０６に形成されたＮ型領域である。Ｎ型領域の形成方法として、Ｓｉ原子等のＮ型不純物をイオン注入した後、アニールによる活性化によって形成する方法が挙げられる。Ｎ型領域は、ソース電極１１４およびドレイン電極１１６のそれぞれの下に形成される。ソース電極１１４の下の第２Ｎ型領域１０８および第１Ｎ型領域１１０は、電界効果トランジスタのソースとして機能する。ドレイン電極１１６の下の第２Ｎ型領域１０８および第１Ｎ型領域１１０は、電界効果トランジスタのドレインとして機能する。
【００３４】
ゲート絶縁層１１２は、第１半導体結晶層１０６とゲート電極１１８とを直流電気的に分離する。ゲート絶縁層１１２は、例えば酸化アルミニウム（Ａｌ２Ｏ３）層である。酸化アルミニウム層の製造方法としてＡＬＤ（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。ソース電極１１４およびドレイン電極１１６は、第１Ｎ型領域１１０の上に接して形成される。ゲート電極１１８は、ゲート絶縁層１１２に接して形成される。ソース電極１１４、ドレイン電極１１６およびゲート電極１１８は、例えばＴｉおよびＡｕの金属積層膜である。
【００３５】
ゲート電極１１８、ゲート絶縁層１１２、第１半導体結晶層１０６および第２半導体結晶層１０４は、ゲート電極１１８、ゲート絶縁層１１２、第１半導体結晶層１０６、第２半導体結晶層１０４の順に配置されている。ゲート絶縁層１１２および第１半導体結晶層１０６は、数１の関係を満足する特性を有することが好ましい。
【００３６】
（数１）
（ε１・ｄ０）／（ε０・ｄ１）＞Ｖ／δ
ただし、ｄ０およびε０はゲート電極１１８と第１半導体結晶層１０６とに挟まれたゲート下領域におけるゲート絶縁層１１２の厚さおよび比誘電率を示し、ｄ１およびε１はゲート下領域における第１半導体結晶層１０６の厚さおよび比誘電率を示し、Ｖは電界効果トランジスタ１００の閾値電圧以上のゲート電極１１８への印加電圧を示し、δ＝Ｅａ２−Ｅａ１である。Ｖが電界効果トランジスタ１００の閾値電圧以上であって、電界効果トランジスタ１００のソース電極１１４とドレイン電極１１６との間をキャリアが移動する状態において数１のような関係を満たすことで、第１半導体結晶層１０６に接する第２半導体結晶層１０４内に高移動度チャネル電子を誘起することができる。数１の関係は、以下のとおりに導くことができる。
【００３７】
ゲート絶縁層１１２の容量Ｃ０は、
Ｃ０＝ε０／ｄ０ ・・・（式１）
で表される。したがって、ゲート絶縁層１１２と第１半導体結晶層１０６との界面に誘起される電荷Ｑ０は、
Ｑ０＝Ｖ×Ｃ０＝Ｖ×ε０／ｄ０ ・・・（式２）
で表される。
【００３８】
これに対して、ゲート絶縁層１１２および第１半導体結晶層１０６の合成容量は、
Ｃ０＝ε０・ε１／（ｄ０ε１＋ｄ１ε０） ・・・（式３）
で表される。したがって、第１半導体結晶層１０６と第２半導体結晶層１０４との界面に誘起される電荷Ｑ１は、
Ｑ１＝（Ｖ＋δ）×Ｃ１＝（Ｖ＋δ）×ε０・ε１／（ｄ０ε１＋ｄ１ε０）・・・（式４）
で表される。
【００３９】
ここで、
Ｑ１＞Ｑ０ ・・・（式５）
となる場合に、第２半導体結晶層１０４内に高移動度チャネル電子が生成される。そこで、式５に式２および式４を代入すると、
（Ｖ＋δ）×ε０・ε１／（ｄ０ε１＋ｄ１ε０）＞Ｖ×ε０／ｄ０・・・（式６）
となる。式６を整理すると、数１に示した（ε１・ｄ０）／（ε０・ｄ１）＞Ｖ／δが得られる。すなわち、数１の関係が満たされる場合に、第１半導体結晶層１０６に接する第２半導体結晶層１０４内に高移動度チャネル電子を誘起することができる。
【００４０】
以上のように、電界効果トランジスタ１００においては、ゲート絶縁層１１２と第２半導体結晶層１０４との間に第１半導体結晶層１０６が形成されているので、第２半導体結晶層１０４と第１半導体結晶層１０６との界面は、ゲート絶縁層１１２と第２半導体結晶層１０４との界面から、第１半導体結晶層１０６の厚みに相当する距離だけ離れている。したがって、ゲート絶縁層１１２および第１半導体結晶層１０６の界面にトラップセンタが存在しても、キャリアが散乱される確率が低減されるので、キャリア移動度を大きくすることができる。さらに、第２半導体結晶層１０４をＰ型にすることでキャリア密度を高め、ゲート電極によるチャネル電子の制御性を高めることにより、短チャネル効果を抑制することができる。
【００４１】
図２から図４は、電界効果トランジスタ１００の製造方法の一例における製造途中での断面例を示す。図２に示すように、ベース基板１０２の上に第２半導体結晶層１０４および第１半導体結晶層１０６が順次積層される。第２半導体結晶層１０４および第１半導体結晶層１０６の形成方法は、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いたエピタキシャル成長またはＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法である。
【００４２】
図３に示すように、第２半導体結晶層１０４に第２Ｎ型領域１０８を形成し、第１半導体結晶層１０６に第１Ｎ型領域１１０を形成し、さらにゲート絶縁層１１２を形成する。第２Ｎ型領域１０８および第１Ｎ型領域１１０の形成方法は、Ｎ型の不純物原子をイオン状態にして注入するイオン注入法である。当該Ｎ型の不純物原子は、例えばＳｉ原子である。イオンを注入する場合には、図示しない犠牲層を第１Ｎ型領域１１０の上に形成しておくことが好ましい。イオン注入の後にアニールすることが好ましい。
【００４３】
犠牲層を形成した場合には、当該犠牲層を除去した後にゲート絶縁層１１２を形成する。ゲート絶縁層１１２の形成方法として、ＡＬＤ法を例示できる。ゲート絶縁層１１２は、還元材料を含む雰囲気におけるＡＬＤ法またはＭＯＣＶＤ法により形成されることが好ましい。還元材料は、例えば水素（Ｈ２）、トリメチルアルミニウム（Ａｌ（ＣＨ３）３）である。
【００４４】
図４に示すように、第１Ｎ型領域１１０上のゲート絶縁層１１２をエッチングにより除去し、ソース電極１１４およびドレイン電極１１６を形成する。ソース電極１１４およびドレイン電極１１６をＴｉおよびＡｕの金属積層膜で形成する場合、例えば、蒸着法またはスパッタリング法による薄膜形成とリフトオフ法とを組み合わせたパターニング法を用いる。最後にゲート絶縁層１１２の上にゲート電極１１８を形成する。ゲート電極１１８をＴｉおよびＡｕの金属積層膜で形成する場合、ソース電極１１４およびドレイン電極１１６と同様の方法で形成してよい。
【００４５】
なお、ベース基板１０２として単結晶ＧａＡｓ基板、単結晶ＩｎＰ基板等の単結晶化合物半導体基板を用いる場合には、ベース基板１０２を再利用することができる。例えば、ベース基板１０２と第２半導体結晶層１０４との間に剥離層を設けて、当該剥離層の上にゲート絶縁層１１２、第１半導体結晶層１０６および第２半導体結晶層１０４を含む積層構造体を形成する。剥離層をエッチング等で除去することにより、剥離層を境に積層構造体がベース基板１０２から剥離される。剥離された積層構造体を用いて電子素子を作製するとともに、剥離後のベース基板１０２を新たな積層構造体のベース基板として再利用してもよい。剥離された積層構造体は、単結晶Ｓｉからなる基板、ＳＯＩ（シリコン・オン・インシュレータ）基板、ガラス基板、セラミックス基板、またはプラスティック基板などに接着することができる。これら基板に接着された積層構造体に電子素子が形成される。
【００４６】
上記実施形態では電界効果トランジスタ１００を説明したが、半導体基板の構成を把握することもできる。すなわち、ベース基板１０２と、ベース基板１０２に接する第２半導体結晶層１０４と、第２半導体結晶層１０４に格子整合または擬格子整合する第１半導体結晶層１０６とを有し、第１半導体結晶層１０６がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、第２半導体結晶層１０４がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、第１半導体結晶層１０６の電子親和力Ｅａ１が第２半導体結晶層１０４の電子親和力Ｅａ２より小さい半導体基板が開示される。また、半導体基板の製造方法も開示される。
【００４７】
図５は、本発明の実施形態である電界効果トランジスタ２００の断面例を示す。電界効果トランジスタ２００は、第３半導体結晶層２０２を有する点を除き電界効果トランジスタ１００と同様の構成を有する。そこで、相違する構成について以下に説明する。
【００４８】
第３半導体結晶層２０２は、第１半導体結晶層１０６と第２半導体結晶層１０４との間に配置されている。第３半導体結晶層２０２は、第２半導体結晶層１０４に格子整合または擬格子整合する。第３半導体結晶層２０２は、例えばＡｌｘ３Ｉｎｘ４Ｇａ１−ｘ３−ｘ４Ａｓｙ３Ｐ１−ｙ３（０＜ｘ３＜１、０≦ｘ４＜１、０＜ｘ３＋ｘ４＜１、０≦ｙ３≦１）である。第３半導体結晶層２０２の電子親和力Ｅａ３は、第２半導体結晶層１０４の電子親和力Ｅａ２より小さい。
【００４９】
具体的には、第１半導体結晶層１０６がＩｎＰである場合には、例えば、第３半導体結晶層２０２はＡｌＩｎＡｓであり、第２半導体結晶層１０４はＩｎＧａＡｓである。また第１半導体結晶層１０６がＩｎＧａＰである場合には、例えば、第３半導体結晶層２０２はＡｌＧａＡｓであり、第２半導体結晶層１０４はＩｎＧａＡｓである。さらに第１半導体結晶層１０６がＩｎＧａＰである場合には、例えば、第３半導体結晶層２０２はＡｌＧａＡｓＰであり、第２半導体結晶層１０４はＩｎＰである。なお、第１半導体結晶層１０６と第２Ｎ型領域１０８との間に第３半導体結晶層２０２のＮ型層である第３Ｎ型領域２０４が形成される。
【００５０】
第１半導体結晶層１０６と第２半導体結晶層１０４との接合部においては、第１半導体結晶層１０６と第２半導体結晶層１０４のそれぞれの構成成分が異常拡散することにより、結晶構造が乱れる場合がある。電界効果トランジスタ２００が第３半導体結晶層２０２を有することにより、当該結晶構造の乱れを抑制することができる。具体的には、電界効果トランジスタ２００が、アルミニウム（Ａｌ）を含有する第３半導体結晶層２０２を有する場合には、Ａｌが異常拡散を抑制することにより結晶構造の乱れが抑制されると考えられる。その結果、電界効果トランジスタ２００のキャリア移動度を大きくすることができる。なお、電界効果トランジスタ２００の構成は半導体基板の構成としても把握できる。
【００５１】
図６は、本発明の実施形態である電界効果トランジスタ３００の断面例を示す。電界効果トランジスタ３００は、第４半導体結晶層３０２を有する点を除き電界効果トランジスタ２００と同様の構成を有する。そこで、相違する構成について以下に説明する。
【００５２】
第４半導体結晶層３０２は、Ｐ型の伝導型を有し、ゲート絶縁層１１２、第２半導体結晶層１０４および第４半導体結晶層３０２が、ゲート絶縁層１１２、第２半導体結晶層１０４、第４半導体結晶層３０２の順に配置されている。第４半導体結晶層３０２は、第２半導体結晶層１０４と格子整合または擬格子整合する。第４半導体結晶層３０２の電子親和力Ｅａ４は、第２半導体結晶層の電子親和力Ｅａ２より小さい。
【００５３】
第４半導体結晶層３０２を有することで、第２半導体結晶層１０４をＰ型にした場合と同様の効果が得られる場合がある。すなわち、第４半導体結晶層３０２は、第３半導体結晶層２０２と第１半導体結晶層１０６との界面近傍に形成される電子雲が第２半導体結晶層１０４内部で広がることを抑制する。その結果、当該界面における電子雲の密度がさらに高まり、ゲート電極によるチャネル電子の制御性が高まる。電界効果トランジスタ３００の構成は半導体基板の構成としても把握できる。
【００５４】
図７は、本発明の実施形態である電界効果トランジスタ４００の断面例を示す。電界効果トランジスタ４００は、リセス部４０２を有する点を除き電界効果トランジスタ３００と同様の構成を有する。よって相違する構成について以下に説明する。
【００５５】
ゲート電極１１８、ゲート絶縁層１１２および第１半導体結晶層１０６がこの順に配置されている方向を第１方向とし、ソース電極１１４、ゲート電極１１８およびドレイン電極１１６がこの順に配置されている方向を第２方向とする。第１方向と第２方向は実質的に垂直に交わる関係にある。第１方向においてゲート電極１１８に隣接する領域であるゲート下領域には、第１半導体結晶層１０６が形成されている。第１半導体結晶層１０６が形成されていることにより、キャリア移動度を大きくする効果が得られる場合がある。
【００５６】
一方、ゲート下領域とソース電極１１４との間には第１半導体結晶層１０６および第３半導体結晶層２０２が形成されておらず、ゲート下領域とドレイン電極１１６との間には第１半導体結晶層１０６および第３半導体結晶層２０２が形成されていない。すなわち、ゲート下領域とソース電極１１４との間、および、ゲート下領域とドレイン電極１１６との間には、第１半導体結晶層１０６および第３半導体結晶層２０２が形成されていないリセス部４０２が形成されている。
【００５７】
リセス部４０２があることで、ゲート絶縁層１１２と第１半導体結晶層１０６との界面あるいは第１半導体結晶層１０６と第３半導体結晶層２０２との界面へのキャリアの注入が抑制され、キャリアは第３半導体結晶層２０２と第２半導体結晶層１０４との界面近傍に注入される。その結果、電界効果トランジスタ４００のオン特性が良好になる。
【００５８】
なお、第１方向においてソース電極１１４に隣接するソース下領域に第１半導体結晶層１０６および第３半導体結晶層２０２が形成されてもよく、第１方向においてドレイン電極１１６に隣接するドレイン下領域に第１半導体結晶層１０６および第３半導体結晶層２０２が形成されてもよい。この場合には、ゲート下領域とソース下領域との間、および、ゲート下領域とドレイン下領域との間に、第１半導体結晶層１０６および第３半導体結晶層２０２が形成されないリセス部が形成される。
【００５９】
（実施例１）
図８は、本発明の実施例である電界効果トランジスタ５００の断面図を示す。図９から図１４は、電界効果トランジスタ５００の製造途中における断面図を示す。
【００６０】
図９に示すように、Ｐ型のＩｎＰ基板５０２を用意し、ＩｎＰ基板５０２の（００１）面上に、Ｐ型のＩｎＧａＡｓ層５０４およびＩ型のＩｎＰ層５０６をエピタキシャル成長させた。ＩｎＧａＡｓ層５０４の組成をＩｎ０．５３Ｇａ０．４７Ａｓとし、Ｐ型不純物の濃度を３×１０１６ｃｍ−３とした。さらにＩｎＰ層５０６の上に、ＶＢ族原子の抜けを抑制するための犠牲保護層５０８を形成した。犠牲保護層５０８として厚さ６ｎｍのＡｌ２Ｏ３を形成した。
【００６１】
図１０に示すように、マスク５１０を形成し、Ｓｉ原子をイオン注入した。イオン注入の注入エネルギーを３０ｋｅＶとし、注入量を２×１０１４ｃｍ−２とした。
【００６２】
図１１に示すように、ＲＴＡ（Ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌ）法を用いて注入したＳｉを活性化した。これによりＩｎＧａＡｓ層５０４のＮ型層５１２およびＩｎＰ層５０６のＮ型層５１４が形成された。ＲＴＡの条件は６００℃、１０秒とした。
【００６３】
図１２に示すように、犠牲保護層５０８を剥離し、表面をクリーニングした。犠牲保護層５０８の剥離および表面クリーニングとして、緩衝フッ酸（ＢＨＦ）によるエッチング、希フッ酸（ＤＨＦ）および水酸化アンモニウム（ＮＨ４ＯＨ）によるエッチングを行った。
【００６４】
図１３に示すように、Ａｌ２Ｏ３層５１６およびＴａＮ層５１８を形成した。Ａｌ２Ｏ３層５１６は、ＡＬＤ法により１３ｎｍの厚さで形成した。ＴａＮ層５１８はイオンビームスパッタ法により３０ｎｍの厚さで形成した。
【００６５】
図１４に示すように、ソースおよびドレインのコンタクトホールを形成し、当該コンタクトホールにソース電極５２０およびドレイン電極５２２を形成した。コンタクトホールの形成は、まずＳＦ６をエッチングガスとして用いた反応性イオンエッチングによりＴａＮ層５１８をドライエッチングし、続いてＢＨＦをエッチング液としたウェットエッチングによりＡｌ２Ｏ３層５１６をエッチングした。マスク形成の後、ＴｉおよびＡｕの積層膜を蒸着法により形成し、マスクを剥離するリフトオフ法によりソース電極５２０およびドレイン電極５２２を形成した。
【００６６】
さらにマスク形成の後、ＴｉおよびＡｕの積層膜を蒸着法により形成し、マスクを剥離するリフトオフ法によりゲート電極５２４を形成し、ＳＦ６をエッチングガスとして用いた反応性イオンエッチングによりＴａＮ層５１８をドライエッチングして、ゲート電極５２４の形成および電極間分離を行った。これにより図８に示す電界効果トランジスタ５００を製造した。
【００６７】
比較例として、ＩｎＰ層５０６を有しない電界効果トランジスタを製造した。この場合のＩｎＧａＡｓ層の厚さは、ＩｎＧａＡｓ層５０４の厚さにＩｎＰ層５０６の厚さを加えた厚さと同じにした。
【００６８】
図１５は、電界効果トランジスタ５００のチャネル移動度対表面電子濃度の実験データを、比較例の電界効果トランジスタと対比して示したグラフである。電界効果トランジスタ５００は「ＩｎＰ（４ｎｍ）／ＩｎＧａＡｓ」で参照される丸印のデータであり、「ＩｎＧａＡｓ」で参照される四角印の比較例と比べてチャネル移動度が大きくなっているのがわかる。つまり第１半導体結晶層１０６に対応するＩｎＰ層５０６を有することで電界効果トランジスタ５００のチャネル移動度が大きくなることが示された。
【００６９】
（実施例２）
図１６は、本発明の他の実施例である電界効果トランジスタ６００の断面図を示す。電界効果トランジスタ６００は、電界効果トランジスタ５００におけるＩｎＰ層５０６のＮ型層５１４を有しない。
【００７０】
図１７から図２４は、電界効果トランジスタ６００の製造途中における断面図を示す。実施例１と同様に、図１７に示すように、Ｐ型のＩｎＰ基板５０２上に、Ｐ型のＩｎＧａＡｓ層５０４およびＩ型のＩｎＰ層５０６をエピタキシャル成長させ、ＩｎＰ層５０６の上に犠牲保護層５０８を形成した。各層の組成、不純物濃度、厚さ等は実施例１と同じである。さらに犠牲保護層５０８上にマスク５１０を形成した。マスク５１０は、フォトレジスト膜であり、ゲート電極５２４が形成される領域を覆うように形成した。
【００７１】
図１８に示すように、マスク５１０を遮蔽膜にして、犠牲保護層５０８およびＩｎＰ層５０６をエッチングにより除去した。続いて図１９に示すように、マスク５１０をそのまま遮蔽膜に用い、犠牲保護層５０８およびＩｎＰ層５０６が除去された領域のＩｎＧａＡｓ層５０４にＳｉ原子をイオン注入した。イオン注入の注入エネルギーおよび注入量は、実施例１と同じ３０ｋｅＶおよび２×１０１４ｃｍ−２とした。
【００７２】
図２０に示すように、アッシングによりマスク５１０を除去した。このアッシングにより酸化物６０２が形成された。酸化物６０２をエッチングして除去した後、図２１に示すように、犠牲保護層５０８と同様な犠牲保護層６０４を形成した。その後、ＲＴＡ法を用いて注入したＳｉを活性化した。これによりＩｎＧａＡｓ層５０４にＮ型層５１２が形成された。ＲＴＡの条件は、実施例１と同じ６００℃、１０秒とした。
【００７３】
図２２に示すように、犠牲保護層５０８および犠牲保護層６０４を、実施例１と同様に剥離し、表面をクリーニングし、図２３に示すように、Ａｌ２Ｏ３層５１６およびＴａＮ層５１８を、実施例１と同様に形成した。続いて図２４に示すように、ソースおよびドレインのコンタクトホールを形成し、当該コンタクトホールにソース電極５２０およびドレイン電極５２２を、実施例１と同様に形成した。
【００７４】
さらに実施例１と同様に、マスク形成の後、ＴｉおよびＡｕの積層膜を蒸着法により形成し、マスクを剥離するリフトオフ法によりゲート電極５２４を形成し、ＳＦ６をエッチングガスとして用いた反応性イオンエッチングによりＴａＮ層５１８をドライエッチングして、ゲート電極５２４の形成および電極間分離を行った。これにより図１６に示す電界効果トランジスタ６００を製造した。
【００７５】
実施例２の電界効果トランジスタ６００は上記のような製造過程を経るので、ＩｎＰ層５０６のＮ型層５１４が形成されない。実施例１の電界効果トランジスタ５００では、ソース−ドレイン間の電圧が、ＩｎＧａＡｓ層５０４のＮ型層５１２とＩｎＰ層５０６のＮ型層５１４の両方にかかる。一方、本実施例２の電界効果トランジスタ６００では、ＩｎＧａＡｓ層５０４のＮ型層５１２だけにソース−ドレイン間の電圧がかかる。
【００７６】
実施例１の電界効果トランジスタ５００と実施例２の電界効果トランジスタ６００は、何れもＩｎＧａＡｓ層５０４とＩｎＰ層５０６との界面に２次元電子ガスが形成されることを期待して設計したが、ゲート絶縁層であるＡｌ２Ｏ３層５１６とＩｎＰ層５０６との界面にも２次元電子ガスが形成される可能性がある。本実施例２の電界効果トランジスタ６００では、ＩｎＰ層５０６にＮ型層が形成されないので、仮にＡｌ２Ｏ３層５１６とＩｎＰ層５０６との界面にも２次元電子ガスが形成されたとしても、これがチャネルとして機能する割合は低い。よって、キャリアトラップによる散乱の影響が少ない界面（ＩｎＧａＡｓ層５０４とＩｎＰ層５０６との界面）に形成された２次元電子ガスを支配的なチャネルとして機能させ、電界効果トランジスタ６００の性能を向上できた。
【００７７】
図２５は、電界効果トランジスタ６００のゲート電極端部における断面を電子顕微鏡観察した写真を示す。図２６は、電界効果トランジスタ６００のゲート電極中央部における断面を電子顕微鏡観察した写真を示す。ゲート電極端部において、ＩｎＰ層５０６が除去できていることが確認できた。
【００７８】
図２７は、電界効果トランジスタ６００のドレイン電圧対ドレイン電流特性（Ｖｄ−Ｉｄ特性）を示す。電界効果トランジスタ６００のチャネル長が１μｍの場合の結果である。図２７において、ゲート電圧を０Ｖから＋１．６Ｖまで、０．２Ｖ刻みで変化させた場合を示した。Ｖｄ−Ｉｄ特性より、ゲート電圧によるドレイン電流の制御性が良好であることがわかった。
【００７９】
図２８は、電界効果トランジスタ６００のゲート電圧対ドレイン電流特性（Ｖｇ−Ｉｄ特性）を相互コンダクタンスとともに示す。電界効果トランジスタ６００のチャネル長が６μｍの場合である。ドレイン電圧は５０ｍＶとした。ゲート電圧によるドレイン電流のスイッチング特性が良好であることがわかった。相互コンダクタンスのピーク値は約１３ｍＳ／ｍｍを示した。
【００８０】
図２９は、電界効果トランジスタ６００のチャネル移動度対表面電子濃度の実験データを示したグラフである。チャネル移動度は、ピーク値で約５６００（ｃｍ２／Ｖｓ）の高い値を示した。図１５に示す電界効果トランジスタ５００のチャネル移動度に比較して、極めて大きな改善が見られた。
【００８１】
請求の範囲、明細書、および図面中において示した各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００８２】
１００ 電界効果トランジスタ、１０２ ベース基板、１０４ 第２半導体結晶層、１０６ 第１半導体結晶層、１０８ 第２Ｎ型領域、１１０ 第１Ｎ型領域、１１２ ゲート絶縁層、１１４ ソース電極、１１６ ドレイン電極、１１８ ゲート電極、２００ 電界効果トランジスタ、２０２ 第３半導体結晶層、２０４ 第３Ｎ型領域、３００ 電界効果トランジスタ、３０２ 第４半導体結晶層、４００ 電界効果トランジスタ、４０２ リセス部、５００ 電界効果トランジスタ、５０２ ＩｎＰ基板、５０４ ＩｎＧａＡｓ層、５０６ ＩｎＰ層、５０８ 犠牲保護層、５１０ マスク、５１２ Ｎ型層、５１４ Ｎ型層、５１６ Ａｌ２Ｏ３層、５１８ ＴａＮ層、５２０ ソース電極、５２２ ドレイン電極、５２４ ゲート電極、６００ 電界効果トランジスタ、６０２ 酸化物、６０４ 犠牲保護層
【技術分野】
【０００１】
本発明は、電界効果トランジスタ、半導体基板及び電界効果トランジスタの製造方法に関する。
【背景技術】
【０００２】
化合物半導体をチャネル層に用いるＭＩＳＦＥＴ（金属・絶縁体・半導体電界効果トランジスタ）は、高周波動作および大電力動作に適したスイッチングデバイスとして期待されている。しかし、半導体と絶縁体の界面にエネルギー準位が形成されるとキャリアの移動度を低下させるという問題がある。半導体と絶縁体の界面に形成されるエネルギー準位（本明細書中では「界面準位」という）の低減には、化合物半導体の表面を硫化物で処理することが有効であると非特許文献１に記載されている。
非特許文献１ Ｓ．Ａｒａｂａｓｚ，ｅｔ ａｌ．著，Ｖａｃ．８０巻（２００６年）、８８８ページ
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、界面準位をさらに低減することが望ましい。また、界面準位が存在しても当該界面準位の影響を低く抑える方策を施すことで、電界効果トランジスタの性能を高めることが望まれる。本発明の目的は、界面準位の影響を低く抑えて、高いチャネル移動度を有する電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、ゲート絶縁層と、ゲート絶縁層に接する第１半導体結晶層と、第１半導体結晶層に格子整合または擬格子整合する第２半導体結晶層とを有し、ゲート絶縁層、第１半導体結晶層および第２半導体結晶層が、ゲート絶縁層、第１半導体結晶層、第２半導体結晶層の順に配置されており、第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、第１半導体結晶層の電子親和力Ｅａ１が第２半導体結晶層の電子親和力Ｅａ２より小さい電界効果トランジスタを提供する。
【０００５】
第２半導体結晶層としてＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２＞ｙ１）が挙げられる。第１半導体結晶層中のＡｓ原子濃度は、例えば１％以下である。電界効果トランジスタは、第２半導体結晶層に格子整合または擬格子整合する第３半導体結晶層をさらに有することが好ましい。第３半導体結晶層は第１半導体結晶層と第２半導体結晶層との間に配置されており、第３半導体結晶層は、例えばＡｌｘ３Ｉｎｘ４Ｇａ１−ｘ３−ｘ４Ａｓｙ３Ｐ１−ｙ３（０＜ｘ３＜１、０≦ｘ４＜１、０＜ｘ３＋ｘ４＜１、０≦ｙ３≦１）であり、第３半導体結晶層の電子親和力Ｅａ３が第２半導体結晶層の電子親和力Ｅａ２より小さい。
【０００６】
電界効果トランジスタは、ゲート絶縁層に接するゲート電極をさらに有してもよく、ゲート電極、ゲート絶縁層および第１半導体結晶層が、ゲート電極、ゲート絶縁層、第１半導体結晶層の順に配置されており、ゲート絶縁層と第１半導体結晶層とが以下の数１の関係を満足することが好ましい。
（数１）
（ε１・ｄ０）／（ε０・ｄ１）＞Ｖ／δ
ただし、ｄ０およびε０はゲート電極と第２半導体結晶層とに挟まれたゲート下領域におけるゲート絶縁層の厚さおよび比誘電率を示し、ｄ１およびε１はゲート下領域における第１半導体結晶層の厚さおよび比誘電率を示し、Ｖは前記電界効果トランジスタの閾値電圧以上の前記ゲート電極への印加電圧を示し、δ＝Ｅａ２−Ｅａ１である。
【０００７】
さらに、電界効果トランジスタは、第２半導体結晶層の少なくとも一部にＰ型の伝導型を示す不純物が含まれていることが好ましい。第２半導体結晶層は、例えば、第１半導体結晶層に接し、Ｐ型の伝導型を示す不純物を含む結晶層であってよい。また、第２半導体結晶層は、例えば、第１半導体層に接し、かつ、不純物を含まないノンドープ層と、ノンドープ層に接し、かつ、Ｐ型の伝導型を示す不純物を含むドープ層とを有してもよい。また、前記ドープ層は、Ｐ型の伝導型を示す不純物の濃度が互いに異なる複数の層から構成されていてもよい。当該ノンドープ層の厚みは、一例として２０ｎｍ以下である。
【０００８】
電界効果トランジスタは、電子親和力Ｅａ４が第２半導体結晶層の電子親和力Ｅａ２より小さい第４半導体結晶層をさらに有することが好ましく、ゲート絶縁層、第２半導体結晶層および第４半導体結晶層が、ゲート絶縁層、第２半導体結晶層、第４半導体結晶層の順に配置されており、第４半導体結晶層が第２半導体結晶層と格子整合または擬格子整合することが好ましく、第４半導体結晶層の電子親和力Ｅａ４が第２半導体結晶層の電子親和力Ｅａ２より小さいことが好ましく、また第４半導体結晶層はＰ型の伝導型を示す不純物を含んでいることが好ましい。
【０００９】
また、電界効果トランジスタは、ゲート絶縁層に接するゲート電極と、ソース電極と、ドレイン電極とをさらに有してもよく、ゲート電極、ゲート絶縁層および第１半導体結晶層が、ゲート電極、ゲート絶縁層、第１半導体結晶層の順に第１方向に配置され、ゲート電極、ソース電極およびドレイン電極が、ソース電極、ゲート電極、ドレイン電極の順に、第１方向に垂直な第２方向に配置され、ゲート電極に第１方向において隣接するゲート下領域に第１半導体結晶層が形成され、ソース電極とゲート下領域との間、または第１方向においてソース電極に隣接するソース下領域とゲート下領域との間に第１半導体結晶層が形成されておらず、ドレイン電極とゲート下領域との間、または第１方向においてドレイン電極に隣接するドレイン下領域とゲート下領域との間に第１半導体結晶層が形成されていないことが好ましい。
【００１０】
電界効果トランジスタは、ゲート絶縁層、第１半導体結晶層および第２半導体結晶層を含む積層構造体を支持するベース基板をさらに有することが好ましく、ベース基板は、例えば単結晶ＧａＡｓからなる基板、単結晶ＩｎＰからなる基板、単結晶Ｓｉからなる基板およびＳＯＩ（シリコン・オン・シンシュレータ）基板からなる群から選択された一の基板である。
【００１１】
電界効果トランジスタは、ゲート絶縁層に接するゲート電極と、ソース電極と、ドレイン電極とをさらに有することが好ましく、ゲート電極、ゲート絶縁層、第１半導体結晶層および第２半導体結晶層が、ゲート電極、ゲート絶縁層、第１半導体結晶層、第２半導体結晶層の順に第１方向に配置され、ゲート電極、ソース電極およびドレイン電極が、ソース電極、ゲート電極、ドレイン電極の順に、第１方向に垂直な第２方向に配置され、第１方向においてゲート電極に隣接するゲート下領域に、第１半導体結晶層および第２半導体結晶層が形成され、第１方向においてソース電極に隣接するソース下領域、および、第１方向においてドレイン電極に隣接するドレイン下領域に、第２半導体結晶層が形成され、ソース下領域とゲート下領域との間の第２半導体結晶層、およびドレイン下領域とゲート下領域との間の第２半導体結晶層に、キャリアを生成する不純物原子がドーピングされ、ソース電極またはソース下領域とゲート下領域との間の第１半導体結晶層、およびドレイン電極またはドレイン下領域とゲート下領域との間の第１半導体結晶層に、キャリアを生成する不純物原子がドーピングされていないものであってもよい。
【００１２】
本発明の第２の態様においては、ベース基板と、ベース基板に接する第２半導体結晶層と、第２半導体結晶層に格子整合または擬格子整合する第１半導体結晶層とを備え、第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、第１半導体結晶層の電子親和力Ｅａ１が第２半導体結晶層の電子親和力Ｅａ２より小さい半導体基板を提供する。ベース基板は、第１半導体結晶層および第２半導体結晶層を含む積層構造体を支持する。
【００１３】
第２半導体結晶層は、例えばＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２＞ｙ１）である。第１半導体結晶層中のＡｓ原子濃度は、１％以下である。半導体基板は、第２半導体結晶層に格子整合または擬格子整合する第３半導体結晶層をさらに有することが好ましく、第３半導体結晶層が第１半導体結晶層と第２半導体結晶層との間に配置されており、第３半導体結晶層としてＡｌｘ３Ｉｎｘ４Ｇａ１−ｘ３−ｘ４Ａｓｙ３Ｐ１−ｙ３（０＜ｘ３＜１、０≦ｘ４＜１、０＜ｘ３＋ｘ４＜１、０≦ｙ３≦１）が挙げられ、第３半導体結晶層の電子親和力Ｅａ３が第２半導体結晶層の電子親和力Ｅａ２より小さいことが好ましい。
【００１４】
また、半導体基板は、第２半導体結晶層の少なくとも一部にＰ型の伝導型を示す不純物が含まれていることが好ましい。第２半導体結晶層は、例えば、第１半導体結晶層に接し、Ｐ型の伝導型を示す不純物を含む結晶層であってよい。また、第２半導体結晶層は、例えば、第１半導体層に接し、かつ、不純物を含まないノンドープ層と、ノンドープ層に接し、かつ、Ｐ型の伝導型を示す不純物を含むドープ層とを有してもよい。また、前記ドープ層は、Ｐ型の伝導型を示す不純物の濃度が互いに異なる複数の層から構成されていてもよい。当該ノンドープ層の厚みは、一例として２０ｎｍ以下である。
【００１５】
半導体基板は、電子親和力Ｅａ４が第２半導体結晶層の電子親和力Ｅａ２より小さい第４半導体結晶層をさらに有することが好ましく、第１半導体結晶層、第２半導体結晶層および第４半導体結晶層が、第１半導体結晶層、第２半導体結晶層、第４半導体結晶層の順に配置されており、第４半導体結晶層が第２半導体結晶層と格子整合または擬格子整合することが好ましく、第４半導体結晶層の電子親和力Ｅａ４が第２半導体結晶層の電子親和力Ｅａ２より小さいことが好ましく、また第４半導体結晶層はＰ型の伝導型を示す不純物を含んでいることが好ましい。
【００１６】
半導体基板におけるベース基板として単結晶ＧａＡｓからなる基板、単結晶ＩｎＰからなる基板、単結晶Ｓｉからなる基板およびＳＯＩ（シリコン・オン・シンシュレータ）基板からなる群から選択された一の基板が挙げられる。
【００１７】
本発明の第３の態様においては、ベース基板の上に第２半導体結晶層をエピタキシャル成長させる段階と、第２半導体結晶層の上に第１半導体結晶層をエピタキシャル成長させる段階とを有し、第２半導体結晶層をエピタキシャル成長させる段階において、第２半導体結晶層をＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１）として成長させ、第１半導体結晶層をエピタキシャル成長させる段階において、第１半導体結晶層をＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１、ｙ１≠ｙ２）とし、第２半導体結晶層に格子整合または擬格子整合させて成長させ、第１半導体結晶層の電子親和力Ｅａ１が第２半導体結晶層の電子親和力Ｅａ２より小さく第１半導体結晶層および第２半導体結晶層を成長させる半導体基板の製造方法を提供する。
【００１８】
第３の態様においては、半導体基板における第１半導体結晶層に接して絶縁層を形成する段階と、絶縁層に接して、電界効果トランジスタのゲート電極になる導電層を形成する段階とを有する電界効果トランジスタの製造方法を提供する。絶縁層が還元材料を含む雰囲気におけるＡＬＤ法またはＭＯＣＶＤ法により形成されることが好ましい。
【００１９】
電界効果トランジスタの製造方法は、絶縁層を形成する段階の前に、ゲート電極が形成される領域を覆うマスクを、第１半導体結晶層の上に形成する段階と、マスクで覆われた領域以外の第１半導体結晶層を、マスクを遮蔽膜に用いたエッチングにより除去する段階と、第２半導体結晶層の第１半導体結晶層が除去された領域に、マスクを遮蔽膜に用いたイオン注入により、不純物原子をドーピングする段階と、を有してもよい。
【００２０】
本発明の第４の態様においては、第１半導体結晶層と、第１半導体結晶層に格子整合または擬格子整合する第２半導体結晶層とを有し、第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、第１半導体結晶層の電子親和力Ｅａ１が第２半導体結晶層の電子親和力Ｅａ２より小さい半導体基板における第１半導体結晶層に接して絶縁層を形成する段階と、絶縁層に接して、電界効果トランジスタのゲート電極になる導電層を形成する段階とを有する電界効果トランジスタの製造方法が提供される。当該絶縁層は、例えば、還元材料を含む雰囲気におけるＡＬＤ法またはＭＯＣＶＤ法により形成される。
【図面の簡単な説明】
【００２１】
【図１】電界効果トランジスタ１００の断面例を示す。
【図２】電界効果トランジスタ１００の製造例における製造途中での断面例を示す。
【図３】電界効果トランジスタ１００の製造例における製造途中での断面例を示す。
【図４】電界効果トランジスタ１００の製造例における製造途中での断面例を示す。
【図５】電界効果トランジスタ２００の断面例を示す。
【図６】電界効果トランジスタ３００の断面例を示す。
【図７】電界効果トランジスタ４００の断面例を示す。
【図８】電界効果トランジスタ５００の断面図を示す。
【図９】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１０】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１１】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１２】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１３】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１４】電界効果トランジスタ５００の製造途中における断面図を示す。
【図１５】電界効果トランジスタ５００のチャネル移動度対表面電子濃度の実験データを、比較例の電界効果トランジスタと対比して示したグラフである。
【図１６】電界効果トランジスタ６００の断面図を示す。
【図１７】電界効果トランジスタ６００の製造途中における断面図を示す。
【図１８】電界効果トランジスタ６００の製造途中における断面図を示す。
【図１９】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２０】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２１】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２２】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２３】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２４】電界効果トランジスタ６００の製造途中における断面図を示す。
【図２５】電界効果トランジスタ６００のゲート電極端部における断面を電子顕微鏡観察した写真を示す。
【図２６】電界効果トランジスタ６００のゲート電極中央部における断面を電子顕微鏡観察した写真を示す。
【図２７】電界効果トランジスタ６００のドレイン電圧対ドレイン電流特性（Ｖｄ−Ｉｄ特性）を示す。
【図２８】電界効果トランジスタ６００のゲート電圧対ドレイン電流特性（Ｖｇ−Ｉｄ特性）を相互コンダクタンスとともに示す。
【図２９】電界効果トランジスタ６００のチャネル移動度対表面電子濃度の実験データを示したグラフである。
【発明を実施するための形態】
【００２２】
図１に、本発明の実施形態である電界効果トランジスタ１００の断面例を示す。電界効果トランジスタ１００は、ベース基板１０２、第２半導体結晶層１０４、第１半導体結晶層１０６、第２Ｎ型領域１０８、第１Ｎ型領域１１０、ゲート絶縁層１１２、ソース電極１１４、ドレイン電極１１６およびゲート電極１１８を有する。
【００２３】
ベース基板１０２が、ゲート絶縁層１１２、第１半導体結晶層１０６および第２半導体結晶層１０４を含む積層構造体を支持する。ベース基板１０２は、例えば、単結晶ＧａＡｓからなる基板、単結晶ＩｎＰからなる基板、単結晶Ｓｉからなる基板およびＳＯＩ（シリコン・オン・インシュレータ）基板である。
【００２４】
ベース基板１０２として単結晶Ｓｉからなる基板を用いる場合には、低コストのシリコンウェハを用いることで電界効果トランジスタ１００のコストを低減することができる。また、単結晶Ｓｉは熱伝導性が良いので、単結晶Ｓｉからなるベース基板１０２は、電界効果トランジスタ１００が発生する熱を効率的に排出することができる。ＳＯＩ基板は熱伝導性が良く、かつ、浮遊容量が小さい。したがって、ベース基板１０２としてＳＯＩ基板を用いる場合には、電界効果トランジスタ１００が発生する熱を効率的に排出することができるとともに、電界効果トランジスタ１００の浮遊容量を低減することで、電界効果トランジスタ１００の動作速度を高めることもできる。
【００２５】
第２半導体結晶層１０４は第１半導体結晶層１０６に格子整合または擬格子整合し、第１半導体結晶層１０６はゲート絶縁層１１２に接する。第２半導体結晶層１０４は、例えばＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）である。第１半導体結晶層１０６は、例えばＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）である。第１半導体結晶層１０６の電子親和力Ｅａ１は、第２半導体結晶層１０４の電子親和力Ｅａ２より小さい。
【００２６】
具体的には、第１半導体結晶層１０６がＩｎＰである場合には、第２半導体結晶層１０４は、例えばＩｎＧａＡｓである。第１半導体結晶層１０６がＩｎＧａＰである場合には、第２半導体結晶層１０４は、例えばＩｎＧａＡｓである。第１半導体結晶層１０６がＩｎＧａＰである場合には、第２半導体結晶層１０４は、例えばＩｎＰである。
【００２７】
第２半導体結晶層１０４と第１半導体結晶層１０６との接合面にはヘテロ界面が形成され、当該へテロ界面近傍に電子雲が形成される。当該電子雲は、電界効果トランジスタ１００のチャネルとして機能する。ゲート絶縁層１１２と第１半導体結晶層１０６との界面には結晶欠陥に起因するキャリアのトラップセンタが多く形成される。電子雲は、ゲート絶縁層１１２および第１半導体結晶層１０６の界面から、第１半導体結晶層１０６の厚みに相当する距離だけ離れて形成される。その結果、電界効果トランジスタ１００のチャネルを移動するキャリアがトラップセンタにより散乱される確率が低くなるので、電界効果トランジスタ１００のキャリア移動度を大きくすることができる。
【００２８】
第２半導体結晶層１０４は、Ｉｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２＞ｙ１）であることが好ましい。すなわち第１半導体結晶層１０６は、第２半導体結晶層１０４に比べて、Ｐに対するＡｓの割合が小さいことが好ましい。本発明者らの実験検討によれば、Ａｓの酸化物が、キャリアである電子のトラップセンタとして機能している。ゲート絶縁層１１２に接する第１半導体結晶層１０６におけるＡｓの割合を低減することで、トラップセンタが減少する。その結果、散乱されるキャリアの割合が減少するので、キャリア移動度を大きくすることができる。
【００２９】
第１半導体結晶層１０６のＡｓの割合を小さくする場合、Ｘ線光電子分光法（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた測定において、第１半導体結晶層１０６中のＡｓ原子濃度が測定限度以下となるレベルまでＡｓの割合を少なくすることが好ましい。一般的にＸ線光電子分光法による測定では原子の検出限度は１％程度である。例えば、第１半導体結晶層１０６におけるＡｓの割合は、１％以下であることが好ましい。
【００３０】
第２半導体結晶層１０４は、少なくとも一部にＰ型の伝導型を示す不純物を含むことが好ましい。第２半導体結晶層１０４の少なくとも一部にＰ型の伝導型を示す不純物が含まれていると、電子の一部がアクセプタに捕獲されることによって第２半導体結晶層１０４における負の空間電荷が増加する。その結果、第２半導体結晶層１０４のポテンシャルが高くなり、第２半導体結晶層１０４と第１半導体結晶層１０６との界面近傍に形成される電子雲が第２半導体結晶層１０４内部に広がることを抑制することができるので、当該界面における電子雲の密度を高め、ゲート電極によるチャネル電子の制御性を高めることができる。
【００３１】
第２半導体結晶層１０４は、第１半導体結晶層１０６に接し、かつ、Ｐ型の伝導型を示す不純物を含まないノンドープ層と、当該ノンドープ層に接し、かつ、Ｐ型の伝導型を示す不純物を含むドープ層とを有してもよい。また、前記ドープ層は、Ｐ型の伝導型を示す不純物の濃度が互いに異なる複数の層から構成されていてもよい。例えば、ノンドープ層は、第２半導体結晶層１０４および第１半導体結晶層１０６の界面から予め定められた距離内の領域に形成されている層である。第２半導体結晶層１０４が上記のノンドープ層およびドープ層を有することにより、当該界面付近においては、キャリアがＰ型の伝導型を示す不純物によって拡散されないので、移動度の低下を防ぐことができる。ノンドープ層の厚みは、例えば２０ｎｍ以下であり、好ましくは１０ｎｍ以下である。
【００３２】
電界効果トランジスタ１００は、第２半導体結晶層１０４とベース基板１０２との間に、第１半導体結晶層１０６の電子親和力と同等の大きさの電子親和力を有する第４の半導体結晶層を有してもよい。電界効果トランジスタ１００が当該第４の半導体結晶層を有することにより、第２半導体結晶層１０４および第１半導体結晶層１０６の界面近傍の電子雲のベース基板側への広がりを抑えることができるので、電子雲の密度を高め、ゲート電極によるチャネル電子の制御性を高めることができる。
【００３３】
第２Ｎ型領域１０８は、第２半導体結晶層１０４に形成されたＮ型領域である。第１Ｎ型領域１１０は、第１半導体結晶層１０６に形成されたＮ型領域である。Ｎ型領域の形成方法として、Ｓｉ原子等のＮ型不純物をイオン注入した後、アニールによる活性化によって形成する方法が挙げられる。Ｎ型領域は、ソース電極１１４およびドレイン電極１１６のそれぞれの下に形成される。ソース電極１１４の下の第２Ｎ型領域１０８および第１Ｎ型領域１１０は、電界効果トランジスタのソースとして機能する。ドレイン電極１１６の下の第２Ｎ型領域１０８および第１Ｎ型領域１１０は、電界効果トランジスタのドレインとして機能する。
【００３４】
ゲート絶縁層１１２は、第１半導体結晶層１０６とゲート電極１１８とを直流電気的に分離する。ゲート絶縁層１１２は、例えば酸化アルミニウム（Ａｌ２Ｏ３）層である。酸化アルミニウム層の製造方法としてＡＬＤ（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。ソース電極１１４およびドレイン電極１１６は、第１Ｎ型領域１１０の上に接して形成される。ゲート電極１１８は、ゲート絶縁層１１２に接して形成される。ソース電極１１４、ドレイン電極１１６およびゲート電極１１８は、例えばＴｉおよびＡｕの金属積層膜である。
【００３５】
ゲート電極１１８、ゲート絶縁層１１２、第１半導体結晶層１０６および第２半導体結晶層１０４は、ゲート電極１１８、ゲート絶縁層１１２、第１半導体結晶層１０６、第２半導体結晶層１０４の順に配置されている。ゲート絶縁層１１２および第１半導体結晶層１０６は、数１の関係を満足する特性を有することが好ましい。
【００３６】
（数１）
（ε１・ｄ０）／（ε０・ｄ１）＞Ｖ／δ
ただし、ｄ０およびε０はゲート電極１１８と第１半導体結晶層１０６とに挟まれたゲート下領域におけるゲート絶縁層１１２の厚さおよび比誘電率を示し、ｄ１およびε１はゲート下領域における第１半導体結晶層１０６の厚さおよび比誘電率を示し、Ｖは電界効果トランジスタ１００の閾値電圧以上のゲート電極１１８への印加電圧を示し、δ＝Ｅａ２−Ｅａ１である。Ｖが電界効果トランジスタ１００の閾値電圧以上であって、電界効果トランジスタ１００のソース電極１１４とドレイン電極１１６との間をキャリアが移動する状態において数１のような関係を満たすことで、第１半導体結晶層１０６に接する第２半導体結晶層１０４内に高移動度チャネル電子を誘起することができる。数１の関係は、以下のとおりに導くことができる。
【００３７】
ゲート絶縁層１１２の容量Ｃ０は、
Ｃ０＝ε０／ｄ０ ・・・（式１）
で表される。したがって、ゲート絶縁層１１２と第１半導体結晶層１０６との界面に誘起される電荷Ｑ０は、
Ｑ０＝Ｖ×Ｃ０＝Ｖ×ε０／ｄ０ ・・・（式２）
で表される。
【００３８】
これに対して、ゲート絶縁層１１２および第１半導体結晶層１０６の合成容量は、
Ｃ０＝ε０・ε１／（ｄ０ε１＋ｄ１ε０） ・・・（式３）
で表される。したがって、第１半導体結晶層１０６と第２半導体結晶層１０４との界面に誘起される電荷Ｑ１は、
Ｑ１＝（Ｖ＋δ）×Ｃ１＝（Ｖ＋δ）×ε０・ε１／（ｄ０ε１＋ｄ１ε０）・・・（式４）
で表される。
【００３９】
ここで、
Ｑ１＞Ｑ０ ・・・（式５）
となる場合に、第２半導体結晶層１０４内に高移動度チャネル電子が生成される。そこで、式５に式２および式４を代入すると、
（Ｖ＋δ）×ε０・ε１／（ｄ０ε１＋ｄ１ε０）＞Ｖ×ε０／ｄ０・・・（式６）
となる。式６を整理すると、数１に示した（ε１・ｄ０）／（ε０・ｄ１）＞Ｖ／δが得られる。すなわち、数１の関係が満たされる場合に、第１半導体結晶層１０６に接する第２半導体結晶層１０４内に高移動度チャネル電子を誘起することができる。
【００４０】
以上のように、電界効果トランジスタ１００においては、ゲート絶縁層１１２と第２半導体結晶層１０４との間に第１半導体結晶層１０６が形成されているので、第２半導体結晶層１０４と第１半導体結晶層１０６との界面は、ゲート絶縁層１１２と第２半導体結晶層１０４との界面から、第１半導体結晶層１０６の厚みに相当する距離だけ離れている。したがって、ゲート絶縁層１１２および第１半導体結晶層１０６の界面にトラップセンタが存在しても、キャリアが散乱される確率が低減されるので、キャリア移動度を大きくすることができる。さらに、第２半導体結晶層１０４をＰ型にすることでキャリア密度を高め、ゲート電極によるチャネル電子の制御性を高めることにより、短チャネル効果を抑制することができる。
【００４１】
図２から図４は、電界効果トランジスタ１００の製造方法の一例における製造途中での断面例を示す。図２に示すように、ベース基板１０２の上に第２半導体結晶層１０４および第１半導体結晶層１０６が順次積層される。第２半導体結晶層１０４および第１半導体結晶層１０６の形成方法は、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いたエピタキシャル成長またはＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法である。
【００４２】
図３に示すように、第２半導体結晶層１０４に第２Ｎ型領域１０８を形成し、第１半導体結晶層１０６に第１Ｎ型領域１１０を形成し、さらにゲート絶縁層１１２を形成する。第２Ｎ型領域１０８および第１Ｎ型領域１１０の形成方法は、Ｎ型の不純物原子をイオン状態にして注入するイオン注入法である。当該Ｎ型の不純物原子は、例えばＳｉ原子である。イオンを注入する場合には、図示しない犠牲層を第１Ｎ型領域１１０の上に形成しておくことが好ましい。イオン注入の後にアニールすることが好ましい。
【００４３】
犠牲層を形成した場合には、当該犠牲層を除去した後にゲート絶縁層１１２を形成する。ゲート絶縁層１１２の形成方法として、ＡＬＤ法を例示できる。ゲート絶縁層１１２は、還元材料を含む雰囲気におけるＡＬＤ法またはＭＯＣＶＤ法により形成されることが好ましい。還元材料は、例えば水素（Ｈ２）、トリメチルアルミニウム（Ａｌ（ＣＨ３）３）である。
【００４４】
図４に示すように、第１Ｎ型領域１１０上のゲート絶縁層１１２をエッチングにより除去し、ソース電極１１４およびドレイン電極１１６を形成する。ソース電極１１４およびドレイン電極１１６をＴｉおよびＡｕの金属積層膜で形成する場合、例えば、蒸着法またはスパッタリング法による薄膜形成とリフトオフ法とを組み合わせたパターニング法を用いる。最後にゲート絶縁層１１２の上にゲート電極１１８を形成する。ゲート電極１１８をＴｉおよびＡｕの金属積層膜で形成する場合、ソース電極１１４およびドレイン電極１１６と同様の方法で形成してよい。
【００４５】
なお、ベース基板１０２として単結晶ＧａＡｓ基板、単結晶ＩｎＰ基板等の単結晶化合物半導体基板を用いる場合には、ベース基板１０２を再利用することができる。例えば、ベース基板１０２と第２半導体結晶層１０４との間に剥離層を設けて、当該剥離層の上にゲート絶縁層１１２、第１半導体結晶層１０６および第２半導体結晶層１０４を含む積層構造体を形成する。剥離層をエッチング等で除去することにより、剥離層を境に積層構造体がベース基板１０２から剥離される。剥離された積層構造体を用いて電子素子を作製するとともに、剥離後のベース基板１０２を新たな積層構造体のベース基板として再利用してもよい。剥離された積層構造体は、単結晶Ｓｉからなる基板、ＳＯＩ（シリコン・オン・インシュレータ）基板、ガラス基板、セラミックス基板、またはプラスティック基板などに接着することができる。これら基板に接着された積層構造体に電子素子が形成される。
【００４６】
上記実施形態では電界効果トランジスタ１００を説明したが、半導体基板の構成を把握することもできる。すなわち、ベース基板１０２と、ベース基板１０２に接する第２半導体結晶層１０４と、第２半導体結晶層１０４に格子整合または擬格子整合する第１半導体結晶層１０６とを有し、第１半導体結晶層１０６がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、第２半導体結晶層１０４がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、第１半導体結晶層１０６の電子親和力Ｅａ１が第２半導体結晶層１０４の電子親和力Ｅａ２より小さい半導体基板が開示される。また、半導体基板の製造方法も開示される。
【００４７】
図５は、本発明の実施形態である電界効果トランジスタ２００の断面例を示す。電界効果トランジスタ２００は、第３半導体結晶層２０２を有する点を除き電界効果トランジスタ１００と同様の構成を有する。そこで、相違する構成について以下に説明する。
【００４８】
第３半導体結晶層２０２は、第１半導体結晶層１０６と第２半導体結晶層１０４との間に配置されている。第３半導体結晶層２０２は、第２半導体結晶層１０４に格子整合または擬格子整合する。第３半導体結晶層２０２は、例えばＡｌｘ３Ｉｎｘ４Ｇａ１−ｘ３−ｘ４Ａｓｙ３Ｐ１−ｙ３（０＜ｘ３＜１、０≦ｘ４＜１、０＜ｘ３＋ｘ４＜１、０≦ｙ３≦１）である。第３半導体結晶層２０２の電子親和力Ｅａ３は、第２半導体結晶層１０４の電子親和力Ｅａ２より小さい。
【００４９】
具体的には、第１半導体結晶層１０６がＩｎＰである場合には、例えば、第３半導体結晶層２０２はＡｌＩｎＡｓであり、第２半導体結晶層１０４はＩｎＧａＡｓである。また第１半導体結晶層１０６がＩｎＧａＰである場合には、例えば、第３半導体結晶層２０２はＡｌＧａＡｓであり、第２半導体結晶層１０４はＩｎＧａＡｓである。さらに第１半導体結晶層１０６がＩｎＧａＰである場合には、例えば、第３半導体結晶層２０２はＡｌＧａＡｓＰであり、第２半導体結晶層１０４はＩｎＰである。なお、第１半導体結晶層１０６と第２Ｎ型領域１０８との間に第３半導体結晶層２０２のＮ型層である第３Ｎ型領域２０４が形成される。
【００５０】
第１半導体結晶層１０６と第２半導体結晶層１０４との接合部においては、第１半導体結晶層１０６と第２半導体結晶層１０４のそれぞれの構成成分が異常拡散することにより、結晶構造が乱れる場合がある。電界効果トランジスタ２００が第３半導体結晶層２０２を有することにより、当該結晶構造の乱れを抑制することができる。具体的には、電界効果トランジスタ２００が、アルミニウム（Ａｌ）を含有する第３半導体結晶層２０２を有する場合には、Ａｌが異常拡散を抑制することにより結晶構造の乱れが抑制されると考えられる。その結果、電界効果トランジスタ２００のキャリア移動度を大きくすることができる。なお、電界効果トランジスタ２００の構成は半導体基板の構成としても把握できる。
【００５１】
図６は、本発明の実施形態である電界効果トランジスタ３００の断面例を示す。電界効果トランジスタ３００は、第４半導体結晶層３０２を有する点を除き電界効果トランジスタ２００と同様の構成を有する。そこで、相違する構成について以下に説明する。
【００５２】
第４半導体結晶層３０２は、Ｐ型の伝導型を有し、ゲート絶縁層１１２、第２半導体結晶層１０４および第４半導体結晶層３０２が、ゲート絶縁層１１２、第２半導体結晶層１０４、第４半導体結晶層３０２の順に配置されている。第４半導体結晶層３０２は、第２半導体結晶層１０４と格子整合または擬格子整合する。第４半導体結晶層３０２の電子親和力Ｅａ４は、第２半導体結晶層の電子親和力Ｅａ２より小さい。
【００５３】
第４半導体結晶層３０２を有することで、第２半導体結晶層１０４をＰ型にした場合と同様の効果が得られる場合がある。すなわち、第４半導体結晶層３０２は、第３半導体結晶層２０２と第１半導体結晶層１０６との界面近傍に形成される電子雲が第２半導体結晶層１０４内部で広がることを抑制する。その結果、当該界面における電子雲の密度がさらに高まり、ゲート電極によるチャネル電子の制御性が高まる。電界効果トランジスタ３００の構成は半導体基板の構成としても把握できる。
【００５４】
図７は、本発明の実施形態である電界効果トランジスタ４００の断面例を示す。電界効果トランジスタ４００は、リセス部４０２を有する点を除き電界効果トランジスタ３００と同様の構成を有する。よって相違する構成について以下に説明する。
【００５５】
ゲート電極１１８、ゲート絶縁層１１２および第１半導体結晶層１０６がこの順に配置されている方向を第１方向とし、ソース電極１１４、ゲート電極１１８およびドレイン電極１１６がこの順に配置されている方向を第２方向とする。第１方向と第２方向は実質的に垂直に交わる関係にある。第１方向においてゲート電極１１８に隣接する領域であるゲート下領域には、第１半導体結晶層１０６が形成されている。第１半導体結晶層１０６が形成されていることにより、キャリア移動度を大きくする効果が得られる場合がある。
【００５６】
一方、ゲート下領域とソース電極１１４との間には第１半導体結晶層１０６および第３半導体結晶層２０２が形成されておらず、ゲート下領域とドレイン電極１１６との間には第１半導体結晶層１０６および第３半導体結晶層２０２が形成されていない。すなわち、ゲート下領域とソース電極１１４との間、および、ゲート下領域とドレイン電極１１６との間には、第１半導体結晶層１０６および第３半導体結晶層２０２が形成されていないリセス部４０２が形成されている。
【００５７】
リセス部４０２があることで、ゲート絶縁層１１２と第１半導体結晶層１０６との界面あるいは第１半導体結晶層１０６と第３半導体結晶層２０２との界面へのキャリアの注入が抑制され、キャリアは第３半導体結晶層２０２と第２半導体結晶層１０４との界面近傍に注入される。その結果、電界効果トランジスタ４００のオン特性が良好になる。
【００５８】
なお、第１方向においてソース電極１１４に隣接するソース下領域に第１半導体結晶層１０６および第３半導体結晶層２０２が形成されてもよく、第１方向においてドレイン電極１１６に隣接するドレイン下領域に第１半導体結晶層１０６および第３半導体結晶層２０２が形成されてもよい。この場合には、ゲート下領域とソース下領域との間、および、ゲート下領域とドレイン下領域との間に、第１半導体結晶層１０６および第３半導体結晶層２０２が形成されないリセス部が形成される。
【００５９】
（実施例１）
図８は、本発明の実施例である電界効果トランジスタ５００の断面図を示す。図９から図１４は、電界効果トランジスタ５００の製造途中における断面図を示す。
【００６０】
図９に示すように、Ｐ型のＩｎＰ基板５０２を用意し、ＩｎＰ基板５０２の（００１）面上に、Ｐ型のＩｎＧａＡｓ層５０４およびＩ型のＩｎＰ層５０６をエピタキシャル成長させた。ＩｎＧａＡｓ層５０４の組成をＩｎ０．５３Ｇａ０．４７Ａｓとし、Ｐ型不純物の濃度を３×１０１６ｃｍ−３とした。さらにＩｎＰ層５０６の上に、ＶＢ族原子の抜けを抑制するための犠牲保護層５０８を形成した。犠牲保護層５０８として厚さ６ｎｍのＡｌ２Ｏ３を形成した。
【００６１】
図１０に示すように、マスク５１０を形成し、Ｓｉ原子をイオン注入した。イオン注入の注入エネルギーを３０ｋｅＶとし、注入量を２×１０１４ｃｍ−２とした。
【００６２】
図１１に示すように、ＲＴＡ（Ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌ）法を用いて注入したＳｉを活性化した。これによりＩｎＧａＡｓ層５０４のＮ型層５１２およびＩｎＰ層５０６のＮ型層５１４が形成された。ＲＴＡの条件は６００℃、１０秒とした。
【００６３】
図１２に示すように、犠牲保護層５０８を剥離し、表面をクリーニングした。犠牲保護層５０８の剥離および表面クリーニングとして、緩衝フッ酸（ＢＨＦ）によるエッチング、希フッ酸（ＤＨＦ）および水酸化アンモニウム（ＮＨ４ＯＨ）によるエッチングを行った。
【００６４】
図１３に示すように、Ａｌ２Ｏ３層５１６およびＴａＮ層５１８を形成した。Ａｌ２Ｏ３層５１６は、ＡＬＤ法により１３ｎｍの厚さで形成した。ＴａＮ層５１８はイオンビームスパッタ法により３０ｎｍの厚さで形成した。
【００６５】
図１４に示すように、ソースおよびドレインのコンタクトホールを形成し、当該コンタクトホールにソース電極５２０およびドレイン電極５２２を形成した。コンタクトホールの形成は、まずＳＦ６をエッチングガスとして用いた反応性イオンエッチングによりＴａＮ層５１８をドライエッチングし、続いてＢＨＦをエッチング液としたウェットエッチングによりＡｌ２Ｏ３層５１６をエッチングした。マスク形成の後、ＴｉおよびＡｕの積層膜を蒸着法により形成し、マスクを剥離するリフトオフ法によりソース電極５２０およびドレイン電極５２２を形成した。
【００６６】
さらにマスク形成の後、ＴｉおよびＡｕの積層膜を蒸着法により形成し、マスクを剥離するリフトオフ法によりゲート電極５２４を形成し、ＳＦ６をエッチングガスとして用いた反応性イオンエッチングによりＴａＮ層５１８をドライエッチングして、ゲート電極５２４の形成および電極間分離を行った。これにより図８に示す電界効果トランジスタ５００を製造した。
【００６７】
比較例として、ＩｎＰ層５０６を有しない電界効果トランジスタを製造した。この場合のＩｎＧａＡｓ層の厚さは、ＩｎＧａＡｓ層５０４の厚さにＩｎＰ層５０６の厚さを加えた厚さと同じにした。
【００６８】
図１５は、電界効果トランジスタ５００のチャネル移動度対表面電子濃度の実験データを、比較例の電界効果トランジスタと対比して示したグラフである。電界効果トランジスタ５００は「ＩｎＰ（４ｎｍ）／ＩｎＧａＡｓ」で参照される丸印のデータであり、「ＩｎＧａＡｓ」で参照される四角印の比較例と比べてチャネル移動度が大きくなっているのがわかる。つまり第１半導体結晶層１０６に対応するＩｎＰ層５０６を有することで電界効果トランジスタ５００のチャネル移動度が大きくなることが示された。
【００６９】
（実施例２）
図１６は、本発明の他の実施例である電界効果トランジスタ６００の断面図を示す。電界効果トランジスタ６００は、電界効果トランジスタ５００におけるＩｎＰ層５０６のＮ型層５１４を有しない。
【００７０】
図１７から図２４は、電界効果トランジスタ６００の製造途中における断面図を示す。実施例１と同様に、図１７に示すように、Ｐ型のＩｎＰ基板５０２上に、Ｐ型のＩｎＧａＡｓ層５０４およびＩ型のＩｎＰ層５０６をエピタキシャル成長させ、ＩｎＰ層５０６の上に犠牲保護層５０８を形成した。各層の組成、不純物濃度、厚さ等は実施例１と同じである。さらに犠牲保護層５０８上にマスク５１０を形成した。マスク５１０は、フォトレジスト膜であり、ゲート電極５２４が形成される領域を覆うように形成した。
【００７１】
図１８に示すように、マスク５１０を遮蔽膜にして、犠牲保護層５０８およびＩｎＰ層５０６をエッチングにより除去した。続いて図１９に示すように、マスク５１０をそのまま遮蔽膜に用い、犠牲保護層５０８およびＩｎＰ層５０６が除去された領域のＩｎＧａＡｓ層５０４にＳｉ原子をイオン注入した。イオン注入の注入エネルギーおよび注入量は、実施例１と同じ３０ｋｅＶおよび２×１０１４ｃｍ−２とした。
【００７２】
図２０に示すように、アッシングによりマスク５１０を除去した。このアッシングにより酸化物６０２が形成された。酸化物６０２をエッチングして除去した後、図２１に示すように、犠牲保護層５０８と同様な犠牲保護層６０４を形成した。その後、ＲＴＡ法を用いて注入したＳｉを活性化した。これによりＩｎＧａＡｓ層５０４にＮ型層５１２が形成された。ＲＴＡの条件は、実施例１と同じ６００℃、１０秒とした。
【００７３】
図２２に示すように、犠牲保護層５０８および犠牲保護層６０４を、実施例１と同様に剥離し、表面をクリーニングし、図２３に示すように、Ａｌ２Ｏ３層５１６およびＴａＮ層５１８を、実施例１と同様に形成した。続いて図２４に示すように、ソースおよびドレインのコンタクトホールを形成し、当該コンタクトホールにソース電極５２０およびドレイン電極５２２を、実施例１と同様に形成した。
【００７４】
さらに実施例１と同様に、マスク形成の後、ＴｉおよびＡｕの積層膜を蒸着法により形成し、マスクを剥離するリフトオフ法によりゲート電極５２４を形成し、ＳＦ６をエッチングガスとして用いた反応性イオンエッチングによりＴａＮ層５１８をドライエッチングして、ゲート電極５２４の形成および電極間分離を行った。これにより図１６に示す電界効果トランジスタ６００を製造した。
【００７５】
実施例２の電界効果トランジスタ６００は上記のような製造過程を経るので、ＩｎＰ層５０６のＮ型層５１４が形成されない。実施例１の電界効果トランジスタ５００では、ソース−ドレイン間の電圧が、ＩｎＧａＡｓ層５０４のＮ型層５１２とＩｎＰ層５０６のＮ型層５１４の両方にかかる。一方、本実施例２の電界効果トランジスタ６００では、ＩｎＧａＡｓ層５０４のＮ型層５１２だけにソース−ドレイン間の電圧がかかる。
【００７６】
実施例１の電界効果トランジスタ５００と実施例２の電界効果トランジスタ６００は、何れもＩｎＧａＡｓ層５０４とＩｎＰ層５０６との界面に２次元電子ガスが形成されることを期待して設計したが、ゲート絶縁層であるＡｌ２Ｏ３層５１６とＩｎＰ層５０６との界面にも２次元電子ガスが形成される可能性がある。本実施例２の電界効果トランジスタ６００では、ＩｎＰ層５０６にＮ型層が形成されないので、仮にＡｌ２Ｏ３層５１６とＩｎＰ層５０６との界面にも２次元電子ガスが形成されたとしても、これがチャネルとして機能する割合は低い。よって、キャリアトラップによる散乱の影響が少ない界面（ＩｎＧａＡｓ層５０４とＩｎＰ層５０６との界面）に形成された２次元電子ガスを支配的なチャネルとして機能させ、電界効果トランジスタ６００の性能を向上できた。
【００７７】
図２５は、電界効果トランジスタ６００のゲート電極端部における断面を電子顕微鏡観察した写真を示す。図２６は、電界効果トランジスタ６００のゲート電極中央部における断面を電子顕微鏡観察した写真を示す。ゲート電極端部において、ＩｎＰ層５０６が除去できていることが確認できた。
【００７８】
図２７は、電界効果トランジスタ６００のドレイン電圧対ドレイン電流特性（Ｖｄ−Ｉｄ特性）を示す。電界効果トランジスタ６００のチャネル長が１μｍの場合の結果である。図２７において、ゲート電圧を０Ｖから＋１．６Ｖまで、０．２Ｖ刻みで変化させた場合を示した。Ｖｄ−Ｉｄ特性より、ゲート電圧によるドレイン電流の制御性が良好であることがわかった。
【００７９】
図２８は、電界効果トランジスタ６００のゲート電圧対ドレイン電流特性（Ｖｇ−Ｉｄ特性）を相互コンダクタンスとともに示す。電界効果トランジスタ６００のチャネル長が６μｍの場合である。ドレイン電圧は５０ｍＶとした。ゲート電圧によるドレイン電流のスイッチング特性が良好であることがわかった。相互コンダクタンスのピーク値は約１３ｍＳ／ｍｍを示した。
【００８０】
図２９は、電界効果トランジスタ６００のチャネル移動度対表面電子濃度の実験データを示したグラフである。チャネル移動度は、ピーク値で約５６００（ｃｍ２／Ｖｓ）の高い値を示した。図１５に示す電界効果トランジスタ５００のチャネル移動度に比較して、極めて大きな改善が見られた。
【００８１】
請求の範囲、明細書、および図面中において示した各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００８２】
１００ 電界効果トランジスタ、１０２ ベース基板、１０４ 第２半導体結晶層、１０６ 第１半導体結晶層、１０８ 第２Ｎ型領域、１１０ 第１Ｎ型領域、１１２ ゲート絶縁層、１１４ ソース電極、１１６ ドレイン電極、１１８ ゲート電極、２００ 電界効果トランジスタ、２０２ 第３半導体結晶層、２０４ 第３Ｎ型領域、３００ 電界効果トランジスタ、３０２ 第４半導体結晶層、４００ 電界効果トランジスタ、４０２ リセス部、５００ 電界効果トランジスタ、５０２ ＩｎＰ基板、５０４ ＩｎＧａＡｓ層、５０６ ＩｎＰ層、５０８ 犠牲保護層、５１０ マスク、５１２ Ｎ型層、５１４ Ｎ型層、５１６ Ａｌ２Ｏ３層、５１８ ＴａＮ層、５２０ ソース電極、５２２ ドレイン電極、５２４ ゲート電極、６００ 電界効果トランジスタ、６０２ 酸化物、６０４ 犠牲保護層
【特許請求の範囲】
【請求項１】
ゲート絶縁層と、前記ゲート絶縁層に接する第１半導体結晶層と、前記第１半導体結晶層に格子整合または擬格子整合する第２半導体結晶層とを有し、
前記ゲート絶縁層、前記第１半導体結晶層および前記第２半導体結晶層が、前記ゲート絶縁層、前記第１半導体結晶層、前記第２半導体結晶層の順に配置されており、
前記第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、
前記第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、
前記第１半導体結晶層の電子親和力Ｅａ１が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
電界効果トランジスタ。
【請求項２】
前記第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２＞ｙ１）である
請求項１に記載の電界効果トランジスタ。
【請求項３】
前記第１半導体結晶層中のＡｓ原子濃度が１％以下である
請求項２に記載の電界効果トランジスタ。
【請求項４】
前記第２半導体結晶層に格子整合または擬格子整合する第３半導体結晶層をさらに有し、
前記第３半導体結晶層が前記第１半導体結晶層と前記第２半導体結晶層との間に配置されており、
前記第３半導体結晶層がＡｌｘ３Ｉｎｘ４Ｇａ１−ｘ３−ｘ４Ａｓｙ３Ｐ１−ｙ３（０＜ｘ３＜１、０≦ｘ４＜１、０＜ｘ３＋ｘ４＜１、０≦ｙ３≦１）であり、
前記第３半導体結晶層の電子親和力Ｅａ３が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
請求項１から請求項３の何れか一項に記載の電界効果トランジスタ。
【請求項５】
前記ゲート絶縁層に接するゲート電極をさらに有し、
前記ゲート電極、前記ゲート絶縁層および前記第１半導体結晶層が、前記ゲート電極、前記ゲート絶縁層、前記第１半導体結晶層の順に配置されており、
前記ゲート絶縁層と前記第１半導体結晶層とが数１の関係を満足する請求項１から請求項４の何れか一項に記載の電界効果トランジスタ。
（数１）
（ε１・ｄ０）／（ε０・ｄ１）＞Ｖ／δ
ただし、ｄ０およびε０は前記ゲート電極と前記第２半導体結晶層とに挟まれたゲート下領域における前記ゲート絶縁層の厚さおよび比誘電率を示し、ｄ１およびε１は前記ゲート下領域における前記第１半導体結晶層の厚さおよび比誘電率を示し、Ｖは前記電界効果トランジスタの閾値電圧以上の前記ゲート電極への印加電圧を示し、δ＝Ｅａ２−Ｅａ１である。
【請求項６】
前記第２半導体結晶層の少なくとも一部にＰ型の伝導型を示す不純物が含まれている
請求項１から請求項５の何れか一項に記載の電界効果トランジスタ。
【請求項７】
前記第２半導体結晶層は、
前記第１半導体結晶層に接し、かつ、前記不純物を含まないノンドープ層と、
前記ノンドープ層に接し、かつ、前記不純物を含むドープ層と
を有する請求項６に記載の電界効果トランジスタ。
【請求項８】
Ｐ型の伝導型を有する第４半導体結晶層をさらに有し、
前記ゲート絶縁層、前記第２半導体結晶層および前記第４半導体結晶層が、前記ゲート絶縁層、前記第２半導体結晶層、前記第４半導体結晶層の順に配置されており、
前記第４半導体結晶層が前記第２半導体結晶層と格子整合または擬格子整合しており、
前記第４半導体結晶層の電子親和力Ｅａ４が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
請求項１から請求項７の何れか一項に記載の電界効果トランジスタ。
【請求項９】
前記ゲート絶縁層に接するゲート電極と、ソース電極と、ドレイン電極とをさらに有し、
前記ゲート電極、前記ゲート絶縁層および前記第１半導体結晶層が、前記ゲート電極、前記ゲート絶縁層、前記第１半導体結晶層の順に第１方向に配置され、
前記ゲート電極、前記ソース電極および前記ドレイン電極が、前記ソース電極、前記ゲート電極、前記ドレイン電極の順に、前記第１方向に垂直な第２方向に配置され、
前記ゲート電極と前記第１方向において隣接するゲート下領域に前記第１半導体結晶層が形成され、
前記ソース電極と前記ゲート下領域との間、または前記第１方向において前記ソース電極に隣接するソース下領域と前記ゲート下領域との間に前記第１半導体結晶層が形成されておらず、
前記ドレイン電極と前記ゲート下領域との間、または前記第１方向において前記ドレイン電極に隣接するドレイン下領域と前記ゲート下領域との間に前記第１半導体結晶層が形成されていない
請求項１から請求項８の何れか一項に記載の電界効果トランジスタ。
【請求項１０】
前記ゲート絶縁層に接するゲート電極と、ソース電極と、ドレイン電極とをさらに有し、
前記ゲート電極、前記ゲート絶縁層、前記第１半導体結晶層および前記第２半導体結晶層が、前記ゲート電極、前記ゲート絶縁層、前記第１半導体結晶層、前記第２半導体結晶層の順に第１方向に配置され、
前記ゲート電極、前記ソース電極および前記ドレイン電極が、前記ソース電極、前記ゲート電極、前記ドレイン電極の順に、前記第１方向に垂直な第２方向に配置され、
前記第１方向において前記ゲート電極に隣接するゲート下領域に、前記第１半導体結晶層および前記第２半導体結晶層が形成され、
前記第１方向において前記ソース電極に隣接するソース下領域、および、前記第１方向において前記ドレイン電極に隣接するドレイン下領域に、前記第２半導体結晶層が形成され、
前記ソース下領域と前記ゲート下領域との間の前記第２半導体結晶層、および前記ドレイン下領域と前記ゲート下領域との間の前記第２半導体結晶層に、キャリアを生成する不純物原子がドーピングされ、
前記ソース電極または前記ソース下領域と前記ゲート下領域との間の前記第１半導体結晶層、および前記ドレイン電極または前記ドレイン下領域と前記ゲート下領域との間の前記第１半導体結晶層に、前記キャリアを生成する前記不純物原子がドーピングされていない、
請求項１から請求項８の何れか一項に記載の電界効果トランジスタ。
【請求項１１】
前記ゲート絶縁層、前記第１半導体結晶層および前記第２半導体結晶層を含む積層構造体を支持するベース基板をさらに有し、
前記ベース基板が、単結晶ＧａＡｓからなる基板、単結晶ＩｎＰからなる基板、単結晶Ｓｉからなる基板およびＳＯＩ（シリコン・オン・シンシュレータ）基板からなる群から選択された一の基板である
請求項１から請求項１０の何れか一項に記載の電界効果トランジスタ。
【請求項１２】
ベース基板と、前記ベース基板の上方に設けられた第２半導体結晶層と、前記第２半導体結晶層に格子整合または擬格子整合する第１半導体結晶層とを備え、
前記第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、
前記第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、
前記第１半導体結晶層の電子親和力Ｅａ１が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
半導体基板。
【請求項１３】
前記第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２＞ｙ１）である
請求項１２に記載の半導体基板。
【請求項１４】
前記第１半導体結晶層中のＡｓ原子濃度が１％以下である
請求項１３に記載の半導体基板。
【請求項１５】
前記第２半導体結晶層に格子整合または擬格子整合する第３半導体結晶層をさらに有し、
前記第３半導体結晶層が前記第１半導体結晶層と前記第２半導体結晶層との間に配置されており、
前記第３半導体結晶層がＡｌｘ３Ｉｎｘ４Ｇａ１−ｘ３−ｘ４Ａｓｙ３Ｐ１−ｙ３（０＜ｘ３＜１、０≦ｘ４＜１、０＜ｘ３＋ｘ４＜１、０≦ｙ３≦１）であり、
前記第３半導体結晶層の電子親和力Ｅａ３が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
請求項１２から請求項１４の何れか一項に記載の半導体基板。
【請求項１６】
Ｐ型の伝導型を有する第４半導体結晶層をさらに有し、
前記第１半導体結晶層、前記第２半導体結晶層および前記第４半導体結晶層が、前記第１半導体結晶層、前記第２半導体結晶層、前記第４半導体結晶層の順に配置されており、
前記第４半導体結晶層が前記第２半導体結晶層と格子整合または擬格子整合しており、
前記第４半導体結晶層の電子親和力Ｅａ４が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
請求項１２から請求項１５の何れか一項に記載の半導体基板。
【請求項１７】
前記ベース基板が、単結晶ＧａＡｓからなる基板、単結晶ＩｎＰからなる基板、単結晶Ｓｉからなる基板およびＳＯＩ（シリコン・オン・シンシュレータ）基板からなる群から選択された一の基板である
請求項１２から請求項１６の何れか一項に記載の半導体基板。
【請求項１８】
請求項１２から請求項１７の何れか一項に記載の半導体基板における前記第１半導体結晶層に接して絶縁層を形成する段階と、
前記絶縁層に接して、電界効果トランジスタのゲート電極になる導電層を形成する段階とを有し、
前記絶縁層を形成する段階の前に、
前記ゲート電極が形成される領域を覆うマスクを、前記第１半導体結晶層の上方に形成する段階と、
前記マスクで覆われた領域以外の前記第１半導体結晶層を、前記マスクを遮蔽膜に用いたエッチングにより除去する段階と、
前記第２半導体結晶層の前記第１半導体結晶層が除去された領域に、前記マスクを遮蔽膜に用いたイオン注入により、不純物原子をドーピングする段階と、
を有する電界効果トランジスタの製造方法。
【請求項１９】
前記絶縁層が、還元材料を含む雰囲気におけるＡＬＤ法またはＭＯＣＶＤ法により形成される
請求項１８に記載の電界効果トランジスタの製造方法。
【請求項１】
ゲート絶縁層と、前記ゲート絶縁層に接する第１半導体結晶層と、前記第１半導体結晶層に格子整合または擬格子整合する第２半導体結晶層とを有し、
前記ゲート絶縁層、前記第１半導体結晶層および前記第２半導体結晶層が、前記ゲート絶縁層、前記第１半導体結晶層、前記第２半導体結晶層の順に配置されており、
前記第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、
前記第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、
前記第１半導体結晶層の電子親和力Ｅａ１が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
電界効果トランジスタ。
【請求項２】
前記第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２＞ｙ１）である
請求項１に記載の電界効果トランジスタ。
【請求項３】
前記第１半導体結晶層中のＡｓ原子濃度が１％以下である
請求項２に記載の電界効果トランジスタ。
【請求項４】
前記第２半導体結晶層に格子整合または擬格子整合する第３半導体結晶層をさらに有し、
前記第３半導体結晶層が前記第１半導体結晶層と前記第２半導体結晶層との間に配置されており、
前記第３半導体結晶層がＡｌｘ３Ｉｎｘ４Ｇａ１−ｘ３−ｘ４Ａｓｙ３Ｐ１−ｙ３（０＜ｘ３＜１、０≦ｘ４＜１、０＜ｘ３＋ｘ４＜１、０≦ｙ３≦１）であり、
前記第３半導体結晶層の電子親和力Ｅａ３が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
請求項１から請求項３の何れか一項に記載の電界効果トランジスタ。
【請求項５】
前記ゲート絶縁層に接するゲート電極をさらに有し、
前記ゲート電極、前記ゲート絶縁層および前記第１半導体結晶層が、前記ゲート電極、前記ゲート絶縁層、前記第１半導体結晶層の順に配置されており、
前記ゲート絶縁層と前記第１半導体結晶層とが数１の関係を満足する請求項１から請求項４の何れか一項に記載の電界効果トランジスタ。
（数１）
（ε１・ｄ０）／（ε０・ｄ１）＞Ｖ／δ
ただし、ｄ０およびε０は前記ゲート電極と前記第２半導体結晶層とに挟まれたゲート下領域における前記ゲート絶縁層の厚さおよび比誘電率を示し、ｄ１およびε１は前記ゲート下領域における前記第１半導体結晶層の厚さおよび比誘電率を示し、Ｖは前記電界効果トランジスタの閾値電圧以上の前記ゲート電極への印加電圧を示し、δ＝Ｅａ２−Ｅａ１である。
【請求項６】
前記第２半導体結晶層の少なくとも一部にＰ型の伝導型を示す不純物が含まれている
請求項１から請求項５の何れか一項に記載の電界効果トランジスタ。
【請求項７】
前記第２半導体結晶層は、
前記第１半導体結晶層に接し、かつ、前記不純物を含まないノンドープ層と、
前記ノンドープ層に接し、かつ、前記不純物を含むドープ層と
を有する請求項６に記載の電界効果トランジスタ。
【請求項８】
Ｐ型の伝導型を有する第４半導体結晶層をさらに有し、
前記ゲート絶縁層、前記第２半導体結晶層および前記第４半導体結晶層が、前記ゲート絶縁層、前記第２半導体結晶層、前記第４半導体結晶層の順に配置されており、
前記第４半導体結晶層が前記第２半導体結晶層と格子整合または擬格子整合しており、
前記第４半導体結晶層の電子親和力Ｅａ４が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
請求項１から請求項７の何れか一項に記載の電界効果トランジスタ。
【請求項９】
前記ゲート絶縁層に接するゲート電極と、ソース電極と、ドレイン電極とをさらに有し、
前記ゲート電極、前記ゲート絶縁層および前記第１半導体結晶層が、前記ゲート電極、前記ゲート絶縁層、前記第１半導体結晶層の順に第１方向に配置され、
前記ゲート電極、前記ソース電極および前記ドレイン電極が、前記ソース電極、前記ゲート電極、前記ドレイン電極の順に、前記第１方向に垂直な第２方向に配置され、
前記ゲート電極と前記第１方向において隣接するゲート下領域に前記第１半導体結晶層が形成され、
前記ソース電極と前記ゲート下領域との間、または前記第１方向において前記ソース電極に隣接するソース下領域と前記ゲート下領域との間に前記第１半導体結晶層が形成されておらず、
前記ドレイン電極と前記ゲート下領域との間、または前記第１方向において前記ドレイン電極に隣接するドレイン下領域と前記ゲート下領域との間に前記第１半導体結晶層が形成されていない
請求項１から請求項８の何れか一項に記載の電界効果トランジスタ。
【請求項１０】
前記ゲート絶縁層に接するゲート電極と、ソース電極と、ドレイン電極とをさらに有し、
前記ゲート電極、前記ゲート絶縁層、前記第１半導体結晶層および前記第２半導体結晶層が、前記ゲート電極、前記ゲート絶縁層、前記第１半導体結晶層、前記第２半導体結晶層の順に第１方向に配置され、
前記ゲート電極、前記ソース電極および前記ドレイン電極が、前記ソース電極、前記ゲート電極、前記ドレイン電極の順に、前記第１方向に垂直な第２方向に配置され、
前記第１方向において前記ゲート電極に隣接するゲート下領域に、前記第１半導体結晶層および前記第２半導体結晶層が形成され、
前記第１方向において前記ソース電極に隣接するソース下領域、および、前記第１方向において前記ドレイン電極に隣接するドレイン下領域に、前記第２半導体結晶層が形成され、
前記ソース下領域と前記ゲート下領域との間の前記第２半導体結晶層、および前記ドレイン下領域と前記ゲート下領域との間の前記第２半導体結晶層に、キャリアを生成する不純物原子がドーピングされ、
前記ソース電極または前記ソース下領域と前記ゲート下領域との間の前記第１半導体結晶層、および前記ドレイン電極または前記ドレイン下領域と前記ゲート下領域との間の前記第１半導体結晶層に、前記キャリアを生成する前記不純物原子がドーピングされていない、
請求項１から請求項８の何れか一項に記載の電界効果トランジスタ。
【請求項１１】
前記ゲート絶縁層、前記第１半導体結晶層および前記第２半導体結晶層を含む積層構造体を支持するベース基板をさらに有し、
前記ベース基板が、単結晶ＧａＡｓからなる基板、単結晶ＩｎＰからなる基板、単結晶Ｓｉからなる基板およびＳＯＩ（シリコン・オン・シンシュレータ）基板からなる群から選択された一の基板である
請求項１から請求項１０の何れか一項に記載の電界効果トランジスタ。
【請求項１２】
ベース基板と、前記ベース基板の上方に設けられた第２半導体結晶層と、前記第２半導体結晶層に格子整合または擬格子整合する第１半導体結晶層とを備え、
前記第１半導体結晶層がＩｎｘ１Ｇａ１−ｘ１Ａｓｙ１Ｐ１−ｙ１（０＜ｘ１≦１、０≦ｙ１≦１）であり、
前記第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２≠ｙ１）であり、
前記第１半導体結晶層の電子親和力Ｅａ１が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
半導体基板。
【請求項１３】
前記第２半導体結晶層がＩｎｘ２Ｇａ１−ｘ２Ａｓｙ２Ｐ１−ｙ２（０≦ｘ２≦１、０≦ｙ２≦１、ｙ２＞ｙ１）である
請求項１２に記載の半導体基板。
【請求項１４】
前記第１半導体結晶層中のＡｓ原子濃度が１％以下である
請求項１３に記載の半導体基板。
【請求項１５】
前記第２半導体結晶層に格子整合または擬格子整合する第３半導体結晶層をさらに有し、
前記第３半導体結晶層が前記第１半導体結晶層と前記第２半導体結晶層との間に配置されており、
前記第３半導体結晶層がＡｌｘ３Ｉｎｘ４Ｇａ１−ｘ３−ｘ４Ａｓｙ３Ｐ１−ｙ３（０＜ｘ３＜１、０≦ｘ４＜１、０＜ｘ３＋ｘ４＜１、０≦ｙ３≦１）であり、
前記第３半導体結晶層の電子親和力Ｅａ３が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
請求項１２から請求項１４の何れか一項に記載の半導体基板。
【請求項１６】
Ｐ型の伝導型を有する第４半導体結晶層をさらに有し、
前記第１半導体結晶層、前記第２半導体結晶層および前記第４半導体結晶層が、前記第１半導体結晶層、前記第２半導体結晶層、前記第４半導体結晶層の順に配置されており、
前記第４半導体結晶層が前記第２半導体結晶層と格子整合または擬格子整合しており、
前記第４半導体結晶層の電子親和力Ｅａ４が前記第２半導体結晶層の電子親和力Ｅａ２より小さい
請求項１２から請求項１５の何れか一項に記載の半導体基板。
【請求項１７】
前記ベース基板が、単結晶ＧａＡｓからなる基板、単結晶ＩｎＰからなる基板、単結晶Ｓｉからなる基板およびＳＯＩ（シリコン・オン・シンシュレータ）基板からなる群から選択された一の基板である
請求項１２から請求項１６の何れか一項に記載の半導体基板。
【請求項１８】
請求項１２から請求項１７の何れか一項に記載の半導体基板における前記第１半導体結晶層に接して絶縁層を形成する段階と、
前記絶縁層に接して、電界効果トランジスタのゲート電極になる導電層を形成する段階とを有し、
前記絶縁層を形成する段階の前に、
前記ゲート電極が形成される領域を覆うマスクを、前記第１半導体結晶層の上方に形成する段階と、
前記マスクで覆われた領域以外の前記第１半導体結晶層を、前記マスクを遮蔽膜に用いたエッチングにより除去する段階と、
前記第２半導体結晶層の前記第１半導体結晶層が除去された領域に、前記マスクを遮蔽膜に用いたイオン注入により、不純物原子をドーピングする段階と、
を有する電界効果トランジスタの製造方法。
【請求項１９】
前記絶縁層が、還元材料を含む雰囲気におけるＡＬＤ法またはＭＯＣＶＤ法により形成される
請求項１８に記載の電界効果トランジスタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２７】
【図２８】
【図２９】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２７】
【図２８】
【図２９】
【図２５】
【図２６】
【公開番号】特開２０１１−７７５１６（Ｐ２０１１−７７５１６Ａ）
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願番号】特願２０１０−１９８５３８（Ｐ２０１０−１９８５３８）
【出願日】平成２２年９月６日（２０１０．９．６）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２１年度、新エネルギー・産業技術総合開発機構（ＮＥＤＯ）、「ＩＴイノベーションプログラム／ナノテク・部材イノベーションプログラムナノエレクトロニクス半導体新材料・新構造ナノ電子デバイス技術開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００２０９３）住友化学株式会社 (8,981)
【出願人】（５０４１３７９１２）国立大学法人 東京大学 (1,942)
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【Ｆターム（参考）】
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願日】平成２２年９月６日（２０１０．９．６）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２１年度、新エネルギー・産業技術総合開発機構（ＮＥＤＯ）、「ＩＴイノベーションプログラム／ナノテク・部材イノベーションプログラムナノエレクトロニクス半導体新材料・新構造ナノ電子デバイス技術開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００２０９３）住友化学株式会社 (8,981)
【出願人】（５０４１３７９１２）国立大学法人 東京大学 (1,942)
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【Ｆターム（参考）】
[ Back to top ]