【課題】始動時や瞬低、瞬時停電の発生時には通常時の電力を大幅に超える電力を供給できる電力変換装置を提供する。
【解決手段】瞬時大電力供給装置１のコンバータ４は、制御電極による制御によってユニポーラ半導体素子として動作させるかバイポーラ半導体素子として動作させるかが選択される複合機能を有するワイドギャップ複合機能半導体素子を備える。コンバータ４は、ワイドギャップ複合機能半導体素子をスイッチング素子として用いて、通常時は、変圧器５から交流を直流に変換して二次電池２出力して充電する一方、瞬時大電力を必要とするときは、二次電池２からの直流電力を交流電力に変換して変圧器５に出力する。 （もっと読む）

【課題】ダイオード内蔵型の接合ＦＥＴにおいて、低いゲートバイアスでもブロッキング状態を維持でき、かつ大きな飽和電流を実現する。
【解決手段】ｎ^＋ＳｉＣ基板１０をドレイン層、ドレイン層に接するｎ⁻ＳｉＣ層１１をドリフト層、ドリフト層上に形成されたｎ^＋ＳｉＣ層１２をソース層、ソース層からドリフト層の所定深さまでトレンチ溝を形成してドリフト層の一部をチャネル領域とし、トレンチ溝を充填するｐ型多結晶Ｓｉをゲート領域とする接合ＦＥＴにおいて、チャネル片側のゲート領域をソース電極と短絡させてダイオードのｐエミッタとする。 （もっと読む）

【課題】 単一のマスク構造を、溝エッチングプロセス、又は、溝エッチングと注入プロセスの両方のために採用することができ、４Ｈシリコンカーバイドを含む、ＳｉＣ基板や、シリコンやそれと同様のその他の基板とともに用いることができるマスクプロセスを実現すること。
【解決手段】 シリコンカーバイド又はその他のウエハに溝を形成するための、及び、薄いアルミニウム層とパターン形成されたハードフォトレジストマスクとを含む同様のマスクを用いて溝の壁に対して不純物を注入するためのマスク構造及び方法。薄いＬＴＯ酸化物が金属層とハードフォトレジストマスクとの間に配置されてもよい。 （もっと読む）

【課題】トレンチ構造のＪ−ＦＥＴが形成されるセル領域の一部に、ダイオードを内蔵する炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】炭化珪素半導体で構成されたＮ^＋型ドレイン層１１、Ｎ⁻型ドリフト層１２およびＮ^＋型ソース層１３が下から順に配置されている半導体基板１と、ソース層１３の表面からドリフト層１２に到達する深さのトレンチ１４の側面１４ａに沿って配置されたＰ型ゲート層１５と、トレンチ１４の内部でゲート層１５を覆う絶縁膜１７と、ソース層１３と電気的に接続されたソース電極１９とを備える炭化珪素半導体装置において、少なくともトレンチ１４の内部もしくは真下に、ソース電極１９と電気的に接続され、ドリフト層１２と接合してダイオード６を構成するショットキー電極１８もしくはＰ型層のダイオード構成部を設ける。 （もっと読む）

【課題】オン抵抗が低く、容易にノーマリオフとなる半導体装置を実現すること。
【解決手段】半導体装置は、ｎ−ＧａＮ層１１、ｎ−ＧａＮ層１１上にｐ−ＧａＮ層１２とｎ−ＧａＮ層１３、ｐ−ＧａＮ層１２上にｎ^- −ＧａＮ層１４、ｎ−ＧａＮ層１３上にｎ−ＧａＮ層２１、で構成されている。ｎ^- −ＧａＮ層１４の不純物濃度を低くすることで、ノーマリオフを容易にしている。また、ｎ−ＧａＮ層１３とｎ−ＧａＮ層２１の不純物濃度を高くすることで、オン抵抗を低くしている。 （もっと読む）

【課題】ｏｎ特性と耐圧性に優れた半導体素子を実現すること。
【解決手段】半導体層１，２の上面には膜厚０．１μｍ〜０．３μｍ程度のＡｌ₂ Ｏ₃ 結晶からなる保護被膜３が積層されている。この膜厚は、不純物の拡散バリアあるいはキャリアの注入バリアとして機能する膜厚であれば良い。この保護被膜３は、Ａｌ₂ Ｏ₃ 結晶の結晶成長によって成膜することができ、更にこの上には、厚いＧａＮ結晶層を広く容易に結晶成長させることができる。広面積に形成された厚膜の耐圧絶縁膜４は、その様な結晶成長によって積層された半導体結晶層であり、膜厚約２０μｍの真性ＧａＮ結晶から形成されている。さらにその上部に、Ａｌ₂ Ｏ₃ 結晶からなる保護被膜５を０．１μｍ程度形成する。この保護被膜５は、キャリアの注入バリア層あるいは耐圧絶縁膜４への不純物の拡散（侵入）を防止する保護被膜として機能する。 （もっと読む）

【課題】ワイドギャップ半導体素子の損失の温度依存性を低減する駆動回路を提供すること。
【解決手段】本発明の電圧駆動型のパワー半導体スイッチング素子のゲート駆動回路は、パワー半導体スイッチング素子と、該スイッチング素子のエミッタ制御端子或いはソース制御端子を基準として、該スイッチング素子のゲート端子に駆動信号を与える駆動回路と、該スイッチング素子の温度を検出する手段を有するパワー半導体スイッチング素子のゲート駆動回路において、前記パワー半導体スイッチング素子の温度を検出し、その検出値に基づいて、ゲート駆動電圧或いはゲート駆動抵抗を可変させる。 （もっと読む）

【課題】低損失の半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、ワイドギャップ半導体層１と、ワイドギャップ半導体層１に形成されたＳＢＤ（ショットキーバリアダイオード）６０とを備えている。ＳＢＤ６０はワイドギャップ半導体層１の一方の主面に接するように形成されたショットキー電極４と、ワイドギャップ半導体層１の他方の主面に接するように形成されたカソード電極６とを有しており、かつショットキー電極４からカソード電極６へ流れる電流を制御可能である。 （もっと読む）

【課題】単位セルあたりにより多くの電流を流すことが可能な炭化珪素半導体装置、すなわちオン抵抗をより低減可能な炭化珪素半導体装置を提供すること。
【解決手段】Ｎ型の炭化珪素半導体からなるドレイン領域３と、ドレイン領域３に接し、Ｐ型の炭化珪素半導体からなる第一ベース領域４と、第一ベース領域４に接し、Ｎ型の炭化珪素半導体からなるソース領域５と、ソース領域５に接し、ドレイン領域３の所定領域を介して第一ベース領域４に対向する、Ｐ型の炭化珪素半導体からなる第二ベース領域６と、少なくともソース領域５とドレイン領域３とに挟まれる第一ベース領域の表面にゲート絶縁膜を介して接するゲート電極９とを有することを特徴とする炭化珪素半導体装置を構成する。 （もっと読む）

【課題】 従来の半導体製造工程を大きく変更することなく、電界効果型トランジスタの実効的なチャネル面積の増大が可能な半導体装置及び半導体装置の製造方法を提供することを課題とする。
【解決手段】 電界効果型トランジスタの素子分離領域、ソース及びドレイン領域、チャネル領域が、半導体基板表面上に設けた複数の溝に沿って構成されていることを特徴とする半導体装置及び平坦な半導体基板の表面に一定間隔一定幅の線状パターン形成する工程、線状パターンをマスクとして半導体基板をエッチングし複数の溝を形成する工程、及び複数の溝に沿ってチャネル領域が構成された電界効果型トランジスタを形成する工程を含む半導体装置の製造方法によって解決される。 （もっと読む）

【課題】裏面に極めて低抵抗なオーミック・コンタクトを有する炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】第１の主表面（表面）の酸化速度が表面に対向する第２の主表面（裏面）の酸化速度より速い炭化珪素基板１と、表面側に配置された主要素子要素群（２、３、５、７、８）と、裏面にオーミック接触しているオーミック電極９とを備え、裏面は、製造工程において形成される、オーミック電極９との接触抵抗を増大させる抵抗増大層を含まない結晶面を形成していることである。抵抗増大層には、寄生エピ膜、結晶不整層、寄生固相反応層、及び汚染層が含まれる。 （もっと読む）

【課題】 チャネル幅の均等性が高い縦型ＪＦＥＴを提供する
【解決手段】 本発明の縦型ＪＦＥＴは、半導体基体、第１導電型のソース領域、第１導電型のチャネル領域と、第２導電型のゲート領域とを備える。第１導電型のソース領域は、半導体基体の素子表面に設けられる。第１導電型のチャネル領域は、ソース領域から、半導体基体の深さ方向に延び、半導体基体の第１導電型の下層域に繋がる。第２導電型のゲート領域は、チャネル領域を挟んで深さ方向に形成される。以上の構成において、ゲート領域は、第２導電型不純物の濃度ピークが深さ方向に複数存在することを特徴とする。 （もっと読む）

【課題】製造が容易で、かつ高い耐圧を確保しながら低損失化を図ることができる半導体装置を提供すること、およびその半導体装置を製造するための製造方法を提供する。
【解決手段】半導体装置としてのＳＢＤ１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２と、ｎ型層１２上に配置されたアノード電極１４と、アノード電極１４に接続され、ｎ型層１２に突出するｐ型領域１３とを備えている。ｐ型領域１３は、ｎ型層１２との境界領域において、境界領域に隣接するｐ型領域１３内の領域である高不純物領域１３Ｂよりも導電型がｐ型であるｐ型不純物の濃度の低い低不純物領域１３Ａを含んでいる。 （もっと読む）

垂直チャンネルおよび自己整合再成長ゲートを有する接合電界効果トランジスタおよびこれらのデバイスを製造する方法が記載される。該方法は半導体材料を選択的に成長かつ／あるいは選択的に除去してチャンネルの側面に沿っておよびソースフィンガーを分けるトレンチの底面上にｐ−ｎ接合ゲートを形成するための技法を用いる。自己整合再成長ベースコンタクト領域を有するバイポーラトランジスタを製造する方法およびこれらのデバイスを製造する方法も記載される。該半導体デバイスは炭化ケイ素で製造することができる。

（もっと読む）

【課題】窒化物化合物半導体を用いた電界効果トランジスタにおいて、チップ面積が小さく高耐圧動作が可能とする。
【解決手段】n⁺型GaN基板上にn^-型GaN層にn⁺型InAlGaN 4元コンタクト層が形成され、このn-型GaN層上及びn⁺型コンタクト層はその上に形成されたWSiソース電極に庇が形成される形で選択的にエッチングされており、このソース電極をマスクとしてゲート電極がセルフアライン工程にて形成されている。ここで寄生容量低減の低誘電率を有するベンゾシクロブテン(BCB)膜が前記電流が流れる領域の側部を埋める形で形成されていても、例えばａ面などのいわゆる無極性面上にて窒化物半導体層が形成された形でも良い。 （もっと読む）

【課題】多結晶Ｓｉ埋め込みゲートＳｉＣ接合ＦＥＴで、高耐圧と低オン抵抗の両立を図る。
【解決手段】ｎ^＋−ＳｉＣをドレイン層とし、ｎ^＋ドレイン層に接するｎ^-−ＳｉＣをドリフト層とする。ｎ^-ドリフト層上に形成されたｎ^＋−ＳｉＣをソース層とし、ｎ^＋ソース層からｎ^-ドリフト層の所定深さまでトレンチ溝を形成することでｎ^-ドリフト層の一部をチャネル領域とする。こうして、前記トレンチ溝を充填するｐ型多結晶Ｓｉをゲート領域とする接合ＦＥＴにおいて、少なくとも前記チャネル領域の側壁部分がｐ型多結晶Ｓｉゲート領域と酸化膜を介さずに接する。 （もっと読む）

【課題】半導体装置のノーマリオフ機能を損なわず、オン抵抗も損なうことなく、ゲート接合の耐圧を増大できるようにして、負のゲート電圧を半導体装置のオフ状態に印加できるスイッチング半導体装置を提供する。
【解決手段】バンドギャップが２．０ｅＶ以上の半導体基板を用いて製作されたスイッチング半導体装置であって、負のゲート電圧が印加できるようにｐ⁺型のゲート領域３とｎ型のソース領域とが接触するＪＦＥＴ構造において、ｐ⁺型のゲート領域３は、このｐ⁺型のゲート領域３より低不純物濃度でＪＦＥＴのドリフト領域２よりも高不純物濃度のｎ型不純物濃度のソース領域４１を介して、高不純物濃度のｎ⁺型のソース領域４と配置されている。 （もっと読む）

【課題】 高いキャリア移動度を得ると共に大電流化を可能とする。
【解決手段】 チャネル領域において、不純物が実質的にドープされていないＳｉ_0.9Ｇｅ_0.1Ｃスイッチング層１４と、Ｓｉ_0.9Ｇｅ_0.1Ｃスイッチング層１４の一部に設けられた溝の、スイッチング層表面と略直交する溝内壁に形成されたＳｉＣ電子供給層１０とが隣接して設けられている。 （もっと読む）

【課題】 III−V族化合物半導体を利用する半導体装置に関し、特に、半導体領域に含まれるｐ型不純物が、隣接する他の半導体領域に拡散する現象を効果的に抑制する半導体装置を提供する。
【解決手段】 Ｍｇがドープされた窒化ガリウム・アルミニウム（Ａｌ_０．０５Ｇａ_０．９５Ｎ）から構成されるｐ^＋型の半導体領域１４と、Ｓｉがドープされた窒化ガリウム・アルミニウム（Ａｌ_０．０５Ｇａ_０．９５Ｎ）から構成されるｎ⁻型の半導体領域１２と、ｐ^＋型の半導体領域１４とｎ⁻型の半導体領域１２の間に形成され、窒化アルミニウム（ＡｌＮ）から構成される不純物拡散抑制領域１３を備えている。不純物拡散抑制領域１３を構成する半導体のＡｌ原子の組成比は、ｐ^＋型の半導体領域１４のＡｌ原子の組成比よりも大きい （もっと読む）

【課題】 プロセスが容易で安価に製造でき、温度が上昇してもしきい値電圧のデプレッション側へのシフトを抑制できる、駆動回路の低消費電流と高速動作を両立できる。
【解決手段】 基体として用いた半導体のバンドギャップ端から所定深さの不純物準位を形成する不純物を用いてベース領域６１を形成することで、ベース領域６１のフリーキャリア濃度が、温度の上昇に伴って増加する温度依存性を有する。すなわち、ｎ型ＭＯＳトランジスタでは、Ｐ型ベース領域を、Ｂに加えて、深い準位を有するＢｅを用いて形成している。このため温度の上昇によってＰ型ベース領域のフリーキャリア濃度Ｎａを所定量大きくできる。その結果しきい値電圧Ｖｔｈのデプレッション方向へのシフト抑制が可能である。しきい値電圧制御は、特にＣＭＯＳ構成において、回路の消費電力を増加させることなく、しきい値電圧を零電圧に近づけて動作速度を速くする場合に極めて有効な方法である。 （もっと読む）