【課題】電力密度が高く、発熱密度が高い半導体装置の熱分散を容易にする電極配置を提供する。
【解決手段】基板１０の第１表面に配置され,それぞれ複数のフィンガーを有するゲート電極２４、ソース電極２０およびドレイン電極２２と、第１表面に配置され,ゲート電極２４、ソース電極２０およびドレイン電極２２ごとに複数のフィンガーをそれぞれ束ねたゲート端子電極Ｇ１，Ｇ２，…，Ｇ４、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５およびドレイン端子電極Ｄと、ゲート電極２４、ソース電極２０およびドレイン電極２２の下部の基板１０上に配置された活性領域ＡＡ１，ＡＡ２，…，ＡＡ５と、基板１０上に活性領域に隣接して配置された非活性領域（ＢＡ）と、ソース端子電極に接続されたヴィアホールＳＣ１，ＳＣ２，…，ＳＣ５とを備え、活性領域がストライプ状に複数に分割され、かつゲート電極２４がフィッシュボーン配置されている半導体装置。 （もっと読む）

【課題】III 族窒化物半導体からなる半導体装置の製造方法において、ｐ型のIII 族窒化物半導体の正孔濃度を減少しないようにすること。
【解決手段】III 族窒化物半導体からなる半導体素子の製造方法であって、ＭｇをドープしたIII 族窒化物半導体層の形成後に、４００度以上の温度での熱処理工程を複数有した半導体素子の製造方法において、最終以外の４００度以上の温度での熱処理工程では、アンモニア雰囲気中において熱処理を行い、最終の４００度以上の温度での熱処理工程では、窒素雰囲気中において熱処理を行う。このように熱処理を行えば、ｐ型のIII 族窒化物半導体層の正孔濃度を減少させずに半導体素子を製造することができる。 （もっと読む）

【課題】効率良く放熱すること、周囲の回路の誤動作の防止およびコンパクトな装置を提供する。
【解決手段】空洞部を内部に有し、空洞部の上方に形成された第１半導体領域と、空洞部を取り囲む領域の上方に形成された第２半導体領域と、を有する半導体基板と、第１半導体領域に形成された電力増幅器と、第２半導体領域に形成されたデジタル回路またはアナログ回路と、第１半導体領域を覆う第１絶縁膜と、第２半導体領域を覆う第２絶縁膜と、第２絶縁膜に設けられ、空洞部に接続する第１開口部と、電力増幅器に対して第１開口部と反対側の第２絶縁膜に設けられ、空洞部に接続し、第１開口部よりも開口面積が小さい第２開口部と、第１開口部から第２開口部に向かって外気が流れるように第１および第２絶縁膜上に形成され、第１開口部の第２開口部側の端部から第２開口部に向かうに連れて断面積が小さくなる流路とを備えている。 （もっと読む）

【課題】素子抵抗の低抵抗化とMR比の向上とを同時に実現する。
【解決手段】本発明の例に係るスピンＦＥＴは、ソース・ドレイン部に、少なくとも半導体基板１１／トンネルバリア１２／低仕事関数材料１３／強磁性体１４からなる積層構造を有し、低仕事関数材料１３は、未酸化のＭｇ，Ｋ，Ｃａ，Ｓｃのうちの１つ、又は、その１つを原子数比で５０％以上含む合金から構成される。 （もっと読む）

【課題】ＲＦデュアルバンドデバイスとして用いられ、微細化と高性能化をともに実現することが可能な電界効果型トランジスタを提供する。
【解決手段】基板ｗ上に形成され、ソース領域１２、ドレイン領域１３およびこれらの間に形成されるフィン状領域１４を有する化合物半導体層１１と、フィン状領域１４の第１の側面に形成され、第１の信号が入力される第１のゲート電極１６と、フィン状領域１４の第２の側面に形成され、第２の信号が入力される第２のゲート電極１７を備える。 （もっと読む）

常時オフのＶＪＦＥＴ集積電力スイッチを有するワイドバンドギャップ半導体デバイスが説明される。電力スイッチはモノリシック又はハイブリッドに実行され、シングル又はマルチチップワイドバンドギャップ電力半導体モジュール内に組み立てられた制御回路網と一体化される。デバイスは、高電力、耐高温および／または耐放射線性の電子工学の要素に用いられる。デバイスの作成方法もまた説明される。 （もっと読む）

【課題】ノーマリオフ特性を有することをはじめ良好な電気特性を有する半導体装置を提供する。
【解決手段】ヘテロ界面１３５において２次元電子ガス層１３７を生じている半導体基体に、ソース電極１５１を、２次元電子ガス層１３７との接触部１７１が生じる深さまで埋め込む。そして、該接触部の上方にゲート電極１５３が位置するようにする。これにより、良好な電気特性を得る。ソース電極１５１は半導体基体とショットキー接合しているため、ドレイン電極１５５に電圧を印加してもノーマリオン特性は生じない。 （もっと読む）

【課題】ゲート電極と各ソース／ドレイン電極間に有限の間隔が存在するため、寄生抵抗が発生する。
【解決手段】バリア層４の内で第１及び第２高濃度ｎ型不純物領域６Ａ，６Ｂ間の領域４Ａ全体の表面上に、ＡｌＧａＯから成る絶縁膜８が全面的に形成されている。更に、絶縁膜８の表面上に、ゲート電極９が全面的に形成されている。本構造によって、ゲート電極９と第１及び第２高濃度ｎ型不純物領域６Ａ，６Ｂないしは第１及び第２ソース／ドレイン電極７Ａ，７Ｂとが直接に接触することはない。 （もっと読む）

【課題】従来技術に於いては、ゲート電極とバリア層との間に絶縁膜を挟む構造のため、相互コンダクタンスが増加する。相互コンダクタンスを低下させることなく、ゲート電極とソース／ドレイン電極間に生じる寄生抵抗を低減化する。
【解決手段】ソース／ドレイン電極７Ａ，７Ｂの直下に位置するバリア層４の領域４Ａ，４Ｂが、電子がトンネル出来る程度に十分に薄い厚みを有しており、バリア層４の各領域４Ａ，４Ｂの下側のチャネル層３には高濃度ｎ型不純物領域６Ａ，６Ｂが存在している。そして、少なくとも高濃度ｎ型不純物領域Ａ，６Ｂ間の全てを覆う様に、バリア層４の内で領域４Ａ，４Ｂで挟まれた領域４Ｃの表面上に、ゲート電極８が形成されている。 （もっと読む）

【課題】新規なIII族窒化物系化合物半導体縦型トランジスタを提供する。
【解決手段】ｎ型Ｓｉ基板３１上に、Ａｌ／Ｔｉ／Ｐｔ／Ａｕ多重金属層３２、ＡｕＳｎはんだ層３３、Ａｕ／Ｎｉ／Ａｌ／Ｔｉ多重金属層１５、ｎ⁺コンタクト層（ｎ⁺−ＧａＮ）１４、ドリフト部（ｎ−ＧａＮ）１３が形成されている。ドリフト部１３は、厚さ約０．５μｍの電流狭窄部１３ｂｎを有しており、その左右には、ＡｌＮ層２１とｐ層（ｐ−ＧａＮ）２２が形成されている。ドリフト部１３（電流狭窄部１３ｂｎ）の最上部と、ｐ層（ｐ−ＧａＮ）２２の最上部は同一平面となっている。それらの上には、チャネル層（ｎ−ＧａＮ）１２、電子供与層（ＡｌＧａＮ）１１が形成されている。ＨＥＭＴ１００は、サファイア基板にエピタキシャル成長させた後、シリコン基板を貼り付けてレーザーリフトオフ法でサファイア基板を除去すると得られる。 （もっと読む）

【課題】
高周波信号遮断後の回復が早く、素子分離特性のよい化合物半導体エピタキシャル基板を提供する。
【解決手段】
半導体エピタキシャル基板は、単結晶基板と、単結晶基板上にエピタキシャル成長されたＡｌＮ層と、ＡｌＮ層の上にエピタキシャル成長された窒化物半導体層とを有し、単結晶基板とＡｌＮ層間界面より、ＡｌＮ層と窒化物半導体層間界面の方が凹凸が大きい、ことを特徴とする。 （もっと読む）

【課題】コプラス時オン抵抗を低減化し、かつゲート漏れ電流を低減化した半導体装置を提供する。
【解決手段】窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）とショットキー接触するゲート電極７と、ゲート電極７上に形成された第１の絶縁膜１８と、ゲート電極７から離間した窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）と低抵抗接触するソース電極５と、ゲート電極７と第１の絶縁膜１８を介して形成され、ソース電極５と電気的に接続し、平面的に見て、ゲート電極７の上を跨ぐように延伸しているソースＦＰ電極９と、ソースＦＰ電極９上に形成された第２の絶縁膜１０とを有する半導体装置であって、ソースＦＰ電極９の厚みはソース電極５の厚みよりも厚く形成されている。 （もっと読む）

【課題】金属・半導体界面での障壁高さを低減してコンタクト抵抗を低減し、これにより寄生抵抗の小さい窒化物半導体装置を提供する。
【解決手段】ＧａＮ層３０１、素子分離層３０２、オーミック電極３０３、ゲート電極３０４、ｎ型Ａｌ_0.25Ｇａ_0.75Ｎ層３０５、サファイア基板３０６、及びバッファ層３０７を備え、ｎ型Ａｌ_0.25Ｇａ_0.75Ｎ層３０５は、（０ ０ ０ １）面を主面とし、表面に凹部が市松状に配置され、オーミック電極３０３は、ｎ型Ａｌ_0.25Ｇａ_0.75Ｎ層３０５の凹部の側面と接し、凹部の側面は、（１ １ −２ ０）面あるいは（１ −１ ０ ０）面等の無極性面である。 （もっと読む）

【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置であって、半導体装置は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ２とを有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電位ノードＮＬ１に結合される第３ノードＮ３を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第３ノードＮ３から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。 （もっと読む）

電子デバイス（１０、１０’、１０’’、１０’’’、１００、１００’、１００’’、１００’’’、１０００）は、第１の導電性タイプの一次ナノワイヤ（１８）と、一次ナノワイヤから外側に延在する、第２の導電性タイプの二次ナノワイヤ（２４）とを備える。第２の導電性タイプのドープ領域（２６）が、二次ナノワイヤ２４から一次ナノワイヤ（１８）の少なくとも一部内に延在する。
（もっと読む）

【課題】オン時の線形性を確保し、かつオフ時の遮断特性の劣化を抑制すること。
【解決手段】本発明は、複数の端子と、複数の端子の間に接続された複数のＦＥＴを備えるスイッチを具備し、複数のＦＥＴのうち複数の端子の少なくとも１つに接続された第１ＦＥＴ１１、１５のゲート幅Ｗ１は、複数のＦＥＴのうち第１ＦＥＴの後段に接続された第２ＦＥＴ１２〜１４のゲート幅Ｗ２より広く、かつ、第１ＦＥＴ１１、１５のソース電極３３およびドレイン電極３５のゲート幅と直角方向の長さＬ１の合計は、第２ＦＥＴ１２〜１４のソース電極３２およびドレイン電極３４のゲート幅と直角方向の長さＬ２の合計より短い半導体装置である。 （もっと読む）

【課題】高耐圧高抵抗素子を有するスイッチング電源装置の部品コストや組み立てコストの低減と、小型化を図ること。
【解決手段】拡散層を用いた耐圧構造の上に抵抗体を配置して高耐圧高抵抗素子を実現する。または、ゲート領域１０２、ソース領域１０４、ドレイン領域１０５およびドリフト領域１０３上の層間絶縁膜に、渦巻き状の高耐圧高抵抗素子１２１を埋め込む。高耐圧高抵抗素子１２１の一端をドレイン電極配線１１０に接続し、他端を第１の抵抗接続配線１２２を介して接地する。この抵抗素子１２１の中間点を第２の抵抗接続配線１２３を介して制御ＩＣの電圧比較器に接続する。高耐圧高抵抗素子１２１において、ドレイン電極配線１１０との接続点から第２の抵抗接続配線１２３との接続点までの部分、および第２の抵抗接続配線１２３との接続点から第１の抵抗接続配線１２２との接続点までの部分が、それぞれ、１次側電圧が印加される側の抵抗、および接地される側の抵抗となる。 （もっと読む）

【課題】ワイドバンドギャップ系半導体結晶内に形成する電界効果トランジスタに用いられるオーム性電極の直列抵抗を著しく減少させ、性能を向上できる電界効果トランジスタおよびその製造方法を提供する。
【解決手段】基板１上にアンドープＧａＮ層（電子走行層）２と高抵抗またはｎ型ＡｌＧａＮ層（電子供給層）３が順次形成され、電子供給層上にゲート電極４、ソース電極５およびドレイン電極６を形成する際に、ソース電極５およびドレイン電極６直下の深さ方向に、電子供給層と電子走行層間の２次元電子ガスの層９を挟むように２重の不純物の高濃度領域７，８が形成され、それぞれの高濃度領域７、８は、ゲート電極４直下の電子供給層と電子走行層の不純物濃度よりそれぞれ高濃度となるよう形成されており、かつソース電極５とゲート電極４間及びドレイン電極６とゲート電極４の間の半導体層の表面が平坦である。 （もっと読む）

半導体デバイスを製作する方法は、第１のドーパント濃度を有する第１の伝導型の第１の半導体層を形成すること、および第１の半導体層上に第２の半導体層を形成することを含む。第２の半導体層は、第１のドーパント濃度よりも低い第２のドーパント濃度を有する。第２の半導体層を貫通して延びて第１の半導体層に接触する第１の伝導型の打込み領域を形成するように、第２の半導体層中にイオンが打ち込まれる。第１の電極が第２の半導体層の打込み領域上に形成され、第２の電極が、第２の半導体層の非打込み領域上に形成される。関連したデバイスも述べられる。
（もっと読む）

【課題】 従来よりも電流駆動力の大きな窒化物半導体装置を提供する。
【解決手段】 半導体装置は、サファイア基板１１と、サファイア基板１１上に設けられたＧａＮからなる半導体層１２と、半導体層１２上に設けられた多層膜１３と、多層膜１３にオーミックコンタクトする電極１４とを備えている。多層膜１３は、ピエゾ分極量あるいは自発分極量が互いに異なり、共にｎ型不純物を含む２つの半導体層を交互に積層することで形成されているので、２つの半導体層の界面に電子が誘起され、電極１４と多層膜１３との間のコンタクト抵抗や、電流伝達経路における寄生抵抗を従来よりも低減することができる。 （もっと読む）