半導体装置
【課題】 従来よりも電流駆動力の大きな窒化物半導体装置を提供する。
【解決手段】 半導体装置は、サファイア基板１１と、サファイア基板１１上に設けられたＧａＮからなる半導体層１２と、半導体層１２上に設けられた多層膜１３と、多層膜１３にオーミックコンタクトする電極１４とを備えている。多層膜１３は、ピエゾ分極量あるいは自発分極量が互いに異なり、共にｎ型不純物を含む２つの半導体層を交互に積層することで形成されているので、２つの半導体層の界面に電子が誘起され、電極１４と多層膜１３との間のコンタクト抵抗や、電流伝達経路における寄生抵抗を従来よりも低減することができる。
【解決手段】 半導体装置は、サファイア基板１１と、サファイア基板１１上に設けられたＧａＮからなる半導体層１２と、半導体層１２上に設けられた多層膜１３と、多層膜１３にオーミックコンタクトする電極１４とを備えている。多層膜１３は、ピエゾ分極量あるいは自発分極量が互いに異なり、共にｎ型不純物を含む２つの半導体層を交互に積層することで形成されているので、２つの半導体層の界面に電子が誘起され、電極１４と多層膜１３との間のコンタクト抵抗や、電流伝達経路における寄生抵抗を従来よりも低減することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体を用いた半導体装置およびその製造方法に関し、特に、III族窒化物半導体を用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
III族窒化物半導体は、その広いバンドギャップとそれに伴う高い破壊電圧、高い電子飽和速度、高い移動度、およびヘテロ接合における高い電子濃度などの利点を有することから、短波長発光素子、高出力高周波素子、高周波低雑音増幅素子などへの応用を目的とする研究開発が進められている。これらのIII族窒化物半導体素子において、素子特性を高めるためには、該半導体素子内でコンタクト抵抗やチャネル抵抗等の寄生抵抗成分を出来る限り低減させる必要がある。電流を電子によって搬送する場合、電子が伝導する領域（以下電子チャネルと総称する）に外部からオーミックコンタクトを形成する必要がある。
【０００３】
図１１（ａ）、（ｂ）は、従来の半導体装置において、電子チャネルにオーミックコンタクトを形成するための方法を示す断面図である。また、図１２は、オーミックコンタクトが形成された従来の半導体装置の一例を示す断面図である。これらの図を用いて一般的なオーミックコンタクトの形成方法を説明する。
【０００４】
まず、図１１（ａ）に示すように、母材基板であるサファイア基板１６１上に、活性層である窒化ガリウム（ＧａＮ）半導体層１６２を形成する。次いで、ＧａＮ半導体層（III族窒化物半導体層）１６２の上に、Ｔｉを最下層とし、その上にＡｌ、Ｎｉ、Ａｕなどを含む多層金属薄膜１６３をリフトオフによって形成する。
【０００５】
次に、図１１（ｂ）に示すように、高温（５００℃以上９００℃以下）でアニ−ルすることによって、Ｔｉ層とＧａＮ半導体層１６２内のＮとを反応させ、窒素空孔を形成するとともにＧａＮ半導体層１６２上面近傍に金属性を増した領域１６４を形成する。これと同時に、Ｇａ、ＡｌもＴｉと同様にＧａＮ中のＮと反応する。これにより、ＧａＮ半導体層１６２と多層金属薄膜１６３とのコンタクト抵抗が低減される。
【０００６】
また、コンタクト抵抗をより低減するため、コンタクト電極形成前に半導体層のうち金属膜と接することになるオーミックコンタクト形成領域を、ｎ型に出来る限り高い濃度でドープするという方法が用いられる。
【０００７】
また、図１２に示す例では、ＳｉＣ基板１７１上に下から順にチャネル層III族窒化物半導体層１７２、チャネル層を形成する半導体よりもバンドギャップの大きいIII族窒化物半導体からなるバリア層１７３が設けられ、バリア層１７３上にゲート電極１７７が設けられている。そして、バリア層１７３上に高濃度の不純物を含むIII族窒化物半導体層１７６が形成され、III族窒化物半導体層１７６上にはソース電極１７４及びドレイン電極１７５がそれぞれ設けられている。このような構成の電界効果トランジスタの寄生抵抗を低減するために、高濃度にドープされた窒化物半導体層１７６をゲート電極近傍まで形成したリセス構造とする方法が用いられる。チャネル層III族窒化物半導体層１７２より抵抗が低い窒化物半導体層１７６をゲート電極１７７付近まで延ばすことで、ソース−ドレイン間に流れる電流の抵抗が低減されている。また、バリア層１７３とのソース抵抗、ドレイン抵抗の低減が図られている。
【特許文献１】特開平９−１７２１６４号公報
【特許文献２】特開平７−１４２５１３号公報
【特許文献３】特開平１１−１２１４７２号公報
【非特許文献１】H.Morkoc, A.D.Carlo, R.Cingolceni, "GaN-based modulation doped FETs", in "Low-Dimensional Nitride Semiconductors", chap.14,pp.353-354,ed.by B. Gil, Oxford University Press,2002
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記従来のオーミックコンタクトの形成方法では、能動層を形成するIII族窒化物半導体がｎ型の場合、通常用いられる電極金属（Ｔｉ）の仕事関数が十分低くはなく、得られるコンタクト抵抗の下限もこれに規定されるという不具合があった。また、能動層を形成する窒化物半導体がｐ型の場合、充分に高い仕事関数を有する金属はなく、得られるコンタクト抵抗の下限もこれに規定されるという不具合があった。
【０００９】
この不具合への対処法として、該電極とIII族窒化物半導体表面との間に高濃度にドープされた能動層よりはバンドギャップの狭いIII族窒化物半導体を該電極と能動層III族窒化物半導体層との間に形成する、あるいは、能動層III族窒化物半導体層の該コンタクト電極直下をキャリア・タイプに相当する不純物で高濃度にドープするという方法がとられる。しかし、これらの場合でも、達成される最高キャリア濃度は、不純物の活性化率（５×１０１８ｃｍ−３〜３×１０１９ｃｍ−３）で規定され、得られるコンタクト抵抗の下限もこの値で規定されてしまう。この最高キャリア密度が電極と能動層との間に形成される高濃度窒化物半導体層内のキャリア濃度で規定されるという不具合は、このコンタクト構造を電界効果トランジスタのソース・ドレイン電極に応用した場合でも同様である。特に、ゲート電極が直接能動層窒化物半導体層上に形成されるリセス構造においては、電極から、ゲート近傍およびその直下のチャネル層までの横方向寄生抵抗がIII族窒化物半導体層１７６（図１２参照）の最高キャリア濃度によって規定されていた。
【００１０】
また、このリセス構造の形成工程において、通常のドライエッチングでは、
チャネル層窒化物半導体層１７２、バリア層１７３、III族窒化物半導体層１７６よりなる積層構造との間で、選択比が低く、リセス深さの正確な制御が困難であるという課題があった。
【００１１】
本発明の目的は、従来よりも電流駆動力の大きな化合物半導体装置を提供すること、及び該化合物半導体装置を製造する方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１の半導体装置は、基板と、分極性を有する第１の半導体層と、上記第１の半導体層とは異なる分極特性を有する第２の半導体層とが交互に少なくとも一回以上積層されてなり、上記基板の上または上方に設けられた多層膜と、上記多層膜の上に設けられたオーミック電極とを備えている。
【００１３】
これにより、第１の半導体層と第２の半導体層との界面において、分極性の違いによる電荷を生じさせることができるので、従来の半導体装置に比べてオーミック電極におけるコンタクト抵抗を低減することができる。その結果、半導体装置の電流駆動力を向上させることができる。
【００１４】
上記第１の半導体層と上記第２の半導体層とは、ピエゾ分極量が互いに異なっている場合に、コンタクト抵抗を低減することができる。
【００１５】
上記第１の半導体層と上記第２の半導体層とは、自発分極量が互いに異なっている場合にも、コンタクト抵抗を低減することができる。特に、第１の半導体層と第２の半導体層とでピエゾ分極量も異なっている場合には、より多くの電荷を生じさせることができる。
【００１６】
上記第２の半導体層よりも上記第１の半導体層の方がバンドギャップが大きく、上記多層膜のうち、上記オーミック電極の下には、不純物が導入された上記第２の半導体層が設けられていることにより、オーミック電極とチャネルとの間の抵抗を低減することができる。
【００１７】
上記第１の半導体層と上記第２の半導体層のうち、いずれか一方の層が不純物を含むことにより、多層膜における抵抗値をさらに低減することができる。
【００１８】
特に、上記不純物層は、上記第１の半導体層に設けられていれば、コンタクト抵抗をさらに低減できるので好ましい。
【００１９】
上記第２の半導体層及び上記第１の半導体層には、共に不純物が導入されていることによって、第１の半導体層と第２の半導体層との界面により多くの電荷を生じさせることが可能となる。
【００２０】
上記第１の半導体層はＡｌｘＧａ１−ｘＮからなり、上記第２の半導体層はＧａＮからなっていることにより、ピエゾ分極量と自発分極量とが共に異なる材料を組み合わせていることになるので、コンタクト抵抗を従来よりも大きく低減することが可能となる。
【００２１】
上記の場合、上記第１の半導体層と上記第２の半導体層のうち一方または両方には、ｎ型不純物が導入されていることが好ましい。
【００２２】
上記多層膜は互いに分かれて設けられた第１の多層膜と第２の多層膜とで構成されており、上記オーミック電極は上記第１の多層膜の上に設けられたソース電極と上記第２の多層膜の上に設けられたドレイン電極とを含んでおり、上記基板上で上記多層膜の下方に設けられた第３の半導体層と、上記第３の半導体層の上で上記多層膜の下に設けられ、上記第３の半導体層よりもバンドギャップの広い半導体からなるバリア層と、上記第１の多層膜と上記第２の多層膜との間であって、上記バリア層の上に設けられたゲート電極とをさらに備えていることにより、ソース及びドレイン電極における抵抗が低減され、電流駆動力の大きいＨＦＥＴが実現される。
【００２３】
このＨＦＥＴにおいて、上記第１の多層膜と上記ソース電極、及び上記第２の多層膜と上記ドレイン電極は、それぞれ上記ゲート電極に対して階段状に形成されていることにより、ゲート電極の近傍まで、キャリアが抵抗値の小さい第１及び第２の多層膜内を走行することができるので、寄生抵抗を低減することができる。
【００２４】
上記第１の半導体層の厚みは、１原子層分以上且つ１００原子層分以下であれば、分極の違いにより生じたキャリアが第１の半導体層を容易にトンネルすることができるので、好ましい。なお、このような厚みの第１の半導体層が不純物を含む場合には、不純物領域が狭い領域に限定され、該不純物領域のエネルギーレベルがバンドベンディングにより低下するというδ−ドープと同等の効果を発現し、コンタクト抵抗の低減にはより有効である。
【００２５】
上記ソース電極及び上記ドレイン電極の材料の仕事関数は３ｅＶ以下であることが好ましい。
【００２６】
上記第１の半導体層と上記第３の半導体層とは共にＡｌＧａＮからなり、上記第３の半導体層のＡｌ含有率は、上記第１の半導体層及び上記第２の半導体層のＡｌ含有率よりも高いことにより、第３の半導体層の酸化レートは第１の半導体層及び第２の半導体層の酸化レートより小さくなっている。そのため、リセス構造を有するＨＦＥＴの製造工程において、リセス深さの制御をより正確に行なうことが可能となる。
【００２７】
上記バリア層内の、上記バリア層の上面からの距離が２０ｎｍ以下の領域に、少なくとも一層のδドープ層が設けられていることにより、バリア層内部の伝導体のエネルギーレベルが引き下げられ、δドープ層が設けられていない場合に比べ電子が容易にトンネルするようになる。この結果、オーミック電極と多層膜との界面でのコンタクト抵抗が効果的に低減され、従来の半導体装置に比べて駆動電流を大きくすることができる。
【００２８】
上記第１の半導体層は、上記第２の半導体層よりも厚く、且つ、上記第１の半導体層には不純物が導入されていることにより、多層膜とオーミック電極とのコンタクト抵抗を大きく低減することができる。
【００２９】
上記第１の半導体層あるいは上記第２の半導体層にはｎ型の不純物が導入されていることが好ましい。
【００３０】
本発明の第２の半導体装置は、基板と、上記基板上に設けられ、駆動時にキャリアが走行する第１のIII族窒化物半導体層と、上記第１のIII族窒化物半導体層の上に設けられ、上記第１のIII族窒化物半導体層よりもバンドギャップが大きいバリア層と、上記バリア層の上または上方に設けられたオーミック電極とを備えた半導体装置であって、上記バリア層のうち、上記バリア層の上面からの距離が２０ｎｍ以下の領域に、不純物を含むドープ層が設けられている。
【００３１】
上記バリア層の上面からの距離が２０ｎｍ以下の領域にドープ層が設けられることにより、バリア層での伝導帯端エネルギーが下がるので、キャリアである電子のトンネルが生じやすくなり、コンタクト抵抗が小さくなる。そのため、本発明の半導体装置では、従来の半導体装置よりも駆動電流を大きくすることができる。
【００３２】
特に、上記ドープ層がδドープ層であることにより、導入された不純物による散乱などを抑えつつコンタクト抵抗を効果的に低減することが可能となる。
【００３３】
上記バリア層の上に設けられたゲート電極をさらに備え、上記オーミック電極は、上記ゲート電極を挟むように配置されたソース電極およびドレイン電極を含んでいることにより、例えば通信機器などに好ましく用いられる駆動電流の大きいＨＦＥＴなどを実現することができる。
【００３４】
上記ソース電極および上記ドレイン電極は、上記バリア層の上方に設けられており、上記バリア層の上で且つ上記ソース電極の下に設けられ、不純物を含む第２のIII族窒化物半導体層と、上記バリア層の上で且つ上記ドレイン電極の下に設けられ、上記第２のIII族窒化物半導体層と同導電型の不純物を含む第３のIII族窒化物半導体層とをさらに備えていることにより、コンタクト抵抗を低減することができる。
【００３５】
基板上に設けられ、チャネル層となる第１の窒化物半導体層と、上記第１の窒化物半導体層上に設けられた半導体からなるバリア層とを備えた半導体基板の、上記バリア層の上に窒化物半導体を含む多層膜を形成する工程（ａ）と、上記多層膜の一部を選択的に酸化する工程（ｂ）と、上記多層膜のうち酸化された部分を選択的にエッチングして上記バリア層を露出させる工程（ｃ）と、上記工程（ｃ）で露出させた上記バリア層上にゲート電極を形成する工程（ｄ）と、上記多層膜の上に上記ゲート電極を挟むようにソース電極とドレイン電極とを形成する工程（ｅ）とを含んでいる。
【００３６】
この方法により、リセス構造を有し、電流駆動力の大きいＨＦＥＴとして機能する半導体装置を製造することができる。
【発明の効果】
【００３７】
本発明の半導体装置においては、窒化物半導体層をチャネル層とし、該窒化物半導体層上に設けたバリア層上に、互いに分極特性が異なり、不純物を含む窒化物半導体層を交互に積層してなる多層膜を設け、多層膜上にオーミック電極を設けている。分極特性の異なる２層の界面には電荷が誘起されるため、電極と多層膜との間のコンタクト抵抗など、寄生抵抗を従来よりも低減することができる。
【発明を実施するための最良の形態】
【００３８】
(第１の実施形態)
本発明の第１の実施形態における半導体装置を、図１を参照しながら説明する。
【００３９】
図１（ａ）は、第１の実施形態に係る半導体装置を示す断面図、（ｂ）は、本実施形態の半導体装置のうち多層膜１３の構造を示す拡大断面図、（ｃ）は、多層膜１３の、基板面に対して上下方向の断面におけるエネルギーバンド図であり、（ｄ）は、本実施形態の半導体装置と従来の半導体装置の電流電圧特性を示す図である。
【００４０】
図１（ａ）、（ｂ）に示すように、本実施形態の半導体装置は、母材基板であるサファイア基板１１と、サファイア基板１１上に設けられた厚さ約２μｍの窒化ガリウム（ＧａＮ）からなる半導体層１２と、半導体層１２上にエピタキシャル成長された、厚さ１ｎｍのＡｌ０．１５Ｇａ０．８５Ｎ層と厚さ１ｎｍのＧａＮ層とを交互に１０層積層してなる多層膜１３と、多層膜１３上に形成されたＴｉ／Ａｌからなる電極１４とを備えている。多層膜１３と電極１４とはオーミックコンタクトしている。
【００４１】
また、多層膜１３のうち、電極１４直下のＧａＮ層１５は、例えば５×１０１９ｃｍ−３程度の高濃度のＳｉでドープされており、これ以外のＡｌ０．１５Ｇａ０．８５Ｎ層及びＧａＮ層も５×１０１９ｃｍ−３程度のＳｉでドープされている。
【００４２】
以上のような多層膜１３において、図１（ｃ）に示すように、Ａｌ０．１５Ｇａ０．８５Ｎ層及びＧａＮ層には、両材料の自発分極差とピエゾ分極差とによって、それぞれ正及び負の電荷が発生する。さらに、多層膜１３はｎ型不純物（Ｓｉ）でドープされているので、多層膜１３ではこの分極電荷に誘起されて、電子よりなる自由電荷が多数発生し、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層との界面に約１×１０１３ｃｍ−２の濃度で蓄積する。これは、体積濃度に換算すると５×１０１９ｃｍ−３に相当し、通常のｎ型不純物のドーピングで達成される上限値（２〜３×１０１９ｃｍ−３）を上回っている。また、Ａｌ０．１５Ｇａ０．８５Ｎ層は１ｎｍと極めて薄いため、ＧａＮ層内の伝導に寄与する電子はＡｌ０．１５Ｇａ０．８５Ｎ層のポテンシャル障壁を容易にトンネルし、多層膜１３内での電気抵抗は上昇しない。
【００４３】
このため、図１（ｄ）に示すように、サファイア基板１１と電極１４との間に電圧を印加した場合に電極１４に流れる電流の値は、従来よりも大きくなっている。すなわち、本実施形態の半導体装置におけるＩ−Ｖ特性の方が従来の半導体装置よりも傾きが大きく、コンタクト抵抗が約２０％低減されている。
【００４４】
このように、本実施形態の半導体装置においては、自発分極及びピエゾ分極に差がある材料同士を積層することで、従来よりも大幅にコンタクト抵抗を低減している。
【００４５】
ここで、本実施形態の多層膜では、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とを積層したが、ＡｌとＧａとの混合比は任意でよく、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層とＧａＮ層とを積層してもよい。
【００４６】
また、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層とＧａＮ層以外の組み合わせの他に、自発分極とピエゾ分極のいずれかにのみ差がある半導体同士の組み合わせを用いて多層膜を形成してもコンタクト抵抗を低減できる。例えば、ピエゾ分極のみが支配的となるＰｂｘＺｙＴｉｚＯ２−ｘ−ｙ−ｚ／Ｐｂｘ’Ｚｙ’Ｔｉｚ’Ｏ２−ｘ’−ｙ−ｚ(０≦x≦１、０≦y≦１、０≦z≦１、０≦x'≦１、０≦y'≦１、 ０≦z'≦１)の組み合わせを用いることも可能である。また、ＢａｘＳｒ１−ｘＴｉＯ３／ＢａｙＳｒ１−ｙＴｉＯ３、ＫｘＴａ１−ｘＴｉＯ３／ＫｙＴａ１−ｙＴｉＯ３、ＣａｘＴｉ１−ｘＯ３／ＣａｙＴｉ１−ｙＯ３（ｘ≠ｙ）などの組み合わせを用いることも可能である。
【００４７】
また、本実施形態の多層膜１３には、エピタキシャル成長したスードモ−フィックなＡｌ０．１５Ｇａ０．８５Ｎ／ＧａＮ結晶を用いたため、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層との間にピエゾ分極差が生じたが、リラックスした結晶を用いても、両材料の間には自発分極の差があるので、両者の界面にはこれに相当する自由電荷が誘起される。この場合でも生じる電荷量は５×１０１２ｃｍ−２程度となるが、多層膜を構成する各層の膜厚を例えば半分に低減することにより、本実施例と同等の効果が得られる。
【００４８】
また、本実施形態で用いたＡｌ０．１５Ｇａ０．８５Ｎ層の厚さは１．０ｎｍ程度と充分薄く、ＧａＮ層内の電子がＡｌ０．１５Ｇａ０．８５Ｎ層を容易にトンネル伝導することが可能であるが、トンネル伝導が可能であるのは原子層にして約１００層程度までである。従って、Ａｌ０．１５Ｇａ０．８５Ｎ層の厚さは原子層にして１層分以上１００層分以下（約０．３ｎｍ以上５０ｎｍ以下）であることが好ましい。これに対し、ＧａＮ層の厚みは１ｎｍ以上１０ｎｍ以下程度とするのが一般的である。
【００４９】
なお、本実施形態の半導体装置では、Ａｌ０．１５Ｇａ０．８５Ｎ／ＧａＮを１０周期分積層させて多層膜１３を形成していたが、１周期以上であればコンタクト抵抗を低減できる。ただし、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とを複数層ずつ交互に積層する方がより多くの界面電荷による電子の波動関数の重なりが増加するので、抵抗を低減することができ、好ましい。
【００５０】
また、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とが複数層ずつ交互に積層される場合、各Ａｌ０．１５Ｇａ０．８５Ｎ層の厚みは互いに異なっていてもよく、各ＧａＮ層の厚みも互いに異なっていてよい。すなわち、Ａｌ０．１５Ｇａ０．８５Ｎ／ＧａＮは交互に１回以上積層されていればよい。
【００５１】
また、本実施形態の半導体装置においては、多層膜１３をＡｌ０．１５Ｇａ０．８５Ｎ層及びＧａＮ層で構成したため、ｎ型不純物を導入したが、導入すべき不純物は半導体層の組み合わせによって異なり、ｐ型不純物を導入する場合もある。ただし、一般的にホールより電子の方が移動度が大きいので、ｎ型不純物を用いるＡｌｘＧａ１−ｘＮ層とＧａＮ層との組み合わせを用いることがより好ましい。
【００５２】
(第２の実施形態)
本発明の第２の実施形態として、Ｔｉよりも仕事関数の小さいＬｉを電極材料とする半導体装置について説明する。
【００５３】
図２（ａ）は、第２の実施形態に係る半導体装置を示す断面図、（ｂ）は、本実施形態の半導体装置のうち多層膜２３の構造を示す拡大断面図、（ｃ）は、多層膜２３の、基板面に対して上下方向の断面におけるエネルギーバンド図である。
【００５４】
図２（ａ）に示すように、本実施形態の半導体装置は、サファイア基板２１と、サファイア基板２１上に設けられた活性層であって厚さ約２μｍのＧａＮからなる半導体層２２と、半導体層２２上にエピタキシャル成長された、厚さ１ｎｍのＡｌ０．１５Ｇａ０．８５Ｎ層と厚さ１ｎｍのＧａＮ層とを交互に１０層積層してなる多層膜２３と、多層膜２３上に設けられ、超高真空中で蒸着されたＬｉからなる電極２４とを備えている。多層膜２３と電極２４とはオーミックコンタクトしている。
【００５５】
また、多層膜２３のうち、電極２４直下のＧａＮ層２５は、例えば５×１０１９ｃｍ−３程度の高濃度のＳｉでドープされており、これ以外のＡｌ０．１５Ｇａ０．８５Ｎ層及びＧａＮ層も５×１０１９ｃｍ−３程度のＳｉでドープされている。
【００５６】
以上のような多層膜２３において、図１（ｃ）に示すように、Ａｌ０．１５Ｇａ０．８５Ｎ層及びＧａＮ層には、両材料の自発分極差とピエゾ分極差とによって、それぞれ正及び負の電荷が発生する。さらに、多層膜２３はｎ型不純物（Ｓｉ）でドープされているので、多層膜２３ではこの分極電荷に誘起されて、電子よりなる自由電荷が多数発生し、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層との界面に約１×１０１３ｃｍ−２の濃度で蓄積する。これは、体積濃度に換算すると５×１０１９ｃｍ−３に相当し、通常のｎ型不純物のドーピングで達成される上限値（２〜３×１０１９ｃｍ−３）を上回っている。また、Ａｌ０．１５Ｇａ０．８５Ｎ層は１ｎｍと極めて薄いため、ＧａＮ層内の伝導に寄与する電子はＡｌ０．１５Ｇａ０．８５Ｎ層のポテンシャル障壁を容易にトンネルし、多層膜２３内での電気抵抗は上昇しない。
【００５７】
さらに、図２（ｃ）に示すように、本実施形態の半導体装置においては、電極に仕事関数の極めて低いＬｉを用いているため、電極２４とＧａＮ層２５との間のポテンシャル障壁高さがＴｉ／Ａｌからなる電極を用いた第１の実施形態と比べ約１ｅＶ程度低い。その結果、電極２４とＧａＮ層２５との間のコンタクト抵抗は約２０％低減される。
【００５８】
なお、本実施形態の説明では、仕事関数の小さい金属の例としてＬｉを挙げたが、他にも仕事関数が３ｅＶ以下の金属、すなわちＮａ、Ｋ、Ｃａ、Ｒｂ、Ｒｂ、Ｓｒ、Ｂａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ及びＹｂなどを用いてもコンタクト抵抗を従来よりも小さくできる。ただし、ＮａやＫは水分などと反応する可能性があるので、実用上使用することは少ない。
【００５９】
(第３の実施形態)
本発明の第３の実施形態として、第１及び第２の実施形態で説明した多層膜を、ヘテロ接合型電解効果トランジスタ（ＨＦＥＴ）に利用する例を説明する。
【００６０】
図３（ａ）は、第３の実施形態に係る半導体装置を示す断面図、（ｂ）は、従来の半導体装置を示す断面図、（ｃ）は、本実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【００６１】
図３（ａ）に示すように、本実施形態の半導体装置は、ＳｉＣ基板３１と、ＳｉＣ基板３１上に設けられ、チャネル層として機能する厚さ３μｍのＧａＮからなる半導体層３２と、半導体層３２上に設けられ、厚さ２５ｎｍのＡｌ０．２５Ｇａ０．７５Ｎからなるバリア層３３と、バリア層３３上に設けられたゲート電極３４と、半導体層３２上に設けられた第１の多層膜３７と、半導体層３２上で、第１の多層膜３７とはゲート電極３４を挟む位置に設けられた第２の多層膜３８と、第１の多層膜３７にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるソース電極３５と、第２の多層膜３８にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるドレイン電極３６とを備えている。
【００６２】
また、第１の多層膜３７、第２の多層膜３８は、いずれも互いに分極特性の異なるＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とを交互に１０層程度積層した構成となっている。そして、第１の多層膜３７、第２の多層膜３８のうち最上層のＧａＮ層は、５×１０１９ｃｍ−３程度のＳｉがドープされ、それ以外の第１の多層膜３７及び第２の多層膜３８には、４×１０１８ｃｍ−３程度のＳｉがドープされている。
【００６３】
以上のような構成をとることによって、図３（ｂ）に示した従来の半導体装置、すなわち、Ｔｉ／Ａｌからなるオーミック電極１３５、１３８を直接、Ａｌ０．２５Ｇａ０．７５Ｎ層１３３上に形成した従来の半導体装置に比して、ソース及びドレイン電極におけるコンタクト抵抗を低減することができる。
【００６４】
図３（ｃ）は、上述のように、ゲート電圧が０Ｖであるときの本実施形態及び従来の半導体装置のＩｄｓ−Ｖｄｓ曲線を示している。同図から、本実施形態の半導体装置のオン抵抗が２Ω・ｍｍ、従来の半導体装置のオン抵抗が３Ω・ｍｍとなっており、本実施形態の半導体装置のオン抵抗は従来よりも大幅に低減されていることが分かる。
【００６５】
このように、本実施形態の半導体装置によれば、従来よりもコンタクト抵抗が低減され、駆動電流を大きくすることができる。
【００６６】
なお、本実施形態の半導体装置においては、基板面に対して上下方向でのＡｌｘＧａ１−ｘＮ層のポテンシャル障壁を低減するためにＡｌ濃度をバリア層３３よりも低く設定している。加えて、第１の多層膜３７及び第２の多層膜３８内のＡｌ０．１５Ｇａ０．８５Ｎ層の厚みは、電子のトンネリングが容易になるようにバリア層３３よりも薄い１ｎｍとしているので、抵抗値の増大が抑制されている。
【００６７】
(第４の実施形態)
本発明の第４の実施形態として、第３の実施形態に係る半導体装置の第１及び第２の多層膜の形状を変えた半導体装置について説明する。
【００６８】
図４（ａ）は、第４の実施形態に係る半導体装置を示す断面図、（ｂ）は、従来の半導体装置を示す断面図、（ｃ）は、本実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【００６９】
図４（ａ）に示すように、本実施形態の半導体装置は、ＳｉＣ基板４１と、ＳｉＣ基板４１上に設けられ、チャネル層として機能する厚さ３μｍのＧａＮからなる半導体層４２と、半導体層４２上に設けられ、厚さ２５ｎｍのＡｌ０．２５Ｇａ０．７５Ｎからなるバリア層４３と、バリア層４３上に設けられたゲート電極４４と、半導体層４２上に設けられた第１の多層膜４７と、半導体層４２上で、第１の多層膜４７とはゲート電極４４を挟む位置に設けられた第２の多層膜４８と、第１の多層膜４７にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるソース電極４５と、第２の多層膜４８にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるドレイン電極４６とを備えている。
【００７０】
本実施形態の半導体装置の特徴は、第１の多層膜４７と第２の多層膜４８が、ゲート電極４４の近傍にまで設けられたリセス構造になっていることである。ここで、第１の多層膜４７とゲート電極４４との距離、第２の多層膜４８とゲート電極との距離は、共に１０ｎｍ以上５００ｎｍ以下程度とする。従って、ソース電極４５、第１の多層膜４７及びバリア層４３は、ゲート電極４４に向かう階段状に形成されていることになる。これは、ドレイン電極４６、第２の多層膜４８及びバリア層４３についても同じである。
【００７１】
これに対し、図４（ｂ）に示す従来の半導体装置は、バリア層１４３上に設けられ、高濃度で不純物を含むＧａＮからなる第１のキャップ層１４７と、第２のキャップ層１４８とを備えている。第１のキャップ層１４７及び第２のキャップ層１４８以外の部材は本実施形態の半導体装置と同じである。
【００７２】
従来の半導体装置において、高濃度にドープした第１のキャップ層１４７及び第２のキャップ層１４８をゲート電極１４４の近傍にまで広げることにより、ソース抵抗を主体とする寄生抵抗の低減が図られていた。本実施形態の半導体装置では、第１のキャップ層１４７及び第２のキャップ層１４８を多層膜に置き換えることによって、第１の実施形態と比べてもソース抵抗が大幅に低減されている。多くのキャリアはソース電極４５から第１の多層膜４７内に入り、第１の多層膜４７で基板面に対し平行にゲート電極方向に流れ、そこから半導体層４２に流入する。従って、本実施形態の半導体装置では、オーミック電極と半導体層とのコンタクト抵抗を低減できる上、キャリアが流れる経路上の寄生抵抗を抑え、且つチャネルに高濃度のキャリアを供給することができるので、電流駆動力がさらに向上している。
【００７３】
図４（ｃ）は、上述のように、ゲート−ソース間電圧が０Ｖであるときの本実施形態及び従来の半導体装置のＩｄｓ−Ｖｄｓ曲線を示している。同図から、本実施形態の半導体装置のオン抵抗が１．２５Ω・ｍｍ、従来の半導体装置のオン抵抗が１．５Ω・ｍｍとなっており、本実施形態の半導体装置のオン抵抗は従来よりも大幅に低減されていることが分かる。
【００７４】
次に、本実施形態の半導体装置の製造方法を、図５を参照しながら説明する。
【００７５】
図５（ａ）〜（ｄ）は、本実施形態の半導体装置の製造方法を示す断面図である。
【００７６】
まず、図５（ａ）に示すように、ＳｉＣ基板４１上に厚さ３μｍのＧａＮからなる半導体層４２を形成する。次に、半導体層４２上に厚さ２５ｎｍのＡｌ０．２５Ｇａ０．７５Ｎからなるバリア層４３を形成する。さらに、バリア層４３上に、それぞれ厚さが１ｎｍのＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とを交互に１０層積層し、多層膜５８を形成する。本工程は、有機金属気相結晶成長（MOCVD）法によって形成する。
【００７７】
次に、図５（ｂ）に示すように、基板のうち、ゲート形成領域以外の領域を厚さ１００ｎｍのＳｉ膜５５で被覆し、その後１００％酸素雰囲気中１０００℃で１０分間アニールする。これにより、多層膜５８の上面のうち露出部分は酸化され、主として、Ａｌ、Ｇａの混合酸化膜（ＡｌｘＧａｙＯ３, ０≦x≦２, ０≦y≦１, ｘ＋ｙ＝２）５６となる。
【００７８】
続いて、図５（ｃ）に示すように、フッ硝酸により露出面が酸化されたＳｉ被覆膜を除去した後、ＮＨ４ＯＨ溶液で混合酸化膜５６を除去して第１の多層膜４７と第２の多層膜４８を形成する。次いで、ソース電極４５及びドレイン電極４６となるＴｉ／Ａｌ膜をこの順に堆積し、１００％Ｈ２雰囲気中５５０℃で１分間アニールする。これによって、ソース電極４５及びドレイン電極４６を多層膜４８と良好にオーミックコンタクトさせる。
【００７９】
次に、図５（ｄ）に示すように、Ｐｄ−Ｓｉ合金を真空蒸着によってバリア層４３上に堆積後、リフトオフによってゲート電極４４を形成する。しかる後、表面保護膜形成、配線工程（図示せず）を行なう。以上のようにして本実施形態の半導体装置が作製される。
【００８０】
本実施形態の半導体装置では、バリア層４３中のＡｌ濃度が第１の多層膜４７及び第２の多層膜４８中のＡｌ０．１５Ｇａ０．８５Ｎ層よりも高くなっているので、バリア層４３は多層膜４８よりも酸化されにくくなっている。そのため、図５（ｂ）に示す酸化工程では、酸化をバリア層４３で止めることが容易となり、リセス深さを正確に制御することが可能となる。
【００８１】
（第５の実施形態）
本発明の第５の実施形態として、多層膜をいわゆるδドープ構造とした半導体装置について説明する。
【００８２】
図６（ａ）は、第５の実施形態に係る半導体装置を示す断面図、（ｂ）は、本実施形態の半導体装置のうち多層膜６３の構造を示す拡大断面図、（ｃ）は、多層膜６３の、基板面に対して上下方向の断面におけるエネルギーバンド図である。
【００８３】
図６（ａ）、（ｂ）に示すように、本実施形態の半導体装置は、サファイア基板６１と、サファイア基板６１上に設けられた厚さ約２μｍの窒化ガリウム（ＧａＮ）からなる半導体層６２と、半導体層６２上にエピタキシャル成長された、厚さ１．５ｎｍのＡｌ０．１５Ｇａ０．８５Ｎ層と厚さ１．５ｎｍのＧａＮ層とを交互に１０層積層してなる多層膜６３と、多層膜６３上に形成されたＬｉからなる電極６４とを備えている。多層膜６３と電極６４とはオーミックコンタクトしている。
【００８４】
本実施形態の半導体装置において、多層膜６３のうち、電極６４直下のＧａＮ層６５は、例えば５×１０１９ｃｍ−３程度の高濃度のＳｉでドープされており、これ以外のＧａＮ層は１×１０１８ｃｍ−３程度のＳｉでドープされている。また、多層膜６３を構成する各Ａｌ０．１５Ｇａ０．８５Ｎ層の中心付近には、原子層２層分のＳｉがシート状にドープされている。なお、このδドープ層は、ＭＯＣＶＤ法を用いてＳｉのパルスドーピングを行なうことにより形成することができる。ここで、δドープ層とは、厚さが１０ｎｍ程度以下で周囲の層に比べて高濃度の不純物を含み、急峻な濃度プロファイルを有する層のことを指すものとする。
【００８５】
以上の構成により、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層との界面には、第１の実施形態と同様に、両材料の自発分極差、及びピエゾ分極差に伴う分極電荷が発生する。さらに、本実施形態では、ＧａＮ層にｎ型不純物（Ｓｉ）がドープされているので、このドープ層から電子よりなる自由電荷が多数発生し、この電子は、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層との各界面に１×１０１３ｃｍ−２の濃度で蓄積する。これは、体積濃度に換算すると７×１０１９ｃｍ−３に相当し、通常のｎ型不純物のドーピングで得られる上限値５×１０１９ｃｍ−３を上回っている。
【００８６】
また、Ａｌ０．１５Ｇａ０．８５Ｎ層は１．５ｎｍと極めて薄く、且つ多層膜６３の積層方向における中心部付近にはＳｉがドープされているため、図６（ｃ）に示すように、Ａｌ０．１５Ｇａ０．８５Ｎ層のポテンシャルは中心付近で低下し、ＧａＮ層内の伝導に寄与する電子はＡｌ０．１５Ｇａ０．８５Ｎ層のポテンシャル障壁を第２の実施形態よりもより容易にトンネルできるようになっている。
【００８７】
さらに、本実施形態の半導体装置では、電極６４の材料をＴｉ／Ａｌよりも仕事関数の小さいＬｉとしているため、電極６４直下のＧａＮ層６５と電極６４との間のポテンシャル障壁の高さは、Ｔｉ／Ａｌを用いる場合に比べて１ｅＶ低くなっている。このため、コンタクト抵抗は約２０％低減される。
【００８８】
本実施形態の半導体装置においても、電極６４の材料としてＮａ、Ｋ、Ｃａ、Ｒｂ、Ｒｂ、Ｓｒ、Ｂａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ及びＹｂなどを用いてもよい。
【００８９】
また、ここで示したオーミックコンタクトの構成を、第３の実施形態のようなＨＦＥＴや、第４の実施形態のように第１及び第２の多層膜を広げたＨＦＥＴに適用することで、より駆動電流を増加させることができる。
【００９０】
なお、本実施形態の半導体装置では、ＧａＮ層６５を含む多層膜６３内のＧａＮ層と、各Ａｌ０．１５Ｇａ０．８５Ｎ層内に不純物を導入したが、ＧａＮ層６５にのみ不純物を導入してもよいし、ＧａＮ層６５とＡｌ０．１５Ｇａ０．８５Ｎ層のみに不純物を導入してもよい。ただし、少なくとも、バンドギャップがより大きいＡｌ０．１５Ｇａ０．８５Ｎ層に不純物が導入されている方が、コンタクト抵抗を低減できるので好ましい。
【００９１】
（第６の実施形態）
本発明の第６の実施形態として、第３の実施形態に係るＨＦＥＴのうち、バリア層内にδドープ層を形成する例について説明する。
【００９２】
図７（ａ）は、第６の実施形態に係る半導体装置を示す断面図、（ｂ）は、図３（ｂ）に示す半導体装置と同一構成である、従来の半導体装置を示す断面図である。また、図８（ａ）は、本実施形態の半導体装置において、バリア層付近の深さ方向の伝導帯エネルギーレベルを示す図であり、（ｂ）は、本実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【００９３】
図７（ａ）に示すように、本実施形態の半導体装置は、ＳｉＣ基板８１と、ＳｉＣ基板８１上に設けられ、チャネル層として機能する厚さ３μｍのＧａＮからなる半導体層８２と、半導体層８２上に設けられ、厚さ２５ｎｍのＡｌ０．２５Ｇａ０．７５Ｎからなるバリア層８３と、バリア層８３上に設けられたゲート電極８４と、半導体層８２上に設けられた第１の多層膜８７と、半導体層８２上で、第１の多層膜８７とはゲート電極８４を挟む位置に設けられた第２の多層膜８８と、第１の多層膜８７にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるソース電極８５と、第２の多層膜８８にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるドレイン電極８６とを備えている。
【００９４】
また、第１の多層膜８７、第２の多層膜８８は、いずれも互いに分極特性の異なるＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とを交互に１０層程度積層した構成となっている。そして、第１の多層膜８７、第２の多層膜８８のうち最上層のＧａＮ層は、５×１０１９ｃｍ−３程度のＳｉがドープされ、それ以外の第１の多層膜８７及び第２の多層膜８８には、４×１０１８ｃｍ−３程度のＳｉがドープされている。
【００９５】
以上の構成に加え、本実施形態の半導体装置では、バリア層８３のうち、バリア層８３の上面からの距離が２ｎｍの位置に厚さ１．５ｎｍのＳｉを含むδドープ層９０が形成されている。δドープ層９０内でのＳｉの濃度は、約３×１０１９ｃｍ−３程度である。なお、このδドープ層９０は、例えばＳｉイオンの注入によって形成することが可能である。また、δドープ層９０に含まれる不純物は、第１の多層膜８７および第２の多層膜８８に導入される不純物と同じ導電型であることが好ましい。
【００９６】
図５（ｃ）から分かるように、δドープ層９０が形成されていることによって、δドープ層９０から電子が供給され、δドープ層９０内に正に帯電したＳｉイオンが多数形成される。その結果、δドープ層９０近傍のエネルギーレベルが低下し、電極側（図８（ａ）におけるＡｌＧａＮ層の左側）から見たバリア層８３（図７（ａ）では「Ａｌ０．２５Ｇａ０．７５Ｎ層」と表記）のバリア障壁幅が、δドープ層９０を形成しない場合（点線）と比べて狭くなる。そのため、本実施形態の半導体装置では、従来の半導体装置に比べてバリア障壁を透過する確率が大きくなっている。従って、本実施形態の半導体装置では、図７（ｂ）に示す、オーミック電極１８５、１８６をバリア層１８２上に直接形成する従来の半導体装置や、δドープ層を形成しない第３の実施形態に係る半導体装置に比べてソース・ドレインコンタクト抵抗が低減される。
【００９７】
図５（ｄ）は、上述のように、ゲート電圧が０Ｖであるときの本実施形態及び従来の半導体装置のＩｄｓ−Ｖｄｓ曲線を示している。同図から、本実施形態の半導体装置のオン抵抗が１．５Ω・ｍｍ、従来の半導体装置のオン抵抗が３Ω・ｍｍとなっており、本実施形態の半導体装置のオン抵抗は従来よりも大幅に低減されていることが分かる。
【００９８】
次に、バリア層内にδドープ層を設けた場合の、コンタクト抵抗の低減効果についての実験結果を説明する。
【００９９】
図９（ａ）は、δドープ層を形成する効果を試験するために用いる半導体装置を示す断面図であり、（ｂ）は、バリア層内にδドープ層を形成した場合と形成しない場合とでコンタクト抵抗及びシート抵抗をそれぞれ測定した結果を示す図である。なお、本試験で用いた半導体装置のサンプル２は、バリア層９３のうちバリア層９３の上面から２ｎｍの距離にある領域にδドープ層９６が設けられている点を除き本実施形態の半導体装置と同様の構成を有しているものとする。また、サンプル１は、サンプル２の半導体装置と比べてδドープ層９６が設けられていない点のみが異なっている。
【０１００】
この実験の結果、図９（ｂ）に示すように、バリア層９３にδドープ層９６が設けられたサンプル２は、サンプル１に比べてオーミック電極９５−多層膜９４間の界面でのコンタクト抵抗が約１／５に低減することが分かった。さらに、δドープ層９６を形成することで、シート抵抗も１７４Ω／□から１６４Ω／□へと１０Ω／□低減できることも分かった。なお、このシート抵抗は、各サンプルの電極を設けない状態でのウェハ全体の抵抗である。シート抵抗が低いことは、半導体装置全体としての抵抗が小さいことを意味し、半導体装置において基板面に平行な方向（図９（ａ）における横方向）の電流をより大きくできることを示唆する。
【０１０１】
なお、この実験では、δドープ層９６の位置がバリア層９３内のうち上面から２ｎｍの距離にある場合について性能を調べたが、バリア層９３内のδドープ層９６がバリア層９３の上面から２０ｎｍ以下の領域に設けられていれば、従来の半導体装置よりもコンタクト抵抗を低減できると考えられる。δドープ層９６からバリア層９３上面までの距離が２０ｎｍを超えると、バリア層９３における伝導帯端エネルギーが従来の半導体装置と比べて大きく低減しなくなる。このため、δドープ層９６からバリア層９３上面までの距離を２０ｎｍ以下とすることによって、電子のトンネルを容易にすることができるので、コンタクト抵抗を効果的に低減することができる。ただし、δドープ層９６とバリア層９３の上面との距離は小さい方がより好ましく、例えば上述のように２ｎｍ以下であればより好ましい。なお、δドープ層９６はバリア層９３内に少なくとも１層設けられていればコンタクト抵抗を低減できるが、複数層設けられていても構わない。
【０１０２】
また、δドープ層９６に代えて、より緩やかな不純物プロファイルを有するドープ層を設けても、ＨＦＥＴなどの半導体装置の性能を従来よりは向上させることが可能である。
【０１０３】
−多層膜を構成する半導体層の膜厚比の検討−
以上の実施形態で説明した半導体装置では、互いに異なる分極特性を有する２種の半導体層からなる多層膜をオーミック電極とのコンタクト層として用いることで、従来の半導体装置よりもコンタクト抵抗が小さく抑えられていた。また、チャネル層の上のバリア層に縦方向の不純物プロファイルが急峻に変化するδドープ層を設けることでもコンタクト抵抗が小さく抑えられていた。
【０１０４】
本願発明者らは、上述の全ての実施形態に係る半導体装置において、さらなるコンタクト抵抗の低減を目指して、多層膜を構成するＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層の厚さの組み合わせを変化させ、最適な膜厚の組み合わせについて検討した。
【０１０５】
図１０は、本発明の半導体装置において、多層膜を構成する半導体層の厚さの組み合わせを変化させたときのコンタクト抵抗を測定した結果を示す図である。本測定で用いた半導体装置は、多層膜を構成するＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層の厚み、およびＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層中の不純物濃度を除いて第１の実施形態に係る半導体装置と同様の構成を有しているものとする。本測定で用いた半導体装置では、Ａｌ０．１５Ｇａ０．８５Ｎ層にのみｎ型不純物がドープされ、ＧａＮ層には意識的なドーピングがなされていない。また、本測定においては、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層の比がそれぞれ１：１、２：１、および４：1の場合のコンタクト抵抗を調べた。
【０１０６】
その結果、図１０に示すように、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層の比が１：１の場合が最もコンタクト抵抗が大きく、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層の比が４：１の場合が最もコンタクト抵抗が小さいことが分かった。この結果から、本発明の半導体装置において、Ａｌ０．１５Ｇａ０．８５Ｎ層が不純物を含む場合、Ａｌ０．１５Ｇａ０．８５Ｎ層をＧａＮ層より厚くすることにより、コンタクト抵抗を低減できることが分かる。すなわち、上述の全ての実施形態に係る半導体装置において、Ａｌ０．１５Ｇａ０．８５Ｎ層をＧａＮ層より厚くすることが好ましい。
【０１０７】
なお、オーミック電極の下に設けられる多層膜がＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層以外のIII族窒化物半導体から構成されている場合でも上述の結果を適用できると考えられる。つまり、互いに異なる分極特性を持つ２種類の半導体層から多層膜が構成され、バンドギャップが大きい方の半導体層に不純物が導入されている場合、バンドギャップが大きい方の半導体層の厚みを、バンドギャップが小さい方の半導体層よりも厚くすることが好ましい。
【産業上の利用可能性】
【０１０８】
以上説明したように、本発明の半導体装置は、高速動作が要求される通信機器など、種々の機器に利用することができる。
【図面の簡単な説明】
【０１０９】
【図１】（ａ）は、本発明の第１の実施形態に係る半導体装置を示す断面図、（ｂ）は、第１の実施形態に係る半導体装置のうち多層膜の構造を示す拡大断面図、（ｃ）は、多層膜の、基板面に対して上下方向の断面におけるエネルギーバンド図であり、（ｄ）は、第１の実施形態に係る半導体装置と従来の半導体装置の電流電圧特性を示す図である。
【図２】（ａ）は、本発明の第２の実施形態に係る半導体装置を示す断面図、（ｂ）は、第２の実施形態に係る半導体装置のうち多層膜の構造を示す拡大断面図、（ｃ）は、多層膜の、基板面に対して上下方向の断面におけるエネルギーバンド図である。
【図３】本発明の第３の実施形態に係る半導体装置を示す断面図、（ｂ）は、従来の半導体装置を示す断面図、（ｃ）は、第３の実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【図４】（ａ）は、本発明の第４の実施形態に係る半導体装置を示す断面図、（ｂ）は、従来の半導体装置を示す断面図、（ｃ）は、第４の実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【図５】（ａ）〜（ｄ）は、本実施形態の半導体装置の製造方法を示す断面図である。
【図６】（ａ）は、本発明の第５の実施形態に係る半導体装置を示す断面図、（ｂ）は、第５の実施形態に係る半導体装置のうち多層膜の構造を示す拡大断面図、（ｃ）は、多層膜の、基板面に対して上下方向の断面におけるエネルギーバンド図である。
【図７】（ａ）は、第６の実施形態に係る半導体装置を示す断面図、（ｂ）は、図３（ｂ）に示す半導体装置と同一構成である、従来の半導体装置を示す断面図である。
【図８】（ａ）は、第６の実施形態に係る半導体装置において、バリア層付近の深さ方向の伝導帯エネルギーレベルを示す図であり、（ｂ）は、第６の実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【図９】（ａ）は、δドープ層を形成する効果を試験するために用いる半導体装置を示す断面図であり、（ｂ）は、バリア層内にδドープ層を形成した場合と形成しない場合とでコンタクト抵抗及びシート抵抗を測定した結果を示す図である。
【図１０】本発明の半導体装置において、多層膜を構成する半導体層の厚さの組み合わせを変化させたときのコンタクト抵抗を測定した結果を示す図である。
【図１１】（ａ）、（ｂ）は、従来の半導体装置において、チャネルにオーミックコンタクトを形成するための方法を示す断面図である。
【図１２】オーミックコンタクトが形成された従来の半導体装置の一例を示す断面図である。
【符号の説明】
【０１１０】
１１、２１、６１ サファイア基板
１２、２２、３２、４２、６２、８２ 半導体層
１３、２３、６３、９４ 多層膜
１４、２４、６４ 電極
１５、２５、６５ ＧａＮ層
３１、４１、８１ ＳｉＣ基板
３３、４３、８３、９３ バリア層
３４、４４、８４ ゲート電極
３５、４５、８５ ソース電極
３６、４６、８６ ドレイン電極
３７、４７、８７ 第１の多層膜
３８、４８、８８ 第２の多層膜
５５ Ｓｉ膜
５６ 混合酸化膜
９０、９６ δドープ層
９５ オーミック電極
【技術分野】
【０００１】
本発明は、化合物半導体を用いた半導体装置およびその製造方法に関し、特に、III族窒化物半導体を用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
III族窒化物半導体は、その広いバンドギャップとそれに伴う高い破壊電圧、高い電子飽和速度、高い移動度、およびヘテロ接合における高い電子濃度などの利点を有することから、短波長発光素子、高出力高周波素子、高周波低雑音増幅素子などへの応用を目的とする研究開発が進められている。これらのIII族窒化物半導体素子において、素子特性を高めるためには、該半導体素子内でコンタクト抵抗やチャネル抵抗等の寄生抵抗成分を出来る限り低減させる必要がある。電流を電子によって搬送する場合、電子が伝導する領域（以下電子チャネルと総称する）に外部からオーミックコンタクトを形成する必要がある。
【０００３】
図１１（ａ）、（ｂ）は、従来の半導体装置において、電子チャネルにオーミックコンタクトを形成するための方法を示す断面図である。また、図１２は、オーミックコンタクトが形成された従来の半導体装置の一例を示す断面図である。これらの図を用いて一般的なオーミックコンタクトの形成方法を説明する。
【０００４】
まず、図１１（ａ）に示すように、母材基板であるサファイア基板１６１上に、活性層である窒化ガリウム（ＧａＮ）半導体層１６２を形成する。次いで、ＧａＮ半導体層（III族窒化物半導体層）１６２の上に、Ｔｉを最下層とし、その上にＡｌ、Ｎｉ、Ａｕなどを含む多層金属薄膜１６３をリフトオフによって形成する。
【０００５】
次に、図１１（ｂ）に示すように、高温（５００℃以上９００℃以下）でアニ−ルすることによって、Ｔｉ層とＧａＮ半導体層１６２内のＮとを反応させ、窒素空孔を形成するとともにＧａＮ半導体層１６２上面近傍に金属性を増した領域１６４を形成する。これと同時に、Ｇａ、ＡｌもＴｉと同様にＧａＮ中のＮと反応する。これにより、ＧａＮ半導体層１６２と多層金属薄膜１６３とのコンタクト抵抗が低減される。
【０００６】
また、コンタクト抵抗をより低減するため、コンタクト電極形成前に半導体層のうち金属膜と接することになるオーミックコンタクト形成領域を、ｎ型に出来る限り高い濃度でドープするという方法が用いられる。
【０００７】
また、図１２に示す例では、ＳｉＣ基板１７１上に下から順にチャネル層III族窒化物半導体層１７２、チャネル層を形成する半導体よりもバンドギャップの大きいIII族窒化物半導体からなるバリア層１７３が設けられ、バリア層１７３上にゲート電極１７７が設けられている。そして、バリア層１７３上に高濃度の不純物を含むIII族窒化物半導体層１７６が形成され、III族窒化物半導体層１７６上にはソース電極１７４及びドレイン電極１７５がそれぞれ設けられている。このような構成の電界効果トランジスタの寄生抵抗を低減するために、高濃度にドープされた窒化物半導体層１７６をゲート電極近傍まで形成したリセス構造とする方法が用いられる。チャネル層III族窒化物半導体層１７２より抵抗が低い窒化物半導体層１７６をゲート電極１７７付近まで延ばすことで、ソース−ドレイン間に流れる電流の抵抗が低減されている。また、バリア層１７３とのソース抵抗、ドレイン抵抗の低減が図られている。
【特許文献１】特開平９−１７２１６４号公報
【特許文献２】特開平７−１４２５１３号公報
【特許文献３】特開平１１−１２１４７２号公報
【非特許文献１】H.Morkoc, A.D.Carlo, R.Cingolceni, "GaN-based modulation doped FETs", in "Low-Dimensional Nitride Semiconductors", chap.14,pp.353-354,ed.by B. Gil, Oxford University Press,2002
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記従来のオーミックコンタクトの形成方法では、能動層を形成するIII族窒化物半導体がｎ型の場合、通常用いられる電極金属（Ｔｉ）の仕事関数が十分低くはなく、得られるコンタクト抵抗の下限もこれに規定されるという不具合があった。また、能動層を形成する窒化物半導体がｐ型の場合、充分に高い仕事関数を有する金属はなく、得られるコンタクト抵抗の下限もこれに規定されるという不具合があった。
【０００９】
この不具合への対処法として、該電極とIII族窒化物半導体表面との間に高濃度にドープされた能動層よりはバンドギャップの狭いIII族窒化物半導体を該電極と能動層III族窒化物半導体層との間に形成する、あるいは、能動層III族窒化物半導体層の該コンタクト電極直下をキャリア・タイプに相当する不純物で高濃度にドープするという方法がとられる。しかし、これらの場合でも、達成される最高キャリア濃度は、不純物の活性化率（５×１０１８ｃｍ−３〜３×１０１９ｃｍ−３）で規定され、得られるコンタクト抵抗の下限もこの値で規定されてしまう。この最高キャリア密度が電極と能動層との間に形成される高濃度窒化物半導体層内のキャリア濃度で規定されるという不具合は、このコンタクト構造を電界効果トランジスタのソース・ドレイン電極に応用した場合でも同様である。特に、ゲート電極が直接能動層窒化物半導体層上に形成されるリセス構造においては、電極から、ゲート近傍およびその直下のチャネル層までの横方向寄生抵抗がIII族窒化物半導体層１７６（図１２参照）の最高キャリア濃度によって規定されていた。
【００１０】
また、このリセス構造の形成工程において、通常のドライエッチングでは、
チャネル層窒化物半導体層１７２、バリア層１７３、III族窒化物半導体層１７６よりなる積層構造との間で、選択比が低く、リセス深さの正確な制御が困難であるという課題があった。
【００１１】
本発明の目的は、従来よりも電流駆動力の大きな化合物半導体装置を提供すること、及び該化合物半導体装置を製造する方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１の半導体装置は、基板と、分極性を有する第１の半導体層と、上記第１の半導体層とは異なる分極特性を有する第２の半導体層とが交互に少なくとも一回以上積層されてなり、上記基板の上または上方に設けられた多層膜と、上記多層膜の上に設けられたオーミック電極とを備えている。
【００１３】
これにより、第１の半導体層と第２の半導体層との界面において、分極性の違いによる電荷を生じさせることができるので、従来の半導体装置に比べてオーミック電極におけるコンタクト抵抗を低減することができる。その結果、半導体装置の電流駆動力を向上させることができる。
【００１４】
上記第１の半導体層と上記第２の半導体層とは、ピエゾ分極量が互いに異なっている場合に、コンタクト抵抗を低減することができる。
【００１５】
上記第１の半導体層と上記第２の半導体層とは、自発分極量が互いに異なっている場合にも、コンタクト抵抗を低減することができる。特に、第１の半導体層と第２の半導体層とでピエゾ分極量も異なっている場合には、より多くの電荷を生じさせることができる。
【００１６】
上記第２の半導体層よりも上記第１の半導体層の方がバンドギャップが大きく、上記多層膜のうち、上記オーミック電極の下には、不純物が導入された上記第２の半導体層が設けられていることにより、オーミック電極とチャネルとの間の抵抗を低減することができる。
【００１７】
上記第１の半導体層と上記第２の半導体層のうち、いずれか一方の層が不純物を含むことにより、多層膜における抵抗値をさらに低減することができる。
【００１８】
特に、上記不純物層は、上記第１の半導体層に設けられていれば、コンタクト抵抗をさらに低減できるので好ましい。
【００１９】
上記第２の半導体層及び上記第１の半導体層には、共に不純物が導入されていることによって、第１の半導体層と第２の半導体層との界面により多くの電荷を生じさせることが可能となる。
【００２０】
上記第１の半導体層はＡｌｘＧａ１−ｘＮからなり、上記第２の半導体層はＧａＮからなっていることにより、ピエゾ分極量と自発分極量とが共に異なる材料を組み合わせていることになるので、コンタクト抵抗を従来よりも大きく低減することが可能となる。
【００２１】
上記の場合、上記第１の半導体層と上記第２の半導体層のうち一方または両方には、ｎ型不純物が導入されていることが好ましい。
【００２２】
上記多層膜は互いに分かれて設けられた第１の多層膜と第２の多層膜とで構成されており、上記オーミック電極は上記第１の多層膜の上に設けられたソース電極と上記第２の多層膜の上に設けられたドレイン電極とを含んでおり、上記基板上で上記多層膜の下方に設けられた第３の半導体層と、上記第３の半導体層の上で上記多層膜の下に設けられ、上記第３の半導体層よりもバンドギャップの広い半導体からなるバリア層と、上記第１の多層膜と上記第２の多層膜との間であって、上記バリア層の上に設けられたゲート電極とをさらに備えていることにより、ソース及びドレイン電極における抵抗が低減され、電流駆動力の大きいＨＦＥＴが実現される。
【００２３】
このＨＦＥＴにおいて、上記第１の多層膜と上記ソース電極、及び上記第２の多層膜と上記ドレイン電極は、それぞれ上記ゲート電極に対して階段状に形成されていることにより、ゲート電極の近傍まで、キャリアが抵抗値の小さい第１及び第２の多層膜内を走行することができるので、寄生抵抗を低減することができる。
【００２４】
上記第１の半導体層の厚みは、１原子層分以上且つ１００原子層分以下であれば、分極の違いにより生じたキャリアが第１の半導体層を容易にトンネルすることができるので、好ましい。なお、このような厚みの第１の半導体層が不純物を含む場合には、不純物領域が狭い領域に限定され、該不純物領域のエネルギーレベルがバンドベンディングにより低下するというδ−ドープと同等の効果を発現し、コンタクト抵抗の低減にはより有効である。
【００２５】
上記ソース電極及び上記ドレイン電極の材料の仕事関数は３ｅＶ以下であることが好ましい。
【００２６】
上記第１の半導体層と上記第３の半導体層とは共にＡｌＧａＮからなり、上記第３の半導体層のＡｌ含有率は、上記第１の半導体層及び上記第２の半導体層のＡｌ含有率よりも高いことにより、第３の半導体層の酸化レートは第１の半導体層及び第２の半導体層の酸化レートより小さくなっている。そのため、リセス構造を有するＨＦＥＴの製造工程において、リセス深さの制御をより正確に行なうことが可能となる。
【００２７】
上記バリア層内の、上記バリア層の上面からの距離が２０ｎｍ以下の領域に、少なくとも一層のδドープ層が設けられていることにより、バリア層内部の伝導体のエネルギーレベルが引き下げられ、δドープ層が設けられていない場合に比べ電子が容易にトンネルするようになる。この結果、オーミック電極と多層膜との界面でのコンタクト抵抗が効果的に低減され、従来の半導体装置に比べて駆動電流を大きくすることができる。
【００２８】
上記第１の半導体層は、上記第２の半導体層よりも厚く、且つ、上記第１の半導体層には不純物が導入されていることにより、多層膜とオーミック電極とのコンタクト抵抗を大きく低減することができる。
【００２９】
上記第１の半導体層あるいは上記第２の半導体層にはｎ型の不純物が導入されていることが好ましい。
【００３０】
本発明の第２の半導体装置は、基板と、上記基板上に設けられ、駆動時にキャリアが走行する第１のIII族窒化物半導体層と、上記第１のIII族窒化物半導体層の上に設けられ、上記第１のIII族窒化物半導体層よりもバンドギャップが大きいバリア層と、上記バリア層の上または上方に設けられたオーミック電極とを備えた半導体装置であって、上記バリア層のうち、上記バリア層の上面からの距離が２０ｎｍ以下の領域に、不純物を含むドープ層が設けられている。
【００３１】
上記バリア層の上面からの距離が２０ｎｍ以下の領域にドープ層が設けられることにより、バリア層での伝導帯端エネルギーが下がるので、キャリアである電子のトンネルが生じやすくなり、コンタクト抵抗が小さくなる。そのため、本発明の半導体装置では、従来の半導体装置よりも駆動電流を大きくすることができる。
【００３２】
特に、上記ドープ層がδドープ層であることにより、導入された不純物による散乱などを抑えつつコンタクト抵抗を効果的に低減することが可能となる。
【００３３】
上記バリア層の上に設けられたゲート電極をさらに備え、上記オーミック電極は、上記ゲート電極を挟むように配置されたソース電極およびドレイン電極を含んでいることにより、例えば通信機器などに好ましく用いられる駆動電流の大きいＨＦＥＴなどを実現することができる。
【００３４】
上記ソース電極および上記ドレイン電極は、上記バリア層の上方に設けられており、上記バリア層の上で且つ上記ソース電極の下に設けられ、不純物を含む第２のIII族窒化物半導体層と、上記バリア層の上で且つ上記ドレイン電極の下に設けられ、上記第２のIII族窒化物半導体層と同導電型の不純物を含む第３のIII族窒化物半導体層とをさらに備えていることにより、コンタクト抵抗を低減することができる。
【００３５】
基板上に設けられ、チャネル層となる第１の窒化物半導体層と、上記第１の窒化物半導体層上に設けられた半導体からなるバリア層とを備えた半導体基板の、上記バリア層の上に窒化物半導体を含む多層膜を形成する工程（ａ）と、上記多層膜の一部を選択的に酸化する工程（ｂ）と、上記多層膜のうち酸化された部分を選択的にエッチングして上記バリア層を露出させる工程（ｃ）と、上記工程（ｃ）で露出させた上記バリア層上にゲート電極を形成する工程（ｄ）と、上記多層膜の上に上記ゲート電極を挟むようにソース電極とドレイン電極とを形成する工程（ｅ）とを含んでいる。
【００３６】
この方法により、リセス構造を有し、電流駆動力の大きいＨＦＥＴとして機能する半導体装置を製造することができる。
【発明の効果】
【００３７】
本発明の半導体装置においては、窒化物半導体層をチャネル層とし、該窒化物半導体層上に設けたバリア層上に、互いに分極特性が異なり、不純物を含む窒化物半導体層を交互に積層してなる多層膜を設け、多層膜上にオーミック電極を設けている。分極特性の異なる２層の界面には電荷が誘起されるため、電極と多層膜との間のコンタクト抵抗など、寄生抵抗を従来よりも低減することができる。
【発明を実施するための最良の形態】
【００３８】
(第１の実施形態)
本発明の第１の実施形態における半導体装置を、図１を参照しながら説明する。
【００３９】
図１（ａ）は、第１の実施形態に係る半導体装置を示す断面図、（ｂ）は、本実施形態の半導体装置のうち多層膜１３の構造を示す拡大断面図、（ｃ）は、多層膜１３の、基板面に対して上下方向の断面におけるエネルギーバンド図であり、（ｄ）は、本実施形態の半導体装置と従来の半導体装置の電流電圧特性を示す図である。
【００４０】
図１（ａ）、（ｂ）に示すように、本実施形態の半導体装置は、母材基板であるサファイア基板１１と、サファイア基板１１上に設けられた厚さ約２μｍの窒化ガリウム（ＧａＮ）からなる半導体層１２と、半導体層１２上にエピタキシャル成長された、厚さ１ｎｍのＡｌ０．１５Ｇａ０．８５Ｎ層と厚さ１ｎｍのＧａＮ層とを交互に１０層積層してなる多層膜１３と、多層膜１３上に形成されたＴｉ／Ａｌからなる電極１４とを備えている。多層膜１３と電極１４とはオーミックコンタクトしている。
【００４１】
また、多層膜１３のうち、電極１４直下のＧａＮ層１５は、例えば５×１０１９ｃｍ−３程度の高濃度のＳｉでドープされており、これ以外のＡｌ０．１５Ｇａ０．８５Ｎ層及びＧａＮ層も５×１０１９ｃｍ−３程度のＳｉでドープされている。
【００４２】
以上のような多層膜１３において、図１（ｃ）に示すように、Ａｌ０．１５Ｇａ０．８５Ｎ層及びＧａＮ層には、両材料の自発分極差とピエゾ分極差とによって、それぞれ正及び負の電荷が発生する。さらに、多層膜１３はｎ型不純物（Ｓｉ）でドープされているので、多層膜１３ではこの分極電荷に誘起されて、電子よりなる自由電荷が多数発生し、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層との界面に約１×１０１３ｃｍ−２の濃度で蓄積する。これは、体積濃度に換算すると５×１０１９ｃｍ−３に相当し、通常のｎ型不純物のドーピングで達成される上限値（２〜３×１０１９ｃｍ−３）を上回っている。また、Ａｌ０．１５Ｇａ０．８５Ｎ層は１ｎｍと極めて薄いため、ＧａＮ層内の伝導に寄与する電子はＡｌ０．１５Ｇａ０．８５Ｎ層のポテンシャル障壁を容易にトンネルし、多層膜１３内での電気抵抗は上昇しない。
【００４３】
このため、図１（ｄ）に示すように、サファイア基板１１と電極１４との間に電圧を印加した場合に電極１４に流れる電流の値は、従来よりも大きくなっている。すなわち、本実施形態の半導体装置におけるＩ−Ｖ特性の方が従来の半導体装置よりも傾きが大きく、コンタクト抵抗が約２０％低減されている。
【００４４】
このように、本実施形態の半導体装置においては、自発分極及びピエゾ分極に差がある材料同士を積層することで、従来よりも大幅にコンタクト抵抗を低減している。
【００４５】
ここで、本実施形態の多層膜では、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とを積層したが、ＡｌとＧａとの混合比は任意でよく、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層とＧａＮ層とを積層してもよい。
【００４６】
また、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層とＧａＮ層以外の組み合わせの他に、自発分極とピエゾ分極のいずれかにのみ差がある半導体同士の組み合わせを用いて多層膜を形成してもコンタクト抵抗を低減できる。例えば、ピエゾ分極のみが支配的となるＰｂｘＺｙＴｉｚＯ２−ｘ−ｙ−ｚ／Ｐｂｘ’Ｚｙ’Ｔｉｚ’Ｏ２−ｘ’−ｙ−ｚ(０≦x≦１、０≦y≦１、０≦z≦１、０≦x'≦１、０≦y'≦１、 ０≦z'≦１)の組み合わせを用いることも可能である。また、ＢａｘＳｒ１−ｘＴｉＯ３／ＢａｙＳｒ１−ｙＴｉＯ３、ＫｘＴａ１−ｘＴｉＯ３／ＫｙＴａ１−ｙＴｉＯ３、ＣａｘＴｉ１−ｘＯ３／ＣａｙＴｉ１−ｙＯ３（ｘ≠ｙ）などの組み合わせを用いることも可能である。
【００４７】
また、本実施形態の多層膜１３には、エピタキシャル成長したスードモ−フィックなＡｌ０．１５Ｇａ０．８５Ｎ／ＧａＮ結晶を用いたため、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層との間にピエゾ分極差が生じたが、リラックスした結晶を用いても、両材料の間には自発分極の差があるので、両者の界面にはこれに相当する自由電荷が誘起される。この場合でも生じる電荷量は５×１０１２ｃｍ−２程度となるが、多層膜を構成する各層の膜厚を例えば半分に低減することにより、本実施例と同等の効果が得られる。
【００４８】
また、本実施形態で用いたＡｌ０．１５Ｇａ０．８５Ｎ層の厚さは１．０ｎｍ程度と充分薄く、ＧａＮ層内の電子がＡｌ０．１５Ｇａ０．８５Ｎ層を容易にトンネル伝導することが可能であるが、トンネル伝導が可能であるのは原子層にして約１００層程度までである。従って、Ａｌ０．１５Ｇａ０．８５Ｎ層の厚さは原子層にして１層分以上１００層分以下（約０．３ｎｍ以上５０ｎｍ以下）であることが好ましい。これに対し、ＧａＮ層の厚みは１ｎｍ以上１０ｎｍ以下程度とするのが一般的である。
【００４９】
なお、本実施形態の半導体装置では、Ａｌ０．１５Ｇａ０．８５Ｎ／ＧａＮを１０周期分積層させて多層膜１３を形成していたが、１周期以上であればコンタクト抵抗を低減できる。ただし、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とを複数層ずつ交互に積層する方がより多くの界面電荷による電子の波動関数の重なりが増加するので、抵抗を低減することができ、好ましい。
【００５０】
また、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とが複数層ずつ交互に積層される場合、各Ａｌ０．１５Ｇａ０．８５Ｎ層の厚みは互いに異なっていてもよく、各ＧａＮ層の厚みも互いに異なっていてよい。すなわち、Ａｌ０．１５Ｇａ０．８５Ｎ／ＧａＮは交互に１回以上積層されていればよい。
【００５１】
また、本実施形態の半導体装置においては、多層膜１３をＡｌ０．１５Ｇａ０．８５Ｎ層及びＧａＮ層で構成したため、ｎ型不純物を導入したが、導入すべき不純物は半導体層の組み合わせによって異なり、ｐ型不純物を導入する場合もある。ただし、一般的にホールより電子の方が移動度が大きいので、ｎ型不純物を用いるＡｌｘＧａ１−ｘＮ層とＧａＮ層との組み合わせを用いることがより好ましい。
【００５２】
(第２の実施形態)
本発明の第２の実施形態として、Ｔｉよりも仕事関数の小さいＬｉを電極材料とする半導体装置について説明する。
【００５３】
図２（ａ）は、第２の実施形態に係る半導体装置を示す断面図、（ｂ）は、本実施形態の半導体装置のうち多層膜２３の構造を示す拡大断面図、（ｃ）は、多層膜２３の、基板面に対して上下方向の断面におけるエネルギーバンド図である。
【００５４】
図２（ａ）に示すように、本実施形態の半導体装置は、サファイア基板２１と、サファイア基板２１上に設けられた活性層であって厚さ約２μｍのＧａＮからなる半導体層２２と、半導体層２２上にエピタキシャル成長された、厚さ１ｎｍのＡｌ０．１５Ｇａ０．８５Ｎ層と厚さ１ｎｍのＧａＮ層とを交互に１０層積層してなる多層膜２３と、多層膜２３上に設けられ、超高真空中で蒸着されたＬｉからなる電極２４とを備えている。多層膜２３と電極２４とはオーミックコンタクトしている。
【００５５】
また、多層膜２３のうち、電極２４直下のＧａＮ層２５は、例えば５×１０１９ｃｍ−３程度の高濃度のＳｉでドープされており、これ以外のＡｌ０．１５Ｇａ０．８５Ｎ層及びＧａＮ層も５×１０１９ｃｍ−３程度のＳｉでドープされている。
【００５６】
以上のような多層膜２３において、図１（ｃ）に示すように、Ａｌ０．１５Ｇａ０．８５Ｎ層及びＧａＮ層には、両材料の自発分極差とピエゾ分極差とによって、それぞれ正及び負の電荷が発生する。さらに、多層膜２３はｎ型不純物（Ｓｉ）でドープされているので、多層膜２３ではこの分極電荷に誘起されて、電子よりなる自由電荷が多数発生し、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層との界面に約１×１０１３ｃｍ−２の濃度で蓄積する。これは、体積濃度に換算すると５×１０１９ｃｍ−３に相当し、通常のｎ型不純物のドーピングで達成される上限値（２〜３×１０１９ｃｍ−３）を上回っている。また、Ａｌ０．１５Ｇａ０．８５Ｎ層は１ｎｍと極めて薄いため、ＧａＮ層内の伝導に寄与する電子はＡｌ０．１５Ｇａ０．８５Ｎ層のポテンシャル障壁を容易にトンネルし、多層膜２３内での電気抵抗は上昇しない。
【００５７】
さらに、図２（ｃ）に示すように、本実施形態の半導体装置においては、電極に仕事関数の極めて低いＬｉを用いているため、電極２４とＧａＮ層２５との間のポテンシャル障壁高さがＴｉ／Ａｌからなる電極を用いた第１の実施形態と比べ約１ｅＶ程度低い。その結果、電極２４とＧａＮ層２５との間のコンタクト抵抗は約２０％低減される。
【００５８】
なお、本実施形態の説明では、仕事関数の小さい金属の例としてＬｉを挙げたが、他にも仕事関数が３ｅＶ以下の金属、すなわちＮａ、Ｋ、Ｃａ、Ｒｂ、Ｒｂ、Ｓｒ、Ｂａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ及びＹｂなどを用いてもコンタクト抵抗を従来よりも小さくできる。ただし、ＮａやＫは水分などと反応する可能性があるので、実用上使用することは少ない。
【００５９】
(第３の実施形態)
本発明の第３の実施形態として、第１及び第２の実施形態で説明した多層膜を、ヘテロ接合型電解効果トランジスタ（ＨＦＥＴ）に利用する例を説明する。
【００６０】
図３（ａ）は、第３の実施形態に係る半導体装置を示す断面図、（ｂ）は、従来の半導体装置を示す断面図、（ｃ）は、本実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【００６１】
図３（ａ）に示すように、本実施形態の半導体装置は、ＳｉＣ基板３１と、ＳｉＣ基板３１上に設けられ、チャネル層として機能する厚さ３μｍのＧａＮからなる半導体層３２と、半導体層３２上に設けられ、厚さ２５ｎｍのＡｌ０．２５Ｇａ０．７５Ｎからなるバリア層３３と、バリア層３３上に設けられたゲート電極３４と、半導体層３２上に設けられた第１の多層膜３７と、半導体層３２上で、第１の多層膜３７とはゲート電極３４を挟む位置に設けられた第２の多層膜３８と、第１の多層膜３７にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるソース電極３５と、第２の多層膜３８にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるドレイン電極３６とを備えている。
【００６２】
また、第１の多層膜３７、第２の多層膜３８は、いずれも互いに分極特性の異なるＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とを交互に１０層程度積層した構成となっている。そして、第１の多層膜３７、第２の多層膜３８のうち最上層のＧａＮ層は、５×１０１９ｃｍ−３程度のＳｉがドープされ、それ以外の第１の多層膜３７及び第２の多層膜３８には、４×１０１８ｃｍ−３程度のＳｉがドープされている。
【００６３】
以上のような構成をとることによって、図３（ｂ）に示した従来の半導体装置、すなわち、Ｔｉ／Ａｌからなるオーミック電極１３５、１３８を直接、Ａｌ０．２５Ｇａ０．７５Ｎ層１３３上に形成した従来の半導体装置に比して、ソース及びドレイン電極におけるコンタクト抵抗を低減することができる。
【００６４】
図３（ｃ）は、上述のように、ゲート電圧が０Ｖであるときの本実施形態及び従来の半導体装置のＩｄｓ−Ｖｄｓ曲線を示している。同図から、本実施形態の半導体装置のオン抵抗が２Ω・ｍｍ、従来の半導体装置のオン抵抗が３Ω・ｍｍとなっており、本実施形態の半導体装置のオン抵抗は従来よりも大幅に低減されていることが分かる。
【００６５】
このように、本実施形態の半導体装置によれば、従来よりもコンタクト抵抗が低減され、駆動電流を大きくすることができる。
【００６６】
なお、本実施形態の半導体装置においては、基板面に対して上下方向でのＡｌｘＧａ１−ｘＮ層のポテンシャル障壁を低減するためにＡｌ濃度をバリア層３３よりも低く設定している。加えて、第１の多層膜３７及び第２の多層膜３８内のＡｌ０．１５Ｇａ０．８５Ｎ層の厚みは、電子のトンネリングが容易になるようにバリア層３３よりも薄い１ｎｍとしているので、抵抗値の増大が抑制されている。
【００６７】
(第４の実施形態)
本発明の第４の実施形態として、第３の実施形態に係る半導体装置の第１及び第２の多層膜の形状を変えた半導体装置について説明する。
【００６８】
図４（ａ）は、第４の実施形態に係る半導体装置を示す断面図、（ｂ）は、従来の半導体装置を示す断面図、（ｃ）は、本実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【００６９】
図４（ａ）に示すように、本実施形態の半導体装置は、ＳｉＣ基板４１と、ＳｉＣ基板４１上に設けられ、チャネル層として機能する厚さ３μｍのＧａＮからなる半導体層４２と、半導体層４２上に設けられ、厚さ２５ｎｍのＡｌ０．２５Ｇａ０．７５Ｎからなるバリア層４３と、バリア層４３上に設けられたゲート電極４４と、半導体層４２上に設けられた第１の多層膜４７と、半導体層４２上で、第１の多層膜４７とはゲート電極４４を挟む位置に設けられた第２の多層膜４８と、第１の多層膜４７にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるソース電極４５と、第２の多層膜４８にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるドレイン電極４６とを備えている。
【００７０】
本実施形態の半導体装置の特徴は、第１の多層膜４７と第２の多層膜４８が、ゲート電極４４の近傍にまで設けられたリセス構造になっていることである。ここで、第１の多層膜４７とゲート電極４４との距離、第２の多層膜４８とゲート電極との距離は、共に１０ｎｍ以上５００ｎｍ以下程度とする。従って、ソース電極４５、第１の多層膜４７及びバリア層４３は、ゲート電極４４に向かう階段状に形成されていることになる。これは、ドレイン電極４６、第２の多層膜４８及びバリア層４３についても同じである。
【００７１】
これに対し、図４（ｂ）に示す従来の半導体装置は、バリア層１４３上に設けられ、高濃度で不純物を含むＧａＮからなる第１のキャップ層１４７と、第２のキャップ層１４８とを備えている。第１のキャップ層１４７及び第２のキャップ層１４８以外の部材は本実施形態の半導体装置と同じである。
【００７２】
従来の半導体装置において、高濃度にドープした第１のキャップ層１４７及び第２のキャップ層１４８をゲート電極１４４の近傍にまで広げることにより、ソース抵抗を主体とする寄生抵抗の低減が図られていた。本実施形態の半導体装置では、第１のキャップ層１４７及び第２のキャップ層１４８を多層膜に置き換えることによって、第１の実施形態と比べてもソース抵抗が大幅に低減されている。多くのキャリアはソース電極４５から第１の多層膜４７内に入り、第１の多層膜４７で基板面に対し平行にゲート電極方向に流れ、そこから半導体層４２に流入する。従って、本実施形態の半導体装置では、オーミック電極と半導体層とのコンタクト抵抗を低減できる上、キャリアが流れる経路上の寄生抵抗を抑え、且つチャネルに高濃度のキャリアを供給することができるので、電流駆動力がさらに向上している。
【００７３】
図４（ｃ）は、上述のように、ゲート−ソース間電圧が０Ｖであるときの本実施形態及び従来の半導体装置のＩｄｓ−Ｖｄｓ曲線を示している。同図から、本実施形態の半導体装置のオン抵抗が１．２５Ω・ｍｍ、従来の半導体装置のオン抵抗が１．５Ω・ｍｍとなっており、本実施形態の半導体装置のオン抵抗は従来よりも大幅に低減されていることが分かる。
【００７４】
次に、本実施形態の半導体装置の製造方法を、図５を参照しながら説明する。
【００７５】
図５（ａ）〜（ｄ）は、本実施形態の半導体装置の製造方法を示す断面図である。
【００７６】
まず、図５（ａ）に示すように、ＳｉＣ基板４１上に厚さ３μｍのＧａＮからなる半導体層４２を形成する。次に、半導体層４２上に厚さ２５ｎｍのＡｌ０．２５Ｇａ０．７５Ｎからなるバリア層４３を形成する。さらに、バリア層４３上に、それぞれ厚さが１ｎｍのＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とを交互に１０層積層し、多層膜５８を形成する。本工程は、有機金属気相結晶成長（MOCVD）法によって形成する。
【００７７】
次に、図５（ｂ）に示すように、基板のうち、ゲート形成領域以外の領域を厚さ１００ｎｍのＳｉ膜５５で被覆し、その後１００％酸素雰囲気中１０００℃で１０分間アニールする。これにより、多層膜５８の上面のうち露出部分は酸化され、主として、Ａｌ、Ｇａの混合酸化膜（ＡｌｘＧａｙＯ３, ０≦x≦２, ０≦y≦１, ｘ＋ｙ＝２）５６となる。
【００７８】
続いて、図５（ｃ）に示すように、フッ硝酸により露出面が酸化されたＳｉ被覆膜を除去した後、ＮＨ４ＯＨ溶液で混合酸化膜５６を除去して第１の多層膜４７と第２の多層膜４８を形成する。次いで、ソース電極４５及びドレイン電極４６となるＴｉ／Ａｌ膜をこの順に堆積し、１００％Ｈ２雰囲気中５５０℃で１分間アニールする。これによって、ソース電極４５及びドレイン電極４６を多層膜４８と良好にオーミックコンタクトさせる。
【００７９】
次に、図５（ｄ）に示すように、Ｐｄ−Ｓｉ合金を真空蒸着によってバリア層４３上に堆積後、リフトオフによってゲート電極４４を形成する。しかる後、表面保護膜形成、配線工程（図示せず）を行なう。以上のようにして本実施形態の半導体装置が作製される。
【００８０】
本実施形態の半導体装置では、バリア層４３中のＡｌ濃度が第１の多層膜４７及び第２の多層膜４８中のＡｌ０．１５Ｇａ０．８５Ｎ層よりも高くなっているので、バリア層４３は多層膜４８よりも酸化されにくくなっている。そのため、図５（ｂ）に示す酸化工程では、酸化をバリア層４３で止めることが容易となり、リセス深さを正確に制御することが可能となる。
【００８１】
（第５の実施形態）
本発明の第５の実施形態として、多層膜をいわゆるδドープ構造とした半導体装置について説明する。
【００８２】
図６（ａ）は、第５の実施形態に係る半導体装置を示す断面図、（ｂ）は、本実施形態の半導体装置のうち多層膜６３の構造を示す拡大断面図、（ｃ）は、多層膜６３の、基板面に対して上下方向の断面におけるエネルギーバンド図である。
【００８３】
図６（ａ）、（ｂ）に示すように、本実施形態の半導体装置は、サファイア基板６１と、サファイア基板６１上に設けられた厚さ約２μｍの窒化ガリウム（ＧａＮ）からなる半導体層６２と、半導体層６２上にエピタキシャル成長された、厚さ１．５ｎｍのＡｌ０．１５Ｇａ０．８５Ｎ層と厚さ１．５ｎｍのＧａＮ層とを交互に１０層積層してなる多層膜６３と、多層膜６３上に形成されたＬｉからなる電極６４とを備えている。多層膜６３と電極６４とはオーミックコンタクトしている。
【００８４】
本実施形態の半導体装置において、多層膜６３のうち、電極６４直下のＧａＮ層６５は、例えば５×１０１９ｃｍ−３程度の高濃度のＳｉでドープされており、これ以外のＧａＮ層は１×１０１８ｃｍ−３程度のＳｉでドープされている。また、多層膜６３を構成する各Ａｌ０．１５Ｇａ０．８５Ｎ層の中心付近には、原子層２層分のＳｉがシート状にドープされている。なお、このδドープ層は、ＭＯＣＶＤ法を用いてＳｉのパルスドーピングを行なうことにより形成することができる。ここで、δドープ層とは、厚さが１０ｎｍ程度以下で周囲の層に比べて高濃度の不純物を含み、急峻な濃度プロファイルを有する層のことを指すものとする。
【００８５】
以上の構成により、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層との界面には、第１の実施形態と同様に、両材料の自発分極差、及びピエゾ分極差に伴う分極電荷が発生する。さらに、本実施形態では、ＧａＮ層にｎ型不純物（Ｓｉ）がドープされているので、このドープ層から電子よりなる自由電荷が多数発生し、この電子は、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層との各界面に１×１０１３ｃｍ−２の濃度で蓄積する。これは、体積濃度に換算すると７×１０１９ｃｍ−３に相当し、通常のｎ型不純物のドーピングで得られる上限値５×１０１９ｃｍ−３を上回っている。
【００８６】
また、Ａｌ０．１５Ｇａ０．８５Ｎ層は１．５ｎｍと極めて薄く、且つ多層膜６３の積層方向における中心部付近にはＳｉがドープされているため、図６（ｃ）に示すように、Ａｌ０．１５Ｇａ０．８５Ｎ層のポテンシャルは中心付近で低下し、ＧａＮ層内の伝導に寄与する電子はＡｌ０．１５Ｇａ０．８５Ｎ層のポテンシャル障壁を第２の実施形態よりもより容易にトンネルできるようになっている。
【００８７】
さらに、本実施形態の半導体装置では、電極６４の材料をＴｉ／Ａｌよりも仕事関数の小さいＬｉとしているため、電極６４直下のＧａＮ層６５と電極６４との間のポテンシャル障壁の高さは、Ｔｉ／Ａｌを用いる場合に比べて１ｅＶ低くなっている。このため、コンタクト抵抗は約２０％低減される。
【００８８】
本実施形態の半導体装置においても、電極６４の材料としてＮａ、Ｋ、Ｃａ、Ｒｂ、Ｒｂ、Ｓｒ、Ｂａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ及びＹｂなどを用いてもよい。
【００８９】
また、ここで示したオーミックコンタクトの構成を、第３の実施形態のようなＨＦＥＴや、第４の実施形態のように第１及び第２の多層膜を広げたＨＦＥＴに適用することで、より駆動電流を増加させることができる。
【００９０】
なお、本実施形態の半導体装置では、ＧａＮ層６５を含む多層膜６３内のＧａＮ層と、各Ａｌ０．１５Ｇａ０．８５Ｎ層内に不純物を導入したが、ＧａＮ層６５にのみ不純物を導入してもよいし、ＧａＮ層６５とＡｌ０．１５Ｇａ０．８５Ｎ層のみに不純物を導入してもよい。ただし、少なくとも、バンドギャップがより大きいＡｌ０．１５Ｇａ０．８５Ｎ層に不純物が導入されている方が、コンタクト抵抗を低減できるので好ましい。
【００９１】
（第６の実施形態）
本発明の第６の実施形態として、第３の実施形態に係るＨＦＥＴのうち、バリア層内にδドープ層を形成する例について説明する。
【００９２】
図７（ａ）は、第６の実施形態に係る半導体装置を示す断面図、（ｂ）は、図３（ｂ）に示す半導体装置と同一構成である、従来の半導体装置を示す断面図である。また、図８（ａ）は、本実施形態の半導体装置において、バリア層付近の深さ方向の伝導帯エネルギーレベルを示す図であり、（ｂ）は、本実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【００９３】
図７（ａ）に示すように、本実施形態の半導体装置は、ＳｉＣ基板８１と、ＳｉＣ基板８１上に設けられ、チャネル層として機能する厚さ３μｍのＧａＮからなる半導体層８２と、半導体層８２上に設けられ、厚さ２５ｎｍのＡｌ０．２５Ｇａ０．７５Ｎからなるバリア層８３と、バリア層８３上に設けられたゲート電極８４と、半導体層８２上に設けられた第１の多層膜８７と、半導体層８２上で、第１の多層膜８７とはゲート電極８４を挟む位置に設けられた第２の多層膜８８と、第１の多層膜８７にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるソース電極８５と、第２の多層膜８８にオーミックコンタクトするように設けられたＴｉ／Ａｌからなるドレイン電極８６とを備えている。
【００９４】
また、第１の多層膜８７、第２の多層膜８８は、いずれも互いに分極特性の異なるＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層とを交互に１０層程度積層した構成となっている。そして、第１の多層膜８７、第２の多層膜８８のうち最上層のＧａＮ層は、５×１０１９ｃｍ−３程度のＳｉがドープされ、それ以外の第１の多層膜８７及び第２の多層膜８８には、４×１０１８ｃｍ−３程度のＳｉがドープされている。
【００９５】
以上の構成に加え、本実施形態の半導体装置では、バリア層８３のうち、バリア層８３の上面からの距離が２ｎｍの位置に厚さ１．５ｎｍのＳｉを含むδドープ層９０が形成されている。δドープ層９０内でのＳｉの濃度は、約３×１０１９ｃｍ−３程度である。なお、このδドープ層９０は、例えばＳｉイオンの注入によって形成することが可能である。また、δドープ層９０に含まれる不純物は、第１の多層膜８７および第２の多層膜８８に導入される不純物と同じ導電型であることが好ましい。
【００９６】
図５（ｃ）から分かるように、δドープ層９０が形成されていることによって、δドープ層９０から電子が供給され、δドープ層９０内に正に帯電したＳｉイオンが多数形成される。その結果、δドープ層９０近傍のエネルギーレベルが低下し、電極側（図８（ａ）におけるＡｌＧａＮ層の左側）から見たバリア層８３（図７（ａ）では「Ａｌ０．２５Ｇａ０．７５Ｎ層」と表記）のバリア障壁幅が、δドープ層９０を形成しない場合（点線）と比べて狭くなる。そのため、本実施形態の半導体装置では、従来の半導体装置に比べてバリア障壁を透過する確率が大きくなっている。従って、本実施形態の半導体装置では、図７（ｂ）に示す、オーミック電極１８５、１８６をバリア層１８２上に直接形成する従来の半導体装置や、δドープ層を形成しない第３の実施形態に係る半導体装置に比べてソース・ドレインコンタクト抵抗が低減される。
【００９７】
図５（ｄ）は、上述のように、ゲート電圧が０Ｖであるときの本実施形態及び従来の半導体装置のＩｄｓ−Ｖｄｓ曲線を示している。同図から、本実施形態の半導体装置のオン抵抗が１．５Ω・ｍｍ、従来の半導体装置のオン抵抗が３Ω・ｍｍとなっており、本実施形態の半導体装置のオン抵抗は従来よりも大幅に低減されていることが分かる。
【００９８】
次に、バリア層内にδドープ層を設けた場合の、コンタクト抵抗の低減効果についての実験結果を説明する。
【００９９】
図９（ａ）は、δドープ層を形成する効果を試験するために用いる半導体装置を示す断面図であり、（ｂ）は、バリア層内にδドープ層を形成した場合と形成しない場合とでコンタクト抵抗及びシート抵抗をそれぞれ測定した結果を示す図である。なお、本試験で用いた半導体装置のサンプル２は、バリア層９３のうちバリア層９３の上面から２ｎｍの距離にある領域にδドープ層９６が設けられている点を除き本実施形態の半導体装置と同様の構成を有しているものとする。また、サンプル１は、サンプル２の半導体装置と比べてδドープ層９６が設けられていない点のみが異なっている。
【０１００】
この実験の結果、図９（ｂ）に示すように、バリア層９３にδドープ層９６が設けられたサンプル２は、サンプル１に比べてオーミック電極９５−多層膜９４間の界面でのコンタクト抵抗が約１／５に低減することが分かった。さらに、δドープ層９６を形成することで、シート抵抗も１７４Ω／□から１６４Ω／□へと１０Ω／□低減できることも分かった。なお、このシート抵抗は、各サンプルの電極を設けない状態でのウェハ全体の抵抗である。シート抵抗が低いことは、半導体装置全体としての抵抗が小さいことを意味し、半導体装置において基板面に平行な方向（図９（ａ）における横方向）の電流をより大きくできることを示唆する。
【０１０１】
なお、この実験では、δドープ層９６の位置がバリア層９３内のうち上面から２ｎｍの距離にある場合について性能を調べたが、バリア層９３内のδドープ層９６がバリア層９３の上面から２０ｎｍ以下の領域に設けられていれば、従来の半導体装置よりもコンタクト抵抗を低減できると考えられる。δドープ層９６からバリア層９３上面までの距離が２０ｎｍを超えると、バリア層９３における伝導帯端エネルギーが従来の半導体装置と比べて大きく低減しなくなる。このため、δドープ層９６からバリア層９３上面までの距離を２０ｎｍ以下とすることによって、電子のトンネルを容易にすることができるので、コンタクト抵抗を効果的に低減することができる。ただし、δドープ層９６とバリア層９３の上面との距離は小さい方がより好ましく、例えば上述のように２ｎｍ以下であればより好ましい。なお、δドープ層９６はバリア層９３内に少なくとも１層設けられていればコンタクト抵抗を低減できるが、複数層設けられていても構わない。
【０１０２】
また、δドープ層９６に代えて、より緩やかな不純物プロファイルを有するドープ層を設けても、ＨＦＥＴなどの半導体装置の性能を従来よりは向上させることが可能である。
【０１０３】
−多層膜を構成する半導体層の膜厚比の検討−
以上の実施形態で説明した半導体装置では、互いに異なる分極特性を有する２種の半導体層からなる多層膜をオーミック電極とのコンタクト層として用いることで、従来の半導体装置よりもコンタクト抵抗が小さく抑えられていた。また、チャネル層の上のバリア層に縦方向の不純物プロファイルが急峻に変化するδドープ層を設けることでもコンタクト抵抗が小さく抑えられていた。
【０１０４】
本願発明者らは、上述の全ての実施形態に係る半導体装置において、さらなるコンタクト抵抗の低減を目指して、多層膜を構成するＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層の厚さの組み合わせを変化させ、最適な膜厚の組み合わせについて検討した。
【０１０５】
図１０は、本発明の半導体装置において、多層膜を構成する半導体層の厚さの組み合わせを変化させたときのコンタクト抵抗を測定した結果を示す図である。本測定で用いた半導体装置は、多層膜を構成するＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層の厚み、およびＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層中の不純物濃度を除いて第１の実施形態に係る半導体装置と同様の構成を有しているものとする。本測定で用いた半導体装置では、Ａｌ０．１５Ｇａ０．８５Ｎ層にのみｎ型不純物がドープされ、ＧａＮ層には意識的なドーピングがなされていない。また、本測定においては、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層の比がそれぞれ１：１、２：１、および４：1の場合のコンタクト抵抗を調べた。
【０１０６】
その結果、図１０に示すように、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層の比が１：１の場合が最もコンタクト抵抗が大きく、Ａｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層の比が４：１の場合が最もコンタクト抵抗が小さいことが分かった。この結果から、本発明の半導体装置において、Ａｌ０．１５Ｇａ０．８５Ｎ層が不純物を含む場合、Ａｌ０．１５Ｇａ０．８５Ｎ層をＧａＮ層より厚くすることにより、コンタクト抵抗を低減できることが分かる。すなわち、上述の全ての実施形態に係る半導体装置において、Ａｌ０．１５Ｇａ０．８５Ｎ層をＧａＮ層より厚くすることが好ましい。
【０１０７】
なお、オーミック電極の下に設けられる多層膜がＡｌ０．１５Ｇａ０．８５Ｎ層とＧａＮ層以外のIII族窒化物半導体から構成されている場合でも上述の結果を適用できると考えられる。つまり、互いに異なる分極特性を持つ２種類の半導体層から多層膜が構成され、バンドギャップが大きい方の半導体層に不純物が導入されている場合、バンドギャップが大きい方の半導体層の厚みを、バンドギャップが小さい方の半導体層よりも厚くすることが好ましい。
【産業上の利用可能性】
【０１０８】
以上説明したように、本発明の半導体装置は、高速動作が要求される通信機器など、種々の機器に利用することができる。
【図面の簡単な説明】
【０１０９】
【図１】（ａ）は、本発明の第１の実施形態に係る半導体装置を示す断面図、（ｂ）は、第１の実施形態に係る半導体装置のうち多層膜の構造を示す拡大断面図、（ｃ）は、多層膜の、基板面に対して上下方向の断面におけるエネルギーバンド図であり、（ｄ）は、第１の実施形態に係る半導体装置と従来の半導体装置の電流電圧特性を示す図である。
【図２】（ａ）は、本発明の第２の実施形態に係る半導体装置を示す断面図、（ｂ）は、第２の実施形態に係る半導体装置のうち多層膜の構造を示す拡大断面図、（ｃ）は、多層膜の、基板面に対して上下方向の断面におけるエネルギーバンド図である。
【図３】本発明の第３の実施形態に係る半導体装置を示す断面図、（ｂ）は、従来の半導体装置を示す断面図、（ｃ）は、第３の実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【図４】（ａ）は、本発明の第４の実施形態に係る半導体装置を示す断面図、（ｂ）は、従来の半導体装置を示す断面図、（ｃ）は、第４の実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【図５】（ａ）〜（ｄ）は、本実施形態の半導体装置の製造方法を示す断面図である。
【図６】（ａ）は、本発明の第５の実施形態に係る半導体装置を示す断面図、（ｂ）は、第５の実施形態に係る半導体装置のうち多層膜の構造を示す拡大断面図、（ｃ）は、多層膜の、基板面に対して上下方向の断面におけるエネルギーバンド図である。
【図７】（ａ）は、第６の実施形態に係る半導体装置を示す断面図、（ｂ）は、図３（ｂ）に示す半導体装置と同一構成である、従来の半導体装置を示す断面図である。
【図８】（ａ）は、第６の実施形態に係る半導体装置において、バリア層付近の深さ方向の伝導帯エネルギーレベルを示す図であり、（ｂ）は、第６の実施形態及び従来の半導体装置について、ドレイン電圧とドレイン電流との関係を示す図である。
【図９】（ａ）は、δドープ層を形成する効果を試験するために用いる半導体装置を示す断面図であり、（ｂ）は、バリア層内にδドープ層を形成した場合と形成しない場合とでコンタクト抵抗及びシート抵抗を測定した結果を示す図である。
【図１０】本発明の半導体装置において、多層膜を構成する半導体層の厚さの組み合わせを変化させたときのコンタクト抵抗を測定した結果を示す図である。
【図１１】（ａ）、（ｂ）は、従来の半導体装置において、チャネルにオーミックコンタクトを形成するための方法を示す断面図である。
【図１２】オーミックコンタクトが形成された従来の半導体装置の一例を示す断面図である。
【符号の説明】
【０１１０】
１１、２１、６１ サファイア基板
１２、２２、３２、４２、６２、８２ 半導体層
１３、２３、６３、９４ 多層膜
１４、２４、６４ 電極
１５、２５、６５ ＧａＮ層
３１、４１、８１ ＳｉＣ基板
３３、４３、８３、９３ バリア層
３４、４４、８４ ゲート電極
３５、４５、８５ ソース電極
３６、４６、８６ ドレイン電極
３７、４７、８７ 第１の多層膜
３８、４８、８８ 第２の多層膜
５５ Ｓｉ膜
５６ 混合酸化膜
９０、９６ δドープ層
９５ オーミック電極
【特許請求の範囲】
【請求項１】
基板と、上記基板上に設けられ、駆動時にキャリアが走行する第１のIII族窒化物半導体層と、上記第１のIII族窒化物半導体層の上に設けられ、上記第１のIII族窒化物半導体層よりもバンドギャップが大きいバリア層と、上記バリア層の上または上方に設けられたオーミック電極とを備えた半導体装置であって、
上記バリア層のうち、上記バリア層の上面からの距離が２０ｎｍ以下の領域に、不純物を含むドープ層が設けられている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記ドープ層は、δドープ層である、半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
上記バリア層の上に設けられたゲート電極をさらに備え、
上記オーミック電極は、上記ゲート電極を挟むように配置されたソース電極およびドレイン電極を含んでいる、半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
上記ソース電極および上記ドレイン電極は、上記バリア層の上方に設けられており、
上記バリア層の上で且つ上記ソース電極の下に設けられ、不純物を含む第２のIII族窒化物半導体層と、
上記バリア層の上で且つ上記ドレイン電極の下に設けられ、上記第２のIII族窒化物半導体層と同導電型の不純物を含む第３のIII族窒化物半導体層とをさらに備えている半導体装置。
【請求項１】
基板と、上記基板上に設けられ、駆動時にキャリアが走行する第１のIII族窒化物半導体層と、上記第１のIII族窒化物半導体層の上に設けられ、上記第１のIII族窒化物半導体層よりもバンドギャップが大きいバリア層と、上記バリア層の上または上方に設けられたオーミック電極とを備えた半導体装置であって、
上記バリア層のうち、上記バリア層の上面からの距離が２０ｎｍ以下の領域に、不純物を含むドープ層が設けられている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記ドープ層は、δドープ層である、半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
上記バリア層の上に設けられたゲート電極をさらに備え、
上記オーミック電極は、上記ゲート電極を挟むように配置されたソース電極およびドレイン電極を含んでいる、半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
上記ソース電極および上記ドレイン電極は、上記バリア層の上方に設けられており、
上記バリア層の上で且つ上記ソース電極の下に設けられ、不純物を含む第２のIII族窒化物半導体層と、
上記バリア層の上で且つ上記ドレイン電極の下に設けられ、上記第２のIII族窒化物半導体層と同導電型の不純物を含む第３のIII族窒化物半導体層とをさらに備えている半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００８−９８６７４（Ｐ２００８−９８６７４Ａ）
【公開日】平成２０年４月２４日（２００８．４．２４）
【国際特許分類】
【出願番号】特願２００７−３３２７０１（Ｐ２００７−３３２７０１）
【出願日】平成１９年１２月２５日（２００７．１２．２５）
【分割の表示】特願２００４−１４０２５１（Ｐ２００４−１４０２５１）の分割
【原出願日】平成１６年５月１０日（２００４．５．１０）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２０年４月２４日（２００８．４．２４）
【国際特許分類】
【出願日】平成１９年１２月２５日（２００７．１２．２５）
【分割の表示】特願２００４−１４０２５１（Ｐ２００４−１４０２５１）の分割
【原出願日】平成１６年５月１０日（２００４．５．１０）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]