説明

Fターム[5F102GS03]の内容

接合型電界効果トランジスタ (42,929) | ゲート電極構造 (2,097) | 断面形状 (702)

Fターム[5F102GS03]の下位に属するFターム

Fターム[5F102GS03]に分類される特許

161 - 180 / 251


【課題】半導体装置において、デバイス特性及び信頼性を向上させる。
【解決手段】半導体装置を、半導体基板6上に形成された化合物半導体積層構造1と、少なくとも化合物半導体積層構造1の表面に露出している部分を覆う第1絶縁膜4と、第1絶縁膜4上に形成された第2絶縁膜5とを備えるものとし、第2絶縁膜5を第1絶縁膜4よりも水素を多く含むものとする。 (もっと読む)


【課題】 電流コラプスの抑制と高耐圧化が実現できると共に、微結晶構造の窒化物半導体層を緩やかに傾斜した形状に形成し、電界集中を緩和することができる窒化物半導体装置の製造方法を提供する。
【解決手段】 アルミニウムを含まない高絶縁性の第2の窒化物半導体層に形成した側壁が斜めに傾斜した凹部内に、ゲート電極を形成する。側壁が斜めの凹部は、第2の窒化物半導体装置の成長温度を徐々に低くしながら成長させ、その後、成長温度に応じてエッチングレートが異なるエッチング液を使用してエッチングして形成する。 (もっと読む)


【課題】オン抵抗が低減された窒化物半導体素子およびその製造方法を提供すること。
【解決手段】この窒化物半導体素子は、n型層3、p型層4およびn型層5を有する窒化物半導体積層構造部2を備えている。窒化物半導体積層構造部2には、トレンチ6が形成されている。トレンチ6の壁面7の全域を覆うように、n型チャネル層8が形成されている。トレンチ6において、n型チャネル層8の内側には、p型不純物を含むGaNからなるp型ゲート層9が埋設されており、p型ゲート層9の最表面15には、ゲート電極10が形成されている。また、n型層5の最表面16には、ソース電極11が形成され、基板1の他方面には、ドレイン電極12が接触形成されている。 (もっと読む)


【課題】挿入損失を増大させることなくマルチゲートのゲート間の電位安定化が可能なスイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュールを提供すること。
【解決手段】電界効果型トランジスタを成すように、半導体基板上に形成された2個のオーミック電極39,40と、上記2個のオーミック電極の間に配置された少なくとも2個のゲート電極41,42と、隣り合うゲート電極の間に挟まれて配置された導電領域45とが備えられる。導電領域は、一端に、上記隣り合うゲート電極に挟まれている導電領域よりも幅が広い幅広部分を有し、隣り合うゲート電極の間の距離が幅広部分の幅よりも狭い。更に、幅広部分を介して2個のオーミック電極の間に直列に抵抗44,46が接続されている。 (もっと読む)


【課題】ゲートリーク電流の増大、及び電流コラプス現象によるオン抵抗の増大を抑制できる窒化物系化合物半導体装置を提供する。
【解決手段】III族窒化物系化合物半導体からなる半導体層2と、半導体層2上に配置されたソース電極3及びドレイン電極4と、半導体層2上にソース電極3とドレイン電極4との間に配置された絶縁膜6と、絶縁膜6に設けられた開口部で半導体層2に接する有機半導体層7と、開口部の有機半導体層7上に配置されたゲート電極5とを備える。 (もっと読む)


【課題】均一性や生産性が高いと共に、高周波性能として、雑音指数が小さく、かつ付随利得の大きい電界効果トランジスタ(FET)、このFETを備える半導体チップ及び半導体装置を提供すること。
【解決手段】本発明のFET1は、GaAs半導体基板2の上に、i形GaAsバッファ層3と、i形InGaAs二次元電子ガス層4と、n形AlGaAs電子供給層5と、が積み上げられ、n形AlGaAs電子供給層5の上に線状にショットキー性接触するゲート電極12があり、ゲート電極12の両横から離れ、かつn形AlGaAs電子供給層5の上に、n形InGaPエッチング停止層6と、続いて同程度の横位置でn形GaAsコンタクト層7とが積み上げられ、n形GaAsコンタクト層7の上にコンタクト層7の端から離れて帯状にオーム性接触をする電極として各側にソース電極9とドレイン電極10とを備える。 (もっと読む)


【課題】特性の優れたノーマリーオフ動作型のHEMT素子を実現する。
【解決手段】ベース層3と障壁層4とのヘテロ接合界面近傍に二次元電子ガス領域3gを形成することでアクセス部位、つまりはドレイン−ゲート間、ゲート−ソース間におけるアクセス抵抗が十分に小さいものとするとともに、ゲート直下にP型化領域を形成して、いわゆる反転チャネル型のMISトランジスタ構造を有するようにすることで、低いオン抵抗を有するノーマリーオフ型のHEMT素子10を実現することができる。さらに、絶縁層6の膜厚をt(nm)とし、絶縁層6を形成する物質の比誘電率をkとするときに、k/t≦0.85(nm-1)なるの関係をみたすようにすることで、+3V以上という高い閾値電圧を実現することができる。 (もっと読む)


【課題】 双方向スイッチが記載される。
【解決手段】 双方向スイッチは、第1及び第2III・Nベース高電子移動度トランジスタを有している。幾つかの実施例においては、該第1トランジスタのソースは該第2トランジスタのソースと電気的に接触している。幾つかの実施例においては、該第1トランジスタのドレインは該第2トランジスタのドレインと電気的に接触している。幾つかの実施例においては、該2個のトランジスタはドリフト領域を共用し、且つ該スイッチは該2個のトランジスタ間にはドレインコンタクトが無い。該双方向スイッチからマトリックスコンバータを形成することが可能である。 (もっと読む)


【課題】
素子領域周辺をエッチングして素子分離を行ない、かつ優れた特性を有する化合物半導体装置とその製造方法を提供する。
【解決手段】
化合物半導体装置は、InP基板と、InP基板上方にエピタキシャル積層で形成されたメサであって、チャネル層、チャネル層上方のキャリア供給層、キャリア供給層上方のコンタクト用キャップ層を含むメサと、キャップ層上に形成された一対のオーミック電極である、ソース電極とドレイン電極と、一対のオーミック電極の間でキャップ層を除去して形成され、キャリア供給層を露出するリセスと、リセスから離れる方向にキャップ層のエッジから後退して、キャップ層上に形成された絶縁膜と、リセスのキャリア供給層上からメサ外に延在するゲート電極と、チャネル層のゲート電極と対向する側部を除去して形成されたエアギャップと、を有する。 (もっと読む)


【課題】 固相反応を用いて微細なゲート長のショットキー電極、または微細な間隔のショットキー電極を形成する際、寸法精度良く形成することができる半導体装置の製造方法を提供する。
【解決手段】 ショットキー電極を形成した後、半導体層表面を絶縁膜で被覆し、固相反応層を形成する熱処理を行う。半導体層表面を絶縁膜で被覆することによって、表面拡散が抑制され、主に深さ方向のみにショットキー電極を侵入させることが可能となっている。 (もっと読む)


【課題】 歩留まりの低下を抑制し、かつ良好な高周波特性を維持することが可能な電界効果トランジスタを提供する。
【解決手段】 活性領域と交差するように、少なくとも2つのドレインオーミック接触部が配置されている。ドレインオーミック接触部の間に、ソースオーミック接触部が配置されている。素子分離領域上のドレイン連結部が、ドレインオーミック接触部の同じ側の端部同士を接続する。ドレインオーミック接触部とソースオーミック接触部との間に、ゲートフィンガが配置されている。素子分離領域上のゲート給電配線が、ゲートフィンガ同士を、ドレイ連結部が配置された側とは反対側の端部において接続する。ゲート先端連結部が、ソースオーミック接触部を挟んで隣り合う2つのゲートフィンガ同士を、ドレイン連結部が配置された側の端部において接続する。ゲート先端連結部は、ドレイオーミック接触部及びドレイン連結部のいずれとも交差しない。 (もっと読む)


【課題】ノーマリオフタイプの窒化物半導体素子およびその製造方法を提供すること。
【解決手段】このCAVETは、n型GaN基板1と、この基板の主面1aに形成された開口部3を有する絶縁膜2と、窒化物半導体積層構造部4とを備えている。窒化物半導体積層構造部4は、その平行面7、+c軸側傾斜面8および−c軸側傾斜面9に平行な面を積層界面15として順に積層されたn型GaN層5およびn型GaN層5と格子定数の異なるn型AlGaN層6を備えている。ゲート電極10は、−c軸側傾斜面9に対向して形成され、ソース電極11は、n型AlGaN層6と電気的に接続されている。ドレイン電極は、n型GaN基板1と電気的に接続されている。 (もっと読む)


【課題】J−FETでは、チャネル領域の不純物濃度がゲート領域およびバックゲート領域より低いため、ゲート領域およびバックゲート領域からのp型不純物拡散により、ゲート領域直下のチャネル領域のn型不純物濃度が低下し、IDSSバラツキや、電流経路の抵抗増加による順伝達アドミタンスgm、電圧利得Gvの劣化やノイズ電圧Vnoが増加する問題があった。
【解決手段】ソース領域下方、ゲート領域下方およびドレイン領域下方のチャネル領域底部に連続したn型不純物領域を設ける。n型不純物領域はチャネル領域およびバックゲート領域より不純物濃度が高く、ゲート領域およびバックゲート領域からのp型不純物の拡散の影響をほとんど受けない。またソース領域下方からドレイン領域下方まで連続して設けることにより、この領域における電流経路の抵抗値を略均一にできる。したがってIDSSを安定化させ、順伝達アドミタンスgm、電圧利得Gvを向上させ、ノイズ電圧Vnoを低減できる。更に同一ウエハ内でのIDSSバラツキも抑制できる。 (もっと読む)


【課題】RFデュアルバンドデバイスとして用いられ、微細化と高性能化をともに実現することが可能な電界効果型トランジスタを提供する。
【解決手段】基板w上に形成され、ソース領域12、ドレイン領域13およびこれらの間に形成されるフィン状領域14を有する化合物半導体層11と、フィン状領域14の第1の側面に形成され、第1の信号が入力される第1のゲート電極16と、フィン状領域14の第2の側面に形成され、第2の信号が入力される第2のゲート電極17を備える。 (もっと読む)


【課題】ゲートへのノイズマージンが大きい接合FETを提供する。
【解決手段】接合FET1は、炭化珪素からなるn基板12の主面に形成された接合FET1のドリフト領域のn層11と、ドリフト領域のn層11に接合して形成されたゲート領域のp層9と、n基板12の上層に設けられたゲート電極14と、を有している。この接合FET1は、さらに、n基板12の主面に形成され、ゲート領域のp層9とゲート電極14とを電気的に接続するpnダイオード2、3を内蔵している。 (もっと読む)


【課題】良好なトランジスタ特性を保ちつつ衝突イオン化により生成した正孔を外部に放出することができる半導体装置を提供する。
【解決手段】基板100と、基板100上に設けられたIII族窒化物半導体多層膜と、III族窒化物半導体多層膜の上部に設けられた、ゲート電極112、ソース電極110およびドレイン電極114とを備え、III族窒化物半導体多層膜は、正孔走行層104、電子走行層106および電子供給層108を含み、正孔走行層104とゲート電極112とが導電体により電気的に接続されている。 (もっと読む)


【課題】ゲート電極の近傍での耐圧が高められた化合物半導体装置とその製造方法を提供すること。
【解決手段】SiC基板20と、SiC基板20の上に形成された電子走行層21と、電子走行層21の上に形成された電子供給層23と、電子供給層23の上に互いに間隔をおいて形成されたソース電極27a及びドレイン電極27bと、ソース電極27aとドレイン電極27bの間の電子供給層23上に形成され、SiC基板20に向かって狭径となる開口29bを備えた保護絶縁膜30と、開口29b内の電子供給層23上に形成されたゲート電極32とを有する化合物半導体装置による。 (もっと読む)


【課題】格子不整合の小さいエンハンスメント型特性を有する半導体装置を提供すること。
【解決手段】基板と、前記基板上に設けられた半導体層とを備え、前記半導体層は、前記基板上に設けられ、Ga面成長した、組成AlGa1−xN(0<x≦1)またはInGa1−yN(0<y≦1)を有するバッファ層と、前記バッファ層上に設けられ、前記バッファ層の組成と異なる組成、In1−z−tAlGaN(0<z≦1,0≦t<1)を有する障壁層と、を備えることを特徴とする半導体装置。 (もっと読む)


【課題】オン抵抗を大幅に低減することが可能な新しい動作原理に基づく半導体装置を提供する。
【解決手段】この半導体装置1は、n+型のシリコン基板2と、シリコン基板2上に配置されたp型の半導体層3と、半導体層3上に配置され、複数のトレンチ4aを有するとともに、隣接するトレンチ4a間の各領域がチャネル10となるn型の半導体層4と、半導体層4のトレンチ4aに配置された埋め込み電極6とを備え、シリコン基板2、半導体層3および半導体層4により、バイポーラトランジスタが形成されており、埋め込み電極6が負電位である場合に、トレンチ4aから隣接するトレンチ4aにわたって空乏層11が形成されることにより、チャネル10がオフ状態となり、埋め込み電極6が正電位である場合に、隣接するトレンチ4a間の全ての領域において、空乏層11が形成されないことにより、チャネル10がオン状態となる。 (もっと読む)


【課題】オン抵抗を大幅に低減することが可能な新しい動作原理に基づく半導体装置を提供する。
【解決手段】この半導体装置1は、p+型のシリコン基板2と、シリコン基板2上に配置され、複数のトレンチ5を有するとともに、隣接するトレンチ5間の各領域がチャネル10となる真性半導体からなる半導体層3と、半導体層3上に配置されたn+型の半導体層4と、半導体層3のトレンチ5に配置された埋め込み電極7とを備え、シリコン基板2、半導体層3および半導体層4により、PINダイオードが形成されており、埋め込み電極7が負電位である場合に、トレンチ5から隣接するトレンチ5にわたって空乏層11が形成されることにより、チャネル10がオフ状態となり、埋め込み電極7が正電位である場合に、隣接するトレンチ5間の全ての領域において、空乏層11が形成されないことにより、チャネル10がオン状態となる。 (もっと読む)


161 - 180 / 251