【課題】ゲートリーク電流が小さく、形成が容易なノーマリオフ特性を有するヘテロ接合型電界効果半導体装置を提供する。

【解決手段】第１の半導体層（１）と、
前記第１の半導体層内に第１導電型を有する二次元キャリアガス層を形成するために前記第１の半導体層上にヘテロ接合するように形成される第２の半導体層（２）と、
前記第２の半導体層に形成される凹部（３）と、
前記凹部を包囲するように前記第２の半導体層上に形成される第１の絶縁膜（４）と、
少なくとも前記凹部上に形成される第２導電型を有する第３の半導体層（５）と、
少なくとも前記凹部上であって前記第３の半導体層上に形成される第２の絶縁膜（６）と、
前記第２の絶縁膜上に形成される制御電極（７）と、
を備えることを特徴とするヘテロ接合型電界効果半導体装置。 （もっと読む）

エンハンスメントモードＧａＮトランジスタが提供される。当該トランジスタは、基板と、遷移層と、ＩＩＩ族窒化物材料を有するバッファ層と、ＩＩＩ族窒化物材料を有するバリア層と、ドレイン及びソースのコンタクトと、アクセプタ型ドーパント元素を含有するゲートと、前記ゲートと前記バッファ層との間の、ＩＩＩ族窒化物材料を有する拡散バリアとを有する。
（もっと読む）

低いゲートリークを有する例えばＧａＮトランジスタなどのＭＩＳＦＥＴが提供される。一実施形態において、ゲートコンタクトの下且つバリア層の上に、補償型のＧａＮ層を有することで、ゲートリークが低減される。他の一実施形態において、ゲートコンタクトの下且つバリア層の上に半絶縁性の層を用いることによって、ゲートリークが低減される。
（もっと読む）

【課題】電子デバイスのスイッチング速度等の性能を向上させる。半導体基板の結晶性を向上させる。
【解決手段】ベース基板と、絶縁層と、Ｓｉ_ｘＧｅ_１−ｘ結晶層とをこの順に有する半導体基板であって、Ｓｉ_ｘＧｅ_１−ｘ結晶層上に設けられる阻害層と、Ｓｉ_ｘＧｅ_１−ｘ結晶層に格子整合または擬格子整合している化合物半導体とを備え、阻害層はＳｉ_ｘＧｅ_１−ｘ結晶層にまで貫通する開口を有し、かつ化合物半導体の結晶成長を阻害する半導体基板を提供する。また、上記開口の内部でＳｉ_ｘＧｅ_１−ｘ結晶層に格子整合または擬格子整合する化合物半導体と、化合物半導体を用いて形成された半導体デバイスとを備える電子デバイスを提供する。 （もっと読む）

【課題】ゲート長の短い微細デバイスの量産を容易にする。
【解決手段】先ず、第１領域２２及び第２領域２４が設定された半導体基板２０の１の主表面２０ａ上に、絶縁膜を形成する。次に、絶縁膜上に、第１領域の絶縁膜を覆い、かつ、第２領域の絶縁膜を露出するレジストパターン４２を形成する。次に、絶縁膜の第２領域の部分を除去して、絶縁膜の第１領域の部分を第１絶縁膜３２として残存させる。次に、第１絶縁膜の側面３２ａ上に、金属を堆積させて金属膜５０を形成する。次に、半導体基板の、第２領域の１の主表面上に、第２絶縁膜を形成する。 （もっと読む）

【課題】高効率でテラヘルツ波を受信することが可能であるテラヘルツ受信素子を提供する。
【解決手段】本発明のテラヘルツ受信素子Ａは、高抵抗基板１と、前記高抵抗基板１の第１の主面上に形成されているグランド面１０と、前記高抵抗基板１の前記第１の主面に対向する第２の主面上に形成され、ヘテロ接合により形成されるチャネル層３を含む半導体層と、前記半導体層に形成され、前記チャネル層３とともに電界効果型トランジスタを形成するソース電極５、ゲート電極９及びドレイン電極６とを備え、前記半導体層は、前記ゲート電極９とショットキー接合されたストライプ状の凸部７を有し、前記ストライプ状の凸部７に含まれる複数の凸部それぞれは、前記ゲート電極９の下方において前記ソース電極５、前記ゲート電極９及び前記ドレイン電極６の並び方向に直交する。 （もっと読む）

【課題】ゲート容量の増大を抑制しつつ、耐湿性を大幅に向上させることを可能にした電界効果型トランジスタおよびその製造方法を得る。
【解決手段】半導体層１上にＴ型ゲート電極２が形成された電界効果型トランジスタであって、Ｔ型ゲート電極２が形成されている領域をトランジスタ能動領域としたとき、当該トランジスタ能動領域全体において、Ｔ型ゲート電極２上に設けられた、耐湿性・耐エッチング性の高い絶縁膜若しくは有機膜を含む第１の高耐湿性保護膜５を備え、Ｔ型ゲート電極２の傘下を含むＴ型ゲート電極２の近傍において、半導体層１と第１の高耐湿性保護膜５との間に空隙６が形成されており、空隙６が外界に接している端面６ａを第２の高耐湿性保護膜７により塞いだ構成となっている。 （もっと読む）

【課題】接合ＦＥＴを備えた半導体装置の特性を向上させる。
【解決手段】主たるトランジスタとして接合ＦＥＴ１０を備え、制御用トランジスタとしてＭＩＳＦＥＴ２０を備えた半導体装置であって、接合ＦＥＴ１０は第１ゲート電極Ｇ１、第１ソース電極Ｓ１、および、第１ドレイン電極Ｄ１を有し、ＭＩＳＦＥＴ２０は第２ゲート電極Ｇ２、第２ソース電極Ｓ２、および、第２ドレイン電極Ｄ２を有する。また、ＭＩＳＦＥＴ２０はｎチャネル型であり、エンハンスメント型の電気特性を有する。また、ＭＩＳＦＥＴ２０の第２ゲート電極Ｇ２と第２ドレイン電極Ｄ２とは短絡接続され、接合ＦＥＴ１０の第１ゲート電極Ｇ１とＭＩＳＦＥＴ２０の第２ソース電極Ｓ２とは短絡接続されている。 （もっと読む）

【課題】ゲート電極材料の耐熱上の問題を克服し、ソース抵抗の低減が可能な電界効果トランジスタを提供する。
【解決手段】ゲート電極９を挟んでソース電極８、ドレイン電極１０をそれぞれ形成するソース領域３、ドレイン領域６のいずれか一方または双方の領域にイオンを注入し活性化した第１の高濃度キャリア領域６と、ゲート電極９の直下に形成したチャネル領域４と第１の高濃度キャリア領域６との間の領域に、熱処理によりキャリアを拡散させた熱拡散領域７の第２の高濃度キャリア領域とを形成し、第１の高濃度キャリア領域６は、チャネル領域４と互いに隣接して形成される第２の高濃度キャリア領域７と隣接および／または一部重複し、かつ、チャネル領域４以上に深く形成した第２の高濃度キャリア領域７よりも深く形成する。第１の高濃度キャリア領域６のキャリア濃度を、チャネル領域４よりも高濃度の第２の高濃度キャリア領域７よりさらに高くする。 （もっと読む）

【課題】基板上に形成された窒化物系化合物半導体におけるソース−ドレイン間のリーク電流を低減する。
【解決手段】トランジスタ１００は、シリコン基板（図示せず）上の窒化物系化合物半導体１１の表面に、ゲート電極１２、ソース電極１３、ドレイン電極１４がそれぞれ形成されている。ソース電極１３またはドレイン電極１４の少なくとも一方は、ゲート電極１２と接続された補助電極１５で囲まれており、補助電極１５下の窒化物系化合物半導体１１に空乏層が形成されることによってリーク電流経路が遮断され、ソース−ドレイン間のリーク電流を効果的に低減することができる。 （もっと読む）

【課題】コンタクト抵抗低減、ゲート長短縮によるドレインコンダクタンス低下を防止できる半導体装置。
【解決手段】
基板１０上に順次配置された窒化物系化合物半導体層からなるバッファ層１２,アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）からなるショットキー層１４と、ショットキー層１４上に配置されたソース電極１６およびドレイン電極１８と、ショットキー層１４に形成され,チャネルを細線状に分割する複数の溝２６と、溝２６およびチャネルを横断するゲート電極２０とを備え、溝２６の側壁部に対してソース電極１６との間で、オーミックコンタクトが形成されるため、ソース電極１６とショットキー層１４との間のコンタクト抵抗が低減でき、ゲート電極２０がショットキー層１４を囲むように形成され、２ＤＥＧ層２８内のキャリアの閉じ込め効果が高くなるため、ドレインコンダクタンスの低下を防止することができる。 （もっと読む）

半導体構造体は、基板（１２）と、基板を覆うシード層（１３）と、シード層上に配置されるシリコン層（２２）と、シリコン層中のトランジスタデバイス（２７）と、シード層上に配置されるＩＩＩ−Ｖ族デバイスと、複数の電気コンタクトと、を備え、それぞれの電気コンタクトは、ＴｉＮまたはＴａＮの層（３２）と、ＴａＮまたはＴｉＮの層上の銅またはアルミニウムの層（３４）と、を備え、電気コンタクトの１つは、トランジスタ（２７）に電気的に接続され、電気コンタクトの別の１つは、ＩＩＩ−Ｖ族デバイスに電気的に接続される。 （もっと読む）

【課題】ゲート絶縁膜の侵食を抑制し、ＦＥＴの故障や不良の発生を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】基板１０上にＧａＮ系半導体層１５を形成する工程と、ＧａＮ系半導体層１５上に酸化アルミニウムからなるゲート絶縁膜１８を４５０℃以下の成膜温度で形成する工程と、ゲート絶縁膜１８の上面に保護膜１９を形成する工程、ゲート絶縁膜１８を熱処理する工程、及びゲート絶縁膜１８をプラズマ処理する工程のいずれか一つと、前記いずれか一つの工程の後に、ゲート絶縁膜１８を形成する工程の後のアルカリ溶液を用いた処理を実行する工程と、前記ゲート絶縁膜１８上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】窒化物系III‐Ｖ化合物半導体からなるＨＦＥＴのノーマリオフ化を図る。
【解決手段】ＧaＮチャネル層３上に積層されたＡl_0.2Ｇa_0.8Ｎ障壁層４に大きさおよび形状がランダムに形成された凹部８内を埋めるようにゲート電極７を形成している。こうして、２次元電子ガス(２ＤＥＧ)が発生する面積を減少させ、全体の２ＤＥＧ密度を低減させて、ノーマリオフ化を図ることができる。その際に、ＡlＧaＮ障壁層４における転位部分(結晶欠陥部分)を選択的にウェットエッチングすることにより、ダメージを生じさせることなく大きさおよび形状がランダムな凹部８を形成し、チャネル移動度の低下を抑制してチャネル領域でのオン抵抗の増大を防止する。 （もっと読む）

【課題】本発明は、逆阻止特性を有し、かつノーマリオフ特性、オン抵抗とオフ電流の抑制を実現する半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、チャネル層１４及び電子供給層１５を含む半導体積層構造１０と、半導体積層構造１０上に離間して形成されたソース電極１およびドレイン電極４と、ソース電極１及び前記ドレイン電極４間に形成された絶縁膜２２と、絶縁膜上に形成されたゲート電極２とを備え、ドレイン電極４と前記半導体積層構造１０との間の逆電流が阻止されたものである。 （もっと読む）

一態様における方法は、デバイスの製造を含む。このデバイスは、窒化ガリウム（ＧａＮ）層と、このＧａＮ層上に配置されたダイアモンド層と、ＧａＮ層およびダイアモンド層に接触して配置されたゲート構造とを含む。他の態様におけるデバイスは、窒化ガリウム（ＧａＮ）層と、ＧａＮ層上に配置されたダイアモンド層と、ＧａＮ層およびダイアモンド層に接触して配置されたゲート構造とを含む。 （もっと読む）

【課題】耐圧特性の向上とオン抵抗の低減とが可能な半導体装置および半導体装置の製造方法を提供する。
【解決手段】ＭＩＳ型ＨＥＭＴ１は、支持基板１０上に形成されたＩＩＩ族窒化物半導体よりなるキャリア走行層１２と、キャリア走行層１２上に形成されたＩＩＩ族窒化物半導体よりなるキャリア供給層１３と、キャリア供給層１３上に形成されたソース電極２２ｓおよびドレイン電極２２ｄと、キャリア供給層１３上に形成された絶縁膜（１４、１５）と、絶縁膜（１４、１５）上に形成されたゲート電極２１と、を備え、絶縁膜（１４、１５）は、ソース電極２２ｓとドレイン電極２２ｄとで挟まれた領域に形成され、溝ｔ１５の断面形状は、上部開口が底面よりも幅広な断面形状が逆台形状の部分を有しており、ゲート電極２１は、少なくとも溝ｔ１５の底面からドレイン電極２２ｄ側の絶縁膜（１４、１５）上にかけて形成されている。 （もっと読む）

【課題】窒化物半導体を用いた電界効果トランジスタにおいて、ノーマリーオフ型の電界効果トランジスタを提供する。
【解決手段】窒化物半導体からなる第１の半導体層と、前記第１の半導体層の上に設けられ、前記第１の半導体層よりもアルミニウムの濃度が高い窒化物半導体からなる第２の半導体層と、前記第２の半導体層の上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備え、前記ゲート電極の下の前記第２の半導体層に複数の第１の孔が形成され、前記複数の孔のそれぞれは、前記ゲート電極と電気的に接続された導電性の材料により充填されてなることを特徴とする半導体装置を提供する。 （もっと読む）

半導体デバイス及びデバイスを製造する方法が記載される。デバイスは、接合型電界効果トランジスタ（ＪＦＥＴｓ）である。デバイスは、スロープの側壁を有する隆起領域を備え、該側壁は内側にテーパー形状である。側壁は、垂直線から５°以上の角度を形成し、側壁の上部部分は、垂直線から＜５°の角度を形成する。デバイスは、垂直（すなわち、０°）又はほぼ垂直の入射イオン注入を用いて、生成される。デバイスは、相対的に均一の側壁ドーピングを有し、角度を有する注入を用いずに、生成される。 （もっと読む）

【課題】 窒化アルミニウムあるいは窒化アルミニウムガリウムを含む窒化物半導体層を用い、緩やかに傾斜したフィールドプレートの形成が容易に形成ができ、電界集中を緩和して高耐圧化が実現できる窒化物半導体装置及びその製造方法を提供する。
【解決手段】 窒化アルミニウムあるいは窒化アルミニウムガリウムを含む窒化物半導体層に形成した側壁が斜めに傾斜した凹部内に、ゲート電極を形成する。側壁が斜めの凹部は、アルミニウムを含む窒化物半導体層の結晶性を劣化させながら成長させ、その後、結晶性の違いに応じてエッチングレートが異なるエッチング液を使用してエッチングして形成する。あるいはアルミニウムの組成比を変化させて形成することも可能である。 （もっと読む）