ダイアモンド層を有する窒化ガリウム・デバイスの製造
一態様における方法は、デバイスの製造を含む。このデバイスは、窒化ガリウム(GaN)層と、このGaN層上に配置されたダイアモンド層と、GaN層およびダイアモンド層に接触して配置されたゲート構造とを含む。他の態様におけるデバイスは、窒化ガリウム(GaN)層と、GaN層上に配置されたダイアモンド層と、GaN層およびダイアモンド層に接触して配置されたゲート構造とを含む。
【発明の詳細な説明】
【技術分野】
【0001】
窒化ガリウム(GaN)は、その電気的および物理的特性のために、マイクロ波デバイスのような高周波(HF)デバイスに非常に適するものになっている。HFデバイスは、大量の熱を発生するので、デバイスの障害を回避するために、当該HFデバイスに熱拡散部(heat spreader)を付着させる必要がある。このような熱拡散部の1つにダイアモンドがある。GaN層上で用いられるダイアモンドを形成するために、ホット・フィラメント化学蒸着(CVD:chemical vapor deposition)プロセスが用いられている。一般に、これらのダイアモンド層は直接GaN層上に堆積されるのではなく、何らかの他の材料(例えば、シリコン、シリコン・カーバイド等)の上に堆積され、この材料が最終的にGaN層と共に処理される。
【発明の概要】
【発明が解決しようとする課題】
【0002】
一態様における方法は、デバイスを製造するステップを含む。このデバイスは、窒化ガリウム(GaN)層と、この窒化ガリウム層上に配置されたダイアモンド層と、GaN層およびダイアモンド層と接触して配置されたゲート構造とを含む。
【0003】
他の態様におけるデバイスは、窒化ガリウム(GaN)層と、GaN層上に配置されたダイアモンド層と、GaN層およびダイアモンド層と接触して配置されたゲート構造とを含む。
【0004】
更に別の態様における方法は、窒化ガリウム(GaN)の第1表面上にダイアモンド層を配置するステップと、ダイアモンド層の一部を除去して、GaNの第1表面を露出させるステップと、GaNの第1表面およびダイアモンド層に接触するゲート構造を形成するステップとを含む。
【図面の簡単な説明】
【0005】
【図1A】図1Aは、第1ダイアモンド層および第2ダイアモンド層を有する窒化ガリウム(GaN)層の一例の図である。
【図1B】図1Bは、第1ダイアモンド層および第2ダイアモンド層を有するGaN層の別の例の図である。
【図2】図2は、第1ダイアモンド層および第2ダイアモンド層を有するGaN層を製造するプロセスの一例のフローチャートである。
【図3A】図3Aは、図2のプロセスに対応する図である。
【図3B】図3Bは、図2のプロセスに対応する図である。
【図3C】図3Cは、図2のプロセスに対応する図である。
【図3D】図3Dは、図2のプロセスに対応する図である。
【図4】図4は、第1ダイアモンド層および第2ダイアモンド層を有するGaN層を製造するプロセスの別の例のフローチャートである。
【図5A】図5Aは、図4のプロセスに対応する図である。
【図5B】図5Bは、図4のプロセスに対応する図である。
【図5C】図5Cは、図4のプロセスに対応する図である。
【図5D】図5Dは、図4のプロセスに対応する図である。
【図5E】図5Eは、図4のプロセスに対応する図である。
【図5F】図5Fは、図4のプロセスに対応する図である。
【図5G】図5Gは、図4のプロセスに対応する図である。
【図5H】図5Hは、図4のプロセスに対応する図である。
【図6】図6は、他の表面にダイアモンドを堆積させるプロセスの一例のフローチャートである。
【図7A】図7Aは、図6のプロセスに対応する図である。
【図7B】図7Bは、図6のプロセスに対応する図である。
【図7C】図7Cは、図6のプロセスに対応する図である。
【図7D】図7Dは、図6のプロセスに対応する図である。
【図7E】図7Eは、図6のプロセスに対応する図である。
【図7F】図7Fは、図6のプロセスに対応する図である。
【図8】図8は、他の表面にダイアモンドを堆積させるプロセスの他の例のフローチャートである。
【図9A】図9Aは、図6のプロセスに対応する図である。
【図9B】図9Bは、図6のプロセスに対応する図である。
【図9C】図9Cは、図6のプロセスに対応する図である。
【図9D】図9Dは、図6のプロセスに対応する図である。
【図10】図10は、ダイアモンド層を有するデバイスの一例である。
【図11】図11は、ダイアモンド層を有するデバイスの別の例である。
【図12】図12は、ダイアモンド・コーティングによる熱挙動を表すグラフである。
【発明を実施するための形態】
【0006】
ホット・フィラメント化学蒸着(CVD)プロセスは、窒化ガリウム(GaN)層上で用いられる1ミル未満のダイアモンド層を形成するために用いられてきた。熱拡散部として有効であるためには、ダイアモンド層は2ミルよりも大きくなければならない。更に、ホット・フィラメントCVDプロセスは、それ自体の本質により、黒っぽい色のダイアモンドを生成する。これは、例えば、タングステンのような、ホット・フィラメントCVDプロセスにおいて用いられる材料が混入されたためである。一般に、これらの「汚れた」ダイアモンド層が生成されると、純粋なダイアモンドよりも熱伝導率が低くなる。一般に、ホット・フィラメントCVDプロセスを用いたダイアモンド層の熱伝導率は、約800から1000ワット/メートル−ケルビン(W/m−K)である。
【0007】
マイクロ波プラズマCVDプロセスは、ホット・フィラメントCVDプロセスよりも遙かに厚い4ミルのオーダーのダイアモンド層を、遙かに速い速度で生産することが知られている。更に、このダイアモンド層は、ホット・フィラメントCVDプロセスよりも純粋であり、1500W/m−Kよりも大きな熱伝導率を有するダイアモンド層を生産する。一例では、マイクロ波プラズマCVDプロセスを用いて生産されたダイアモンドの熱伝導率は、ホット・フィラメント・プロセスを用いて生産されたダイアモンドの熱伝導率の2倍となる。しかしながら、マイクロ波プラズマDVDプロセスを含むCVDプロセスは、GaN上への直接堆積に関しては比較的知られていない。例えば、ホット・フィラメントCVDを用いたダイアモンドの堆積は、通例、何らかの他の材料(例えば、シリコン、シリコン・カーバイド等)の上に行われ、この他の材料が最終的にGaN層と共に処理される。マイクロ波プラズマCVDプロセスを用いたGaN上へのダイアモンドの直接堆積は比較的知られていないので、GaN上に直接ダイアモンドを堆積させるためのプロセスを信頼性高くそして首尾良く開発し検査するコストは非常に高くなる。GaN上に直接ダイアモンドを堆積させるプロセスを開発するコストや出費を迂回する1つの方法は、マイクロ波プラズマCVDプロセスを用いたダイアモンドを、例えば、ホット・フィラメントCVDを用いて製造された劣等ダイアモンド層(inferior diamond layer)上に堆積させることである。
【0008】
本明細書において用いる場合、GaN層は、純粋のGaN、ドープGaN(doped GaN)、または他の元素と組み合わされたGaN(例えば、AlGaN)、あるいはそのあらゆる組み合わせを含むことができる。シリコン基板は、純粋なシリコン、ドープ・シリコン、二酸化シリコン、シリコン・カーバイド、またはシリコンと他の元素とのあらゆる組み合わせ、ならびにそのあらゆる組み合わせを含むことができる。
【0009】
図1Aおよび図1Bを参照すると、一例において、デバイス(例えば、高周波デバイス、高電子移動度トランジスタ(HEMT)、マイクロ波デバイス等)を形成する際に用いるための構造10は、第2ダイアモンド層12、第2ダイアモンド層に隣接する第1ダイアモンド層14、そして第1ダイアモンド層に隣接するGaN層16を含む。この構成では、GaN層16によって生成された熱が、第1および第2ダイアモンド層12、14によって形成された熱拡散部を通過する。他の例では、デバイス(例えば、高周波デバイス、HEMTトランジスタ、マイクロ波デバイス等)を形成するために用いられる構造20は、構造10と同様であるが、第1ダイアモンド層とGaN層16との間に中間層22を含む。この中間層22が必要なのは、GaN上へのダイアモンドの直接製造が容易なプロセスではなく、予測可能性や一貫性が遙かに低いからである。中間層22は、単に第1ダイアモンド層14をGaN層に保持する接着性のあるものでよく、またはダイアモンドを容易に堆積させることができるシリコン型構造であってもよい。場合によっては、中間層22がダイアモンド層12、14よりも低い熱伝導率を有するために、中間層22がより多くの熱を保持することもある。即ち、別の言い方をすれば、GaN層16からの熱移転が中間層22によって妨げられることになる。つまり、中間層22を最小に抑えること、または構造10内に中間層を全く有さないことが好ましい。
【0010】
図2および図3Aから図3Dを参照すると、第1ダイアモンド層および第2ダイアモンド層を有するGaN層を製造するプロセスの1つが、プロセス100である。第1ダイアモンド層14(例えば、厚さが5から20ミクロンの層)を絶縁物上シリコン(SOI)基板122(102)(図3A)上に堆積させるために、ホット・フィラメントCVDプロセスが用いられる。絶縁体(図示せず)(例えば、二酸化シリコン)が、SOI基板122から除去されて、シリコン基板122’、例えば、(104)(図3B)を残す。第2ダイアモンド層12を第1ダイアモンド層14(108)(図3C)上に堆積させるために、マイクロ波プラズマCVDが用いられる。残留するSOI基板、つまり、シリコン基板122(112)(図3D)上にGaNを成長させる。
【0011】
図4および図5Aから図5Hを参照すると、第1ダイアモンド層および第2ダイアモンド層を有するGaN層を製造する他のプロセスは、プロセス200である。第1基板230(202)(図5A)上に、GaN16を成長させる。一例では、第1基板は、シリコン・カーバイド、シリコン、またはサファイアとするとよい。シリコン層232(例えば、シリコン、シリコン・カーバイド等)を、GaN(204)(図5B)上に堆積させる。一例では、接着剤を用いて、シリコン層232をGaN16に付着させる。他の例では、GaN16上にシリコン層232を成長させる。他の例では、ガラスのような他の材料を、シリコン層232の代わりに用いることもできる。例えば、エッチングによって、第1基板230を除去し(208)、GaN/シリコン構造250(図5C)を残す。ダイアモンドの第1層14を第2基板234(212)(図5D)上に堆積させるために、ホット・フィラメントCVDを用いる。例えば、第2基板234は、厚さが500ミクロンのシリコン基板500である。第1ダイアモンド層14(218)(図5E)上に第2ダイアモンド層12を堆積させるために、マイクロ波プラズマCVDプロセスを用いる。例えば、エッチングによって(図5F)、第2基板234を除去する(218)。第1および第2ダイアモンド層12、14を、GaN/シリコン構造250(224)(図5G)に付着させる。例えば、接着剤を用いて、第1ダイアモンド層14をGaN16に付着させる。例えば、エッチングによって(図5H)、シリコン層232を除去する(228)。
【0012】
図6および図7Aから図7Fを参照すると、ダイアモンド層を有するGaN層を製造する更に別のプロセスは、プロセス300である。プロセス300は、第3ダイアモンド層316を、第1および第2ダイアモンド層14、12を有する第2GaN面304(例えば、下面)(図7F)とは逆側の第1GaN面302(例えば、上面)(図7F)上に堆積させることを除いて、プロセス200と同様である。例えば、処理ブロック202、204、および208は、プロセス200におけるものと同様に行われる。特には、第1基板230(202)(図7A)上にGaN16を成長させ、GaN16(204)(図7B)上にシリコン層232を堆積させ、例えば、エッチングによって第1基板230を除去し(208)、GaN/シリコン構造250(図7C)を残す。
【0013】
シリコン/GaN構造250を溶液中に浸漬して、超音波を付す(302)。堆積(例えば、処理ブロック314)の前に表面を処理することによって、堆積中にダイアモンド層316がGaN16上に形成される可能性(chance)が高くなる。一例では、この溶液は、ダイアモンド粒子(例えば、ナノ−ダイアモンド粒子(10−9m))を含むイソプロピル・アルコール溶液である。
【0014】
シリコン/GaN構造250(314)(図7D)上に、第3ダイアモンド層316を堆積させる。例えば、約600°Cから約650°Cの温度で、第3ダイアモンド層316をGaN250に堆積させるために、マイクロ波プラズマCVDプロセスを用いる。例えば、エッチング(図7E)によって、シリコン層232を除去する(228)。
【0015】
プロセス・ブロック212、214、および218を用いて形成した第1および第2ダイアモンド層14、12を、残りのGaN/ダイアモンド構造に付着させて、ダイアモンド/GaN/ダイアモンド/ダイアモンド構造360(334)(図7F)を形成する。例えば、接着剤を用いて、第1ダイアモンド層14をGaN16に付着させる。第3ダイアモンド層316が堆積されている第1面302とは逆側の第2面304に、第1ダイアモンド層14を付着させる。ダイアモンド層12、14からは逆側の表面にダイアモンド層316を堆積させることによって、ダイアモンド/GaN/ダイアモンド/ダイアモンド構造360から形成されたデバイスから、熱を一層効果的に排除する。
【0016】
図8および図9Aから図9Dを参照すると、ダイアモンド層を有するGaNを製造する更に別のプロセスは、プロセス370である。シリコン・カーバイド/GaN構造380(図9A)は、GaN層16と、当該GaN16の第2面に堆積されているシリコン・カーバイド層382とを含む。シリコン・カーバイド/GaN構造380を、ナノ−ダイアモンド粒子を有するイソプロピル・アルコール溶液(例えば、処理ブロック312において用いた溶液)に浸漬し、超音波を付す(372)。GaN16(図9B)上に第3ダイアモンド層316を堆積させる(374)。例えば、エッチングによってシリコン・カーバイド層382を除去する(376)(図9C)。例えば、処理ブロック212、214、および218を用いて、第1および第2ダイアモンド層14、12を形成する。第1および第2ダイアモンド層14、12をGaN/ダイアモンド350に付着させて、ダイアモンド/GaN/ダイアモンド/ダイアモンド構造360を形成する(334)(図9D)。
【0017】
図10を参照すると、高周波デバイス、高電子移動度トランジスタ(HEMT)、マイクロ波デバイス等のようなデバイスを製造するために、ダイアモンド/GaN/ダイアモンド/ダイアモンド構造360を用いることができる。例えば、ダイアモンド層316を直接デバイス内に一体化し、熱を除去するためだけでなく、例えば、容量に用いられる誘電体として機能するために用いることができる。例えば、ダイアモンドの誘電率は約5.7であり、GaNデバイスにおいて広く一般に用いられている窒化シリコンの誘電率である約7に近い。しかしながら、ダイアモンド・フィルムは、窒化シリコン・フィルムよりも熱伝導率が高い。場合によっては、ダイアモンド層316の一部を除去し(例えば、酸素プラズマを用いる)、GaN16の表面302を露出させることもある。
【0018】
一例では、デバイス400(例えば、HEMTデバイス)は、ソース404、ドレイン406、およびゲート408(例えば、T−ゲート)を含み、これらはメタライゼーション工程において、GaN層16の面302上に堆積される。ゲート408は、ダイアモンド層の一部を除去することによってGaNを露出させた後に、ダイアモンド層316内に形成される。この例では、ダイアモンド層316の一部を除去することによって、ダイアモンド層を、各々幅Wを有する、2つのダイアモンド層316a、316bに分割する。この構成では、ダイアモンド層316a、316bは、誘電体層および熱拡散部として機能することができ、ゲート408から熱を除去する。場合によっては、ダイアモンド層316a、316bの幅が等しくなくてもよい場合もある。一例では、ゲート408の一部がダイアモンド層316a、316bと隣り合ってこれらと接触しており、ゲート408の他の部分が、ゲートとダイアモンド層316a、316bとの間にギャップ410a、410b(例えば、空気ギャップ)を形成する。一例では、ゲート408、ギャップ410a、410b、ダイアモンド層316a、316bが、容量構造を形成する。尚、当業者であれば、これらのギャップ410a、410bを形成するための様々な方法を知っているであろう。例えば、ゲート408を形成するメタライゼーションの前に、ダイアモンド層316の表面に、材料(例えば、フォトレジスト)があってもよい。ゲート408を形成した後、この材料を除去して、ギャップ410a、410bを形成する。他の例では、デバイス400はギャップ410a、410bを含まないので、ゲート408が直接ダイアモンド層316a、316bの表面上にある。更に別の例では、他の材料がギャップ410a、410bを充填してもよい。この材料は、容量に寄与してもしなくてもよい。
【0019】
図11および図12を参照すると、デバイス400’はデバイス400と同様であり、GaN層16が、AlGaN層412および純粋なGaN層416を含む。AlGaN412以外のGaN型材料をGaN層416に追加してもよい。また、GaN層416を、ドープGaNまたは他のGaN型材料と置き換えてもよい。第3ダイアモンド層316a、316bは、熱をゲートから拡散させることによって、ゲート408における温度を大幅に低下させるために用いられる。グラフ500は、デバイス400’を用いた熱の効果を、ダイアモンド層316aまたは316bの幅Wの関数として表す。ゲート408とソース404との間の距離Dは、1.875ミクロンであり、ダイアモンド層316a、316b間の距離Gは、0.25ミクロンである。曲線502は、0.05ミクロンのダイアモンド層を表し、曲線504は、0.25ミクロンのダイアモンド層を表す。0.25ミクロンのダイアモンド・コーティングによって、ダイアモンド層316a、316bを有さない場合よりも、出力電力の20%増大が可能となり、熱抵抗を15%(5W/mmにおいて>25°C)低減できる。0.05ミクロンのダイアモンド・コーティングによって、 ダイアモンド層316a、316bを有さない場合よりも、 熱抵抗を10%(5W/mmにおいて>25°C)低減できる。
【0020】
本明細書において説明したプロセスは、本明細書において説明した特定の実施形態に限定されるのではない。例えば、プロセスは、図2、図4、図6、および図8におけるプロセス工程の特定の処理順序に限定されるのではない。逆に、図2、図4、図6、および図8の処理工程は、そのいずれでも、以上に明記した結果を達成するために必要に応じて、並び替えること、組み合わせるまたは除去すること、並列または直列に実行することができる。
【0021】
以上、一定の構成要素を所与の順序で有する例示的な生産物を有する特定の実施形態と結びつけて本発明について示し説明したが、本発明の範囲内で、構成要素の数がそれよりも多いまたは少ない他の実施形態、異なるタイプの構成要素を有する他の実施形態、そして種々の構成で結合されている実施形態も考えられることは言うまでもない。このような実施形態は、当業者には容易に明らかとなるであろう。本明細書において具体的に記載していない他の実施形態も、以下の特許請求の範囲に該当するものとする。
【技術分野】
【0001】
窒化ガリウム(GaN)は、その電気的および物理的特性のために、マイクロ波デバイスのような高周波(HF)デバイスに非常に適するものになっている。HFデバイスは、大量の熱を発生するので、デバイスの障害を回避するために、当該HFデバイスに熱拡散部(heat spreader)を付着させる必要がある。このような熱拡散部の1つにダイアモンドがある。GaN層上で用いられるダイアモンドを形成するために、ホット・フィラメント化学蒸着(CVD:chemical vapor deposition)プロセスが用いられている。一般に、これらのダイアモンド層は直接GaN層上に堆積されるのではなく、何らかの他の材料(例えば、シリコン、シリコン・カーバイド等)の上に堆積され、この材料が最終的にGaN層と共に処理される。
【発明の概要】
【発明が解決しようとする課題】
【0002】
一態様における方法は、デバイスを製造するステップを含む。このデバイスは、窒化ガリウム(GaN)層と、この窒化ガリウム層上に配置されたダイアモンド層と、GaN層およびダイアモンド層と接触して配置されたゲート構造とを含む。
【0003】
他の態様におけるデバイスは、窒化ガリウム(GaN)層と、GaN層上に配置されたダイアモンド層と、GaN層およびダイアモンド層と接触して配置されたゲート構造とを含む。
【0004】
更に別の態様における方法は、窒化ガリウム(GaN)の第1表面上にダイアモンド層を配置するステップと、ダイアモンド層の一部を除去して、GaNの第1表面を露出させるステップと、GaNの第1表面およびダイアモンド層に接触するゲート構造を形成するステップとを含む。
【図面の簡単な説明】
【0005】
【図1A】図1Aは、第1ダイアモンド層および第2ダイアモンド層を有する窒化ガリウム(GaN)層の一例の図である。
【図1B】図1Bは、第1ダイアモンド層および第2ダイアモンド層を有するGaN層の別の例の図である。
【図2】図2は、第1ダイアモンド層および第2ダイアモンド層を有するGaN層を製造するプロセスの一例のフローチャートである。
【図3A】図3Aは、図2のプロセスに対応する図である。
【図3B】図3Bは、図2のプロセスに対応する図である。
【図3C】図3Cは、図2のプロセスに対応する図である。
【図3D】図3Dは、図2のプロセスに対応する図である。
【図4】図4は、第1ダイアモンド層および第2ダイアモンド層を有するGaN層を製造するプロセスの別の例のフローチャートである。
【図5A】図5Aは、図4のプロセスに対応する図である。
【図5B】図5Bは、図4のプロセスに対応する図である。
【図5C】図5Cは、図4のプロセスに対応する図である。
【図5D】図5Dは、図4のプロセスに対応する図である。
【図5E】図5Eは、図4のプロセスに対応する図である。
【図5F】図5Fは、図4のプロセスに対応する図である。
【図5G】図5Gは、図4のプロセスに対応する図である。
【図5H】図5Hは、図4のプロセスに対応する図である。
【図6】図6は、他の表面にダイアモンドを堆積させるプロセスの一例のフローチャートである。
【図7A】図7Aは、図6のプロセスに対応する図である。
【図7B】図7Bは、図6のプロセスに対応する図である。
【図7C】図7Cは、図6のプロセスに対応する図である。
【図7D】図7Dは、図6のプロセスに対応する図である。
【図7E】図7Eは、図6のプロセスに対応する図である。
【図7F】図7Fは、図6のプロセスに対応する図である。
【図8】図8は、他の表面にダイアモンドを堆積させるプロセスの他の例のフローチャートである。
【図9A】図9Aは、図6のプロセスに対応する図である。
【図9B】図9Bは、図6のプロセスに対応する図である。
【図9C】図9Cは、図6のプロセスに対応する図である。
【図9D】図9Dは、図6のプロセスに対応する図である。
【図10】図10は、ダイアモンド層を有するデバイスの一例である。
【図11】図11は、ダイアモンド層を有するデバイスの別の例である。
【図12】図12は、ダイアモンド・コーティングによる熱挙動を表すグラフである。
【発明を実施するための形態】
【0006】
ホット・フィラメント化学蒸着(CVD)プロセスは、窒化ガリウム(GaN)層上で用いられる1ミル未満のダイアモンド層を形成するために用いられてきた。熱拡散部として有効であるためには、ダイアモンド層は2ミルよりも大きくなければならない。更に、ホット・フィラメントCVDプロセスは、それ自体の本質により、黒っぽい色のダイアモンドを生成する。これは、例えば、タングステンのような、ホット・フィラメントCVDプロセスにおいて用いられる材料が混入されたためである。一般に、これらの「汚れた」ダイアモンド層が生成されると、純粋なダイアモンドよりも熱伝導率が低くなる。一般に、ホット・フィラメントCVDプロセスを用いたダイアモンド層の熱伝導率は、約800から1000ワット/メートル−ケルビン(W/m−K)である。
【0007】
マイクロ波プラズマCVDプロセスは、ホット・フィラメントCVDプロセスよりも遙かに厚い4ミルのオーダーのダイアモンド層を、遙かに速い速度で生産することが知られている。更に、このダイアモンド層は、ホット・フィラメントCVDプロセスよりも純粋であり、1500W/m−Kよりも大きな熱伝導率を有するダイアモンド層を生産する。一例では、マイクロ波プラズマCVDプロセスを用いて生産されたダイアモンドの熱伝導率は、ホット・フィラメント・プロセスを用いて生産されたダイアモンドの熱伝導率の2倍となる。しかしながら、マイクロ波プラズマDVDプロセスを含むCVDプロセスは、GaN上への直接堆積に関しては比較的知られていない。例えば、ホット・フィラメントCVDを用いたダイアモンドの堆積は、通例、何らかの他の材料(例えば、シリコン、シリコン・カーバイド等)の上に行われ、この他の材料が最終的にGaN層と共に処理される。マイクロ波プラズマCVDプロセスを用いたGaN上へのダイアモンドの直接堆積は比較的知られていないので、GaN上に直接ダイアモンドを堆積させるためのプロセスを信頼性高くそして首尾良く開発し検査するコストは非常に高くなる。GaN上に直接ダイアモンドを堆積させるプロセスを開発するコストや出費を迂回する1つの方法は、マイクロ波プラズマCVDプロセスを用いたダイアモンドを、例えば、ホット・フィラメントCVDを用いて製造された劣等ダイアモンド層(inferior diamond layer)上に堆積させることである。
【0008】
本明細書において用いる場合、GaN層は、純粋のGaN、ドープGaN(doped GaN)、または他の元素と組み合わされたGaN(例えば、AlGaN)、あるいはそのあらゆる組み合わせを含むことができる。シリコン基板は、純粋なシリコン、ドープ・シリコン、二酸化シリコン、シリコン・カーバイド、またはシリコンと他の元素とのあらゆる組み合わせ、ならびにそのあらゆる組み合わせを含むことができる。
【0009】
図1Aおよび図1Bを参照すると、一例において、デバイス(例えば、高周波デバイス、高電子移動度トランジスタ(HEMT)、マイクロ波デバイス等)を形成する際に用いるための構造10は、第2ダイアモンド層12、第2ダイアモンド層に隣接する第1ダイアモンド層14、そして第1ダイアモンド層に隣接するGaN層16を含む。この構成では、GaN層16によって生成された熱が、第1および第2ダイアモンド層12、14によって形成された熱拡散部を通過する。他の例では、デバイス(例えば、高周波デバイス、HEMTトランジスタ、マイクロ波デバイス等)を形成するために用いられる構造20は、構造10と同様であるが、第1ダイアモンド層とGaN層16との間に中間層22を含む。この中間層22が必要なのは、GaN上へのダイアモンドの直接製造が容易なプロセスではなく、予測可能性や一貫性が遙かに低いからである。中間層22は、単に第1ダイアモンド層14をGaN層に保持する接着性のあるものでよく、またはダイアモンドを容易に堆積させることができるシリコン型構造であってもよい。場合によっては、中間層22がダイアモンド層12、14よりも低い熱伝導率を有するために、中間層22がより多くの熱を保持することもある。即ち、別の言い方をすれば、GaN層16からの熱移転が中間層22によって妨げられることになる。つまり、中間層22を最小に抑えること、または構造10内に中間層を全く有さないことが好ましい。
【0010】
図2および図3Aから図3Dを参照すると、第1ダイアモンド層および第2ダイアモンド層を有するGaN層を製造するプロセスの1つが、プロセス100である。第1ダイアモンド層14(例えば、厚さが5から20ミクロンの層)を絶縁物上シリコン(SOI)基板122(102)(図3A)上に堆積させるために、ホット・フィラメントCVDプロセスが用いられる。絶縁体(図示せず)(例えば、二酸化シリコン)が、SOI基板122から除去されて、シリコン基板122’、例えば、(104)(図3B)を残す。第2ダイアモンド層12を第1ダイアモンド層14(108)(図3C)上に堆積させるために、マイクロ波プラズマCVDが用いられる。残留するSOI基板、つまり、シリコン基板122(112)(図3D)上にGaNを成長させる。
【0011】
図4および図5Aから図5Hを参照すると、第1ダイアモンド層および第2ダイアモンド層を有するGaN層を製造する他のプロセスは、プロセス200である。第1基板230(202)(図5A)上に、GaN16を成長させる。一例では、第1基板は、シリコン・カーバイド、シリコン、またはサファイアとするとよい。シリコン層232(例えば、シリコン、シリコン・カーバイド等)を、GaN(204)(図5B)上に堆積させる。一例では、接着剤を用いて、シリコン層232をGaN16に付着させる。他の例では、GaN16上にシリコン層232を成長させる。他の例では、ガラスのような他の材料を、シリコン層232の代わりに用いることもできる。例えば、エッチングによって、第1基板230を除去し(208)、GaN/シリコン構造250(図5C)を残す。ダイアモンドの第1層14を第2基板234(212)(図5D)上に堆積させるために、ホット・フィラメントCVDを用いる。例えば、第2基板234は、厚さが500ミクロンのシリコン基板500である。第1ダイアモンド層14(218)(図5E)上に第2ダイアモンド層12を堆積させるために、マイクロ波プラズマCVDプロセスを用いる。例えば、エッチングによって(図5F)、第2基板234を除去する(218)。第1および第2ダイアモンド層12、14を、GaN/シリコン構造250(224)(図5G)に付着させる。例えば、接着剤を用いて、第1ダイアモンド層14をGaN16に付着させる。例えば、エッチングによって(図5H)、シリコン層232を除去する(228)。
【0012】
図6および図7Aから図7Fを参照すると、ダイアモンド層を有するGaN層を製造する更に別のプロセスは、プロセス300である。プロセス300は、第3ダイアモンド層316を、第1および第2ダイアモンド層14、12を有する第2GaN面304(例えば、下面)(図7F)とは逆側の第1GaN面302(例えば、上面)(図7F)上に堆積させることを除いて、プロセス200と同様である。例えば、処理ブロック202、204、および208は、プロセス200におけるものと同様に行われる。特には、第1基板230(202)(図7A)上にGaN16を成長させ、GaN16(204)(図7B)上にシリコン層232を堆積させ、例えば、エッチングによって第1基板230を除去し(208)、GaN/シリコン構造250(図7C)を残す。
【0013】
シリコン/GaN構造250を溶液中に浸漬して、超音波を付す(302)。堆積(例えば、処理ブロック314)の前に表面を処理することによって、堆積中にダイアモンド層316がGaN16上に形成される可能性(chance)が高くなる。一例では、この溶液は、ダイアモンド粒子(例えば、ナノ−ダイアモンド粒子(10−9m))を含むイソプロピル・アルコール溶液である。
【0014】
シリコン/GaN構造250(314)(図7D)上に、第3ダイアモンド層316を堆積させる。例えば、約600°Cから約650°Cの温度で、第3ダイアモンド層316をGaN250に堆積させるために、マイクロ波プラズマCVDプロセスを用いる。例えば、エッチング(図7E)によって、シリコン層232を除去する(228)。
【0015】
プロセス・ブロック212、214、および218を用いて形成した第1および第2ダイアモンド層14、12を、残りのGaN/ダイアモンド構造に付着させて、ダイアモンド/GaN/ダイアモンド/ダイアモンド構造360(334)(図7F)を形成する。例えば、接着剤を用いて、第1ダイアモンド層14をGaN16に付着させる。第3ダイアモンド層316が堆積されている第1面302とは逆側の第2面304に、第1ダイアモンド層14を付着させる。ダイアモンド層12、14からは逆側の表面にダイアモンド層316を堆積させることによって、ダイアモンド/GaN/ダイアモンド/ダイアモンド構造360から形成されたデバイスから、熱を一層効果的に排除する。
【0016】
図8および図9Aから図9Dを参照すると、ダイアモンド層を有するGaNを製造する更に別のプロセスは、プロセス370である。シリコン・カーバイド/GaN構造380(図9A)は、GaN層16と、当該GaN16の第2面に堆積されているシリコン・カーバイド層382とを含む。シリコン・カーバイド/GaN構造380を、ナノ−ダイアモンド粒子を有するイソプロピル・アルコール溶液(例えば、処理ブロック312において用いた溶液)に浸漬し、超音波を付す(372)。GaN16(図9B)上に第3ダイアモンド層316を堆積させる(374)。例えば、エッチングによってシリコン・カーバイド層382を除去する(376)(図9C)。例えば、処理ブロック212、214、および218を用いて、第1および第2ダイアモンド層14、12を形成する。第1および第2ダイアモンド層14、12をGaN/ダイアモンド350に付着させて、ダイアモンド/GaN/ダイアモンド/ダイアモンド構造360を形成する(334)(図9D)。
【0017】
図10を参照すると、高周波デバイス、高電子移動度トランジスタ(HEMT)、マイクロ波デバイス等のようなデバイスを製造するために、ダイアモンド/GaN/ダイアモンド/ダイアモンド構造360を用いることができる。例えば、ダイアモンド層316を直接デバイス内に一体化し、熱を除去するためだけでなく、例えば、容量に用いられる誘電体として機能するために用いることができる。例えば、ダイアモンドの誘電率は約5.7であり、GaNデバイスにおいて広く一般に用いられている窒化シリコンの誘電率である約7に近い。しかしながら、ダイアモンド・フィルムは、窒化シリコン・フィルムよりも熱伝導率が高い。場合によっては、ダイアモンド層316の一部を除去し(例えば、酸素プラズマを用いる)、GaN16の表面302を露出させることもある。
【0018】
一例では、デバイス400(例えば、HEMTデバイス)は、ソース404、ドレイン406、およびゲート408(例えば、T−ゲート)を含み、これらはメタライゼーション工程において、GaN層16の面302上に堆積される。ゲート408は、ダイアモンド層の一部を除去することによってGaNを露出させた後に、ダイアモンド層316内に形成される。この例では、ダイアモンド層316の一部を除去することによって、ダイアモンド層を、各々幅Wを有する、2つのダイアモンド層316a、316bに分割する。この構成では、ダイアモンド層316a、316bは、誘電体層および熱拡散部として機能することができ、ゲート408から熱を除去する。場合によっては、ダイアモンド層316a、316bの幅が等しくなくてもよい場合もある。一例では、ゲート408の一部がダイアモンド層316a、316bと隣り合ってこれらと接触しており、ゲート408の他の部分が、ゲートとダイアモンド層316a、316bとの間にギャップ410a、410b(例えば、空気ギャップ)を形成する。一例では、ゲート408、ギャップ410a、410b、ダイアモンド層316a、316bが、容量構造を形成する。尚、当業者であれば、これらのギャップ410a、410bを形成するための様々な方法を知っているであろう。例えば、ゲート408を形成するメタライゼーションの前に、ダイアモンド層316の表面に、材料(例えば、フォトレジスト)があってもよい。ゲート408を形成した後、この材料を除去して、ギャップ410a、410bを形成する。他の例では、デバイス400はギャップ410a、410bを含まないので、ゲート408が直接ダイアモンド層316a、316bの表面上にある。更に別の例では、他の材料がギャップ410a、410bを充填してもよい。この材料は、容量に寄与してもしなくてもよい。
【0019】
図11および図12を参照すると、デバイス400’はデバイス400と同様であり、GaN層16が、AlGaN層412および純粋なGaN層416を含む。AlGaN412以外のGaN型材料をGaN層416に追加してもよい。また、GaN層416を、ドープGaNまたは他のGaN型材料と置き換えてもよい。第3ダイアモンド層316a、316bは、熱をゲートから拡散させることによって、ゲート408における温度を大幅に低下させるために用いられる。グラフ500は、デバイス400’を用いた熱の効果を、ダイアモンド層316aまたは316bの幅Wの関数として表す。ゲート408とソース404との間の距離Dは、1.875ミクロンであり、ダイアモンド層316a、316b間の距離Gは、0.25ミクロンである。曲線502は、0.05ミクロンのダイアモンド層を表し、曲線504は、0.25ミクロンのダイアモンド層を表す。0.25ミクロンのダイアモンド・コーティングによって、ダイアモンド層316a、316bを有さない場合よりも、出力電力の20%増大が可能となり、熱抵抗を15%(5W/mmにおいて>25°C)低減できる。0.05ミクロンのダイアモンド・コーティングによって、 ダイアモンド層316a、316bを有さない場合よりも、 熱抵抗を10%(5W/mmにおいて>25°C)低減できる。
【0020】
本明細書において説明したプロセスは、本明細書において説明した特定の実施形態に限定されるのではない。例えば、プロセスは、図2、図4、図6、および図8におけるプロセス工程の特定の処理順序に限定されるのではない。逆に、図2、図4、図6、および図8の処理工程は、そのいずれでも、以上に明記した結果を達成するために必要に応じて、並び替えること、組み合わせるまたは除去すること、並列または直列に実行することができる。
【0021】
以上、一定の構成要素を所与の順序で有する例示的な生産物を有する特定の実施形態と結びつけて本発明について示し説明したが、本発明の範囲内で、構成要素の数がそれよりも多いまたは少ない他の実施形態、異なるタイプの構成要素を有する他の実施形態、そして種々の構成で結合されている実施形態も考えられることは言うまでもない。このような実施形態は、当業者には容易に明らかとなるであろう。本明細書において具体的に記載していない他の実施形態も、以下の特許請求の範囲に該当するものとする。
【特許請求の範囲】
【請求項1】
窒化ガリウム(GaN)層と、
前記GaN層上に配置されたダイアモンド層と、
前記GaN層および前記ダイアモンド層と接触して配置されたゲート構造と、
を備えているデバイスを製造するステップを含む、方法。
【請求項2】
請求項1記載の方法において、前記製造するステップが、更に、前記GaN層上に前記ダイアモンド層を堆積させることを含む、方法。
【請求項3】
請求項2記載の方法において、前記堆積することが、マイクロ波プラズマ化学蒸着(CVD)を用いて、前記GaN層上に前記ダイアモンド層を堆積させることを含む、方法。
【請求項4】
請求項2記載の方法において、前記堆積させることが、1,000オングストロームよりも大きいダイアモンド層を堆積させることを含む、方法。
【請求項5】
請求項2記載の方法において、前記ダイアモンド層が第1ダイアモンド層であり、
前記第1ダイアモンド層を堆積させることが、更に、前記GaNの第1表面上に第1ダイアモンド層を堆積させることを含み、
更に、前記GaN層の第1表面とは反対側となる、前記GaN層の第2表面上に第2ダイアモンド層を堆積させることを含む、方法。
【請求項6】
請求項5記載の方法において、前記GaN層の第1表面とは反対側となる、前記GaN層の第2表面上に第2ダイアモンド層を堆積させることが、前記GaN層の第2表面に、第1熱伝導率を有する第2ダイアモンド層と、この第2ダイアモンド層に堆積され、前記第1熱伝導率よりも高い第2熱伝導率を有する第3ダイアモンド層とを付着させることを含む、方法。
【請求項7】
請求項1記載の方法において、前記GaN層を備えるデバイス製造するステップが、非ドープGaN、ドープGaN、または他の元素と組み合わせたGaNの内少なくとも1つを備えているGaN層を備えているデバイスを製造するステップを含む、方法。
【請求項8】
請求項1記載の方法において、デバイスを製造するステップが、高周波デバイス、高電子移動度トランジスタ(HEMT)、またはマイクロ波デバイスの内1つを製造することを含む、方法。
【請求項9】
窒化ガリウム(GaN)の第1表面上にダイアモンド層を配置するステップと、
前記ダイアモンド層の一部を除去して、前記GaNの第1表面を露出させるステップと、
前記GaNの第1表面および前記ダイアモンド層に接触するゲート構造を形成するステップと、
を備えている、方法。
【請求項10】
請求項9記載の方法において、前記第1ダイアモンド層が第1ダイアモンド層であり、
更に、前記GaNの第1表面の反対側となる、前記GaNの第2表面に第2ダイアモンド層を付着させるステップを備えている、方法。
【請求項11】
請求項9記載の方法であって、更に、高周波デバイス、高電子移動度トランジスタ(HEMT)、またはマイクロ波デバイスの内少なくとも1つを、前記ダイアモンド/GaN構造から製造するステップを備えている、方法。
【請求項12】
請求項9記載の方法において、前記ダイアモンド層の一部を除去して前記GaNの第1表面を露出させるステップが、酸素プラズマを用いて前記ダイアモンド層の一部を除去することを含む、方法。
【請求項13】
請求項9記載の方法において、ダイアモンド層を配置するステップが、ダイアモンド層を堆積させることを含む、方法。
【請求項14】
請求項13記載の方法であって、更に、前記ダイアモンド層を堆積させる前に、ナノ−ダイアモンド粒子を含む溶液内に浸漬したGaNに超音波を付するステップを含む、方法。
【請求項15】
請求項9記載の方法であって、
第1基板上にGaNを成長させるステップと、
前記GaN上に材料層を堆積させるステップと、
前記第1基板を除去するステップと、
を備えている、方法。
【請求項16】
請求項15記載の方法において、第1基板上にGaNを成長させるステップが、シリコン・カーバイド、シリコン、またはサファイアの内1つにGaNを成長させることを含む、方法。
【請求項17】
請求項15記載の方法において、前記GaN上に材料層を堆積させるステップが、シリコン層またはガラス層の内1つを堆積させることを含む、方法。
【請求項18】
請求項15記載の方法であって、更に、ダイアモンド/GaN構造を形成するために、前記材料層を除去するステップを備えている、方法。
【請求項19】
窒化ガリウム(GaN)層と、
前記GaN層上に配置されたダイアモンド層と、
前記GaN層および前記ダイアモンド層と接触して配置されたゲート構造と、
を備えている、デバイス。
【請求項20】
請求項19記載のデバイスにおいて、前記ダイアモンド層が第1ダイアモンド層であり、
前記ゲートおよび前記第1ダイアモンド層が、前記GaN層の第1表面上に堆積されており、
更に、第1熱伝導率を有し、前記GaNの第1表面とは反対側となる、前記GaN層の第2表面上に堆積された第2ダイアモンド層を備えている、デバイス。
【請求項21】
請求項20記載のデバイスであって、更に、前記第1熱伝導率よりも高い第2熱伝導率を有し、前記第2ダイアモンド層上に堆積された第3ダイアモンド層を備えている、デバイス。
【請求項22】
請求項19記載のデバイスであって、更に、前記第2ダイアモンド層と前記GaN層との間に堆積された中間層を備えている、デバイス。
【請求項23】
請求項19記載のデバイスにおいて、前記第2ダイアモンド層が約2ミルよりも大きく、前記第1ダイアモンド層が1ミル未満である、デバイス。
【請求項24】
請求項19記載のデバイスにおいて、前記デバイスが、高周波デバイス、高電子移動度トランジスタ(HEMT)、またはマイクロ波デバイスの内の1つである、デバイス。
【請求項25】
請求項19記載のデバイスにおいて、前記GaN層が、非ドープGaN、ドープGaN、または他の元素と組み合わせたGaNの内少なくとも1つを含む、デバイス。
【請求項1】
窒化ガリウム(GaN)層と、
前記GaN層上に配置されたダイアモンド層と、
前記GaN層および前記ダイアモンド層と接触して配置されたゲート構造と、
を備えているデバイスを製造するステップを含む、方法。
【請求項2】
請求項1記載の方法において、前記製造するステップが、更に、前記GaN層上に前記ダイアモンド層を堆積させることを含む、方法。
【請求項3】
請求項2記載の方法において、前記堆積することが、マイクロ波プラズマ化学蒸着(CVD)を用いて、前記GaN層上に前記ダイアモンド層を堆積させることを含む、方法。
【請求項4】
請求項2記載の方法において、前記堆積させることが、1,000オングストロームよりも大きいダイアモンド層を堆積させることを含む、方法。
【請求項5】
請求項2記載の方法において、前記ダイアモンド層が第1ダイアモンド層であり、
前記第1ダイアモンド層を堆積させることが、更に、前記GaNの第1表面上に第1ダイアモンド層を堆積させることを含み、
更に、前記GaN層の第1表面とは反対側となる、前記GaN層の第2表面上に第2ダイアモンド層を堆積させることを含む、方法。
【請求項6】
請求項5記載の方法において、前記GaN層の第1表面とは反対側となる、前記GaN層の第2表面上に第2ダイアモンド層を堆積させることが、前記GaN層の第2表面に、第1熱伝導率を有する第2ダイアモンド層と、この第2ダイアモンド層に堆積され、前記第1熱伝導率よりも高い第2熱伝導率を有する第3ダイアモンド層とを付着させることを含む、方法。
【請求項7】
請求項1記載の方法において、前記GaN層を備えるデバイス製造するステップが、非ドープGaN、ドープGaN、または他の元素と組み合わせたGaNの内少なくとも1つを備えているGaN層を備えているデバイスを製造するステップを含む、方法。
【請求項8】
請求項1記載の方法において、デバイスを製造するステップが、高周波デバイス、高電子移動度トランジスタ(HEMT)、またはマイクロ波デバイスの内1つを製造することを含む、方法。
【請求項9】
窒化ガリウム(GaN)の第1表面上にダイアモンド層を配置するステップと、
前記ダイアモンド層の一部を除去して、前記GaNの第1表面を露出させるステップと、
前記GaNの第1表面および前記ダイアモンド層に接触するゲート構造を形成するステップと、
を備えている、方法。
【請求項10】
請求項9記載の方法において、前記第1ダイアモンド層が第1ダイアモンド層であり、
更に、前記GaNの第1表面の反対側となる、前記GaNの第2表面に第2ダイアモンド層を付着させるステップを備えている、方法。
【請求項11】
請求項9記載の方法であって、更に、高周波デバイス、高電子移動度トランジスタ(HEMT)、またはマイクロ波デバイスの内少なくとも1つを、前記ダイアモンド/GaN構造から製造するステップを備えている、方法。
【請求項12】
請求項9記載の方法において、前記ダイアモンド層の一部を除去して前記GaNの第1表面を露出させるステップが、酸素プラズマを用いて前記ダイアモンド層の一部を除去することを含む、方法。
【請求項13】
請求項9記載の方法において、ダイアモンド層を配置するステップが、ダイアモンド層を堆積させることを含む、方法。
【請求項14】
請求項13記載の方法であって、更に、前記ダイアモンド層を堆積させる前に、ナノ−ダイアモンド粒子を含む溶液内に浸漬したGaNに超音波を付するステップを含む、方法。
【請求項15】
請求項9記載の方法であって、
第1基板上にGaNを成長させるステップと、
前記GaN上に材料層を堆積させるステップと、
前記第1基板を除去するステップと、
を備えている、方法。
【請求項16】
請求項15記載の方法において、第1基板上にGaNを成長させるステップが、シリコン・カーバイド、シリコン、またはサファイアの内1つにGaNを成長させることを含む、方法。
【請求項17】
請求項15記載の方法において、前記GaN上に材料層を堆積させるステップが、シリコン層またはガラス層の内1つを堆積させることを含む、方法。
【請求項18】
請求項15記載の方法であって、更に、ダイアモンド/GaN構造を形成するために、前記材料層を除去するステップを備えている、方法。
【請求項19】
窒化ガリウム(GaN)層と、
前記GaN層上に配置されたダイアモンド層と、
前記GaN層および前記ダイアモンド層と接触して配置されたゲート構造と、
を備えている、デバイス。
【請求項20】
請求項19記載のデバイスにおいて、前記ダイアモンド層が第1ダイアモンド層であり、
前記ゲートおよび前記第1ダイアモンド層が、前記GaN層の第1表面上に堆積されており、
更に、第1熱伝導率を有し、前記GaNの第1表面とは反対側となる、前記GaN層の第2表面上に堆積された第2ダイアモンド層を備えている、デバイス。
【請求項21】
請求項20記載のデバイスであって、更に、前記第1熱伝導率よりも高い第2熱伝導率を有し、前記第2ダイアモンド層上に堆積された第3ダイアモンド層を備えている、デバイス。
【請求項22】
請求項19記載のデバイスであって、更に、前記第2ダイアモンド層と前記GaN層との間に堆積された中間層を備えている、デバイス。
【請求項23】
請求項19記載のデバイスにおいて、前記第2ダイアモンド層が約2ミルよりも大きく、前記第1ダイアモンド層が1ミル未満である、デバイス。
【請求項24】
請求項19記載のデバイスにおいて、前記デバイスが、高周波デバイス、高電子移動度トランジスタ(HEMT)、またはマイクロ波デバイスの内の1つである、デバイス。
【請求項25】
請求項19記載のデバイスにおいて、前記GaN層が、非ドープGaN、ドープGaN、または他の元素と組み合わせたGaNの内少なくとも1つを含む、デバイス。
【図1A】
【図1B】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図5H】
【図6】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図7F】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図10】
【図11】
【図12】
【図1B】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図5H】
【図6】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図7F】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図10】
【図11】
【図12】
【公表番号】特表2012−513675(P2012−513675A)
【公表日】平成24年6月14日(2012.6.14)
【国際特許分類】
【出願番号】特願2011−542361(P2011−542361)
【出願日】平成21年12月16日(2009.12.16)
【国際出願番号】PCT/US2009/068180
【国際公開番号】WO2010/075125
【国際公開日】平成22年7月1日(2010.7.1)
【出願人】(503455363)レイセオン カンパニー (244)
【Fターム(参考)】
【公表日】平成24年6月14日(2012.6.14)
【国際特許分類】
【出願日】平成21年12月16日(2009.12.16)
【国際出願番号】PCT/US2009/068180
【国際公開番号】WO2010/075125
【国際公開日】平成22年7月1日(2010.7.1)
【出願人】(503455363)レイセオン カンパニー (244)
【Fターム(参考)】
[ Back to top ]