【課題】ゲート電極から染み出した金属がドレイン電極に到達することを抑制して、ドレイン−ゲート間の絶縁破壊を抑制する窒化物半導体装置を提供する。
【解決手段】ゲート電極５の直下に位置するＡｌＧａＮ層２２と、このＡｌＧａＮ層２２の直上に位置する絶縁膜３０との間の界面Ｓに、ゲート電極５とドレイン電極１との間に位置するように、溝５０を設けている。ゲート電極５から界面Ｓを伝ってドレイン電極１側へ染み出した金属を、溝５０によって、堰き止めることができる。 （もっと読む）

【課題】電流コラプス現象が抑制され、且つフィールドプレート電極による電界集中を緩和する効果の低下が抑制された化合物半導体装置を提供する。
【解決手段】III族窒化物半導体層と、III族窒化物半導体層上に配置された絶縁膜７と、III族窒化物半導体層の上面から膜厚方向に第１の距離Ｔ１の位置に絶縁膜を介して配置されたドレイン電極４と、III族窒化物半導体層の上面から膜厚方向に第１の距離Ｔ１の位置に絶縁膜を介して配置されたソース電極３と、ドレイン電極とソース電極間においてIII族窒化物半導体層の上面から膜厚方向に第２の距離Ｔ３の位置に絶縁膜を介して配置されたゲート電極５と、ドレイン電極とゲート電極間においてIII族窒化物半導体層の上面から膜厚方向に第１の距離Ｔ１より短い第２の距離Ｔ２の位置に絶縁膜を介して配置されたフィールドプレート電極６とを備える。 （もっと読む）

【課題】 開口部が設けられ、当該開口部に二次元電子ガスで形成されるチャネルを備える縦型半導体装置の耐圧性能を向上させることを目的とする。
【解決手段】 ＧａＮ系積層体１５は、ｎ−型ＧａＮドリフト層４／ｐ型ＧａＮバリア層６／ｎ＋型ＧａＮコンタクト層７、を有し、開口部２８は表層からｎ−型ＧａＮドリフト層４内にまで届いていて、開口部の壁面および底部を覆うように位置する、電子走行層２２および電子供給層２６を含む再成長層２７と、開口部の周囲に位置するソース電極Ｓと、開口部の再成長層上に位置するゲート電極Ｇと、開口部の底部に位置する底部絶縁膜３７とを備えることを特徴とする。 （もっと読む）

【課題】ファインゲート構造を採用してゲート電極の微細化を図るも、ゲート電極の周辺における電界集中によるデバイス特性の変動・劣化を防止する、信頼性の高い化合物半導体装置を実現する。
【解決手段】ゲート電極８は、ファインゲート構造の幹状の下方部分８ａと、下方部分８ａの上端から当該上端よりも幅広に傘状（オーバーハング形状）に拡がる上方部分８ｂとが一体形成されており、下方部分８ａは、下端を含む第１の部分８ａａと、第１の部分８ａａ上の第２の部分８ａｂとを有し、保護壁７は、第１の部分８ａａの両側面のみを覆うように形成されている。 （もっと読む）

【課題】 開口部が設けられ、当該開口部に二次元電子ガスで形成されるチャネルを備える縦型半導体装置の耐圧性能を向上させることを目的とする。
【解決手段】開口部２８が設けられたＧａＮ系積層体１５を備える縦型の半導体装置であって、ｎ型ＧａＮ系ドリフト層４／ｐ型ＧａＮ系バリア層６／ｎ型ＧａＮ系コンタクト層７、を備え、開口部を覆うように電子走行層２２および電子供給層２６を含む再成長層２７と、ソース電極Ｓと、再成長層上に位置するゲート電極Ｇとを備え、ゲート電極Ｇは、ｐ型ＧａＮバリア層の厚み範囲に対応する部分を覆い、かつ開口部の底部から離れた位置の壁面内で終端している。 （もっと読む）

【課題】開口部にチャネルを備える縦型半導体装置において、高周波特性を向上することができる半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ＧａＮ系ドリフト層４／ｐ型ＧａＮ系バリア層６／ｎ型ＧａＮ系コンタクト層７、を有し、開口部２８は表層からｎ型ＧａＮ系ドリフト層内にまで届いており、該開口部を覆うように位置する電子走行層２２および電子供給層２６を含む再成長層２７と、ソース電極Ｓと、ドレイン電極Ｄと、再成長層上に位置するゲート電極Ｇとを備え、ソース電極を一方の電極とし、またドレイン電極を他方の電極としてコンデンサを構成するとみて、該コンデンサの容量を低下させる容量低下構造を備えることを特徴とする。 （もっと読む）

【課題】高周波数動作が可能で、ゲートリーク電流や電流コラプスを抑制できる窒化物半導体装置を提供する。
【解決手段】ソース電極５とドレイン電極６との間の電子供給層４上に、電子供給層とショットキー接触する浮遊電極８を配置し、この浮遊電極上に絶縁膜９を介してゲート電極７を配置する。さらに、ソース電極とドレイン電極との間の電子供給層表面を珪素膜１１で被覆する。 （もっと読む）

【課題】低いオン抵抗を得ながら、優れた耐圧性能を持つ、縦型の半導体装置およびその製造方法を提供する。
【解決手段】開口部２８はｎ⁻型ＧａＮドリフト層４にまで届いており、開口部の壁面を覆うように位置する再成長層２７と、ｐ型ＧａＮバリア層６と、ゲート電極Ｇと、ソース電極Ｓとを備え、チャネルが電子走行層２２内の電子供給層２６との界面に生じる二次元電子ガスにより形成され、ｐ型ＧａＮバリア層６がＧａＮ系積層体１５の表層をなし、かつソース電極Ｓが、再成長層２７およびｐ型ＧａＮバリア層６に接して位置することを特徴とする。 （もっと読む）

【課題】 ｐ型ＧａＮバリア層の電位を確実に固定することでピンチオフ特性、耐圧性能の向上を安定して得ることができる縦型の半導体装置を提供する。
【解決手段】 ＧａＮ系積層体１５に開口部２８が設けられており、開口部の壁面を覆うように位置するチャネルを含む再成長層２７と、ソース電極Ｓとオーミック接触するｎ^＋型ソース層８と、ｐ型ＧａＮバリア層６と、その間に位置するｐ^＋型ＧａＮ補助層７とを含み、ｐ型ＧａＮバリア６の電位をソース電位に固定するために、ｐ^＋型ＧａＮ補助層７が、ｎ^＋型ソース層８とトンネル接合を形成することを特徴とする。 （もっと読む）

【課題】 縦型ＧａＮ系半導体装置において、ｐ型ＧａＮバリア層による耐圧性能の向上を得ながら、オン抵抗を低くできる半導体装置を提供する。
【解決手段】 開口部２８壁面に位置するチャネルを含む再成長層２７と、端面が被覆されるｐ型バリア層６と、ｐ型バリア層上に接するソース層７と、再成長層の上に位置するゲート電極Ｇと、開口部の周囲に位置するソース電極Ｓとを備え、ソース層が超格子構造で構成され、該超格子構造が、ｐ型バリア層よりも小さい格子定数を持つ第１の層（ａ層）と、該第１の層よりも格子定数が大きい第２の層（ｂ層）との積層体である、ことを特徴とする。 （もっと読む）

【課題】埋込ゲート層とゲート配線とのコンタクト構造をより微細化できる構造としたＪＦＥＴを有する半導体装置を提供する。
【解決手段】埋込ゲート層１０とゲート配線１２との電気的な接続をトレンチ１３内に形成したｐ⁺型コンタクト埋込層１４によって行うようにする。これにより、ｐ⁺型コンタクト埋込層１４のみしか配置されないトレンチ１３の幅を、従来の半導体装置のように層間絶縁膜やゲート配線などが配置されるトレンチと比較して、狭くすることが可能となる。したがって、埋込ゲート層１０とゲート配線１２とのコンタクト構造をより微細化できる構造としたＪＦＥＴを有する半導体装置とすることが可能となる。 （もっと読む）

【課題】窒化物化合物半導体装置において、ゲートリーク電流を抑制する。
【解決手段】化合物半導体装置２０は、基板２１と、前記基板上方に形成された窒化物半導体よりなるキャリア走行層２２を含む半導体積層構造と、前記半導体積層構造上方に形成されたゲート電極２６、ソース電極２７Ａ、ドレイン電極２７Ｂと、前記半導体積層構造上方であって、ゲート電極とソース電極の間、及び、ゲート電極とドレイン電極との間に形成された絶縁膜２８と、前記絶縁膜のうち、ゲート電極とソース電極の間、及びゲート電極とドレイン電極の間に形成された開口と、前記開口に埋め込まれたアルミナ膜２９と、を備える。 （もっと読む）

【課題】オフ時のリーク電流を低減し、パワースイッチング素子に適用可能なノーマリーオフ型の半導体装置を提供する。
【解決手段】基板１０１と、基板１０１の上に形成されたアンドープＧａＮ層１０３と、アンドープＧａＮ層１０３の上に形成されたアンドープＡｌＧａＮ層１０４と、アンドープＧａＮ層１０３又はアンドープＡｌＧａＮ層１０４の上に形成されたソース電極１０７及びドレイン電極１０８と、アンドープＡｌＧａＮ層１０４の上に形成され、ソース電極１０７とドレイン電極１０８との間に配置されたｐ型ＧａＮ層１０５と、ｐ型ＧａＮ層１０５の上に形成されたゲート電極１０６とを備え、アンドープＧａＮ層１０３は、チャネルを含む活性領域１１３と、チャネルを含まない不活性領域１１２とを有し、ｐ型ＧａＮ層１０５は、ソース電極１０７を囲むように配置されている。 （もっと読む）

【課題】意図しない低周波信号の入力を防止することにより、規格値を超過するドレイン電流を発生することを回避できる接合形電界効果トランジスタを用いた増幅回路装置を提供する。
【解決手段】Ｊ−ＦＥＴ１の封止部材内で、ゲートと直列に容量を付加し、当該容量とＪ−ＦＥＴ１のゲート−ソース間に接続される抵抗２とによってハイパスフィルタ５を構成する。ハイパスフィルタ５の遮断周波数を２０Ｈｚ未満に設定することで、音声信号を低下させることなく、可聴周波数帯の下限より低い周波数を遮断できる。チップを構成する基板の裏面にイオン注入によりｎ型不純物層を設け、ｐ＋型半導体基板とｐｎ接合を形成して接合容量をハイパスフィルタ５の容量４とする。 （もっと読む）

【課題】制御性の良い製造方法のみで形成することができる高周波数動作が可能なノーマリオフ型の窒化物半導体装置を提供する。
【解決手段】ソース電極５とドレイン電極６との間の電子供給層４上に、電子供給層とショットキー接触する浮遊電極８を配置し、この浮遊電極８上に絶縁膜９を介してゲート電極７を配置する。そして、ゲート電極に正バイアス印加し、浮遊電極に電子を蓄積される。 （もっと読む）

【課題】歩留まり良く形成することができ、高い信頼性を保つことができる、高周波特性が優れた窒化物半導体装置を提供する。
【解決手段】ソース電極５とドレイン電極６との間の電子供給層４上に、電子供給層とショットキー接触する浮遊電極８を配置し、この浮遊電極上に絶縁膜９を介してゲート電極７を配置する。特に絶縁膜を強誘電体材料とすると好ましい。 （もっと読む）

【課題】電界効果型トランジスタの表面に、誘電性材料の堆積／成長させ、誘電性材料をエッチングし、および、メタルを蒸着させる、連続的なステップを用いる、シングルゲートまたはマルチゲートプレートの製造プロセスの提供。
【解決手段】本製造プロセスは、誘電性材料の堆積／成長が、典型的には、非常によく制御できるプロセスなので、フィールドプレート動作を厳しく制御できる。さらに、デバイス表面に堆積された誘電性材料は、デバイスの真性領域から除去される必要はない。このため、乾式または湿式のエッチングプロセスで受けるダメージの少ない材料を用いることなく、フィールドプレートされたデバイスを、実現することができる。マルチゲートフィールドプレートを使うと、マルチ接続を使用するので、ゲート抵抗を減らすこともでき、こうして、大周辺デバイスおよび／またはサブミクロンゲートデバイスの性能を向上することができる。 （もっと読む）

【課題】本発明は、外部ノイズ等の過大電流に起因するＨＥＭＴの損傷、破壊若しくは発火を防止することができる半導体装置を提供する。
【解決手段】半導体装置１は、第１の半導体層３１と、第２の半導体層３２と、二次元キャリアガス層３３と、ソース電極４１と、ドレイン電極４２と、ゲート電極５と、二次元キャリアガス層３３上においてゲート電極５とドレイン電極４２との間に配設された補助電極６と、を備え、二次元キャリアガス層３３のゲート電極５とソース電極６との間のチャネル抵抗Ｒ１に比べて、二次元キャリアガス層３３のゲート電極５と補助電極６との間のチャネル抵抗Ｒ２が高く設定されている。 （もっと読む）

【課題】半導体装置が有する保護膜や層間絶縁膜にかかる電界を抑制し、半導体装置の絶縁破壊耐圧を向上する。
【解決手段】半導体装置は、基板１と、基板の上方に形成されたキャリア走行層４と、キャリア走行層の上に形成された化合物半導体層５，６，７と、化合物半導体層の上に形成されたソース電極１０と、基板の裏面から基板を貫通し、キャリア走行層の内部まで形成された第１の溝１２と、第１の溝の内部に形成されたドレイン電極１４と、ソース電極１０と第１の溝１２との間に位置し、化合物半導体層の上に形成されたゲート電極１１と、ソース電極の斜め下方であってソース電極と第１の溝との間に位置し、基板の裏面から基板を貫通し、キャリア走行層４の内部まで形成された第２の溝１３と、を備える。 （もっと読む）

【課題】電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタとその製造方法の提供を目的とする。
【解決手段】本発明に係るヘテロ接合電界効果トランジスタは、バリア層４０及びバリア層４０上に形成されたキャップ層５０を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極９０と、前記窒化物半導体層上に形成されたＳｉを含まない絶縁膜からなる表面保護膜１００とを備える。 （もっと読む）